CN102760771B - 用于rf-ldmos器件的新型栅结构 - Google Patents

Abstract

本发明公开了一种用于RF-LDMOS器件的新型栅结构，本发明在传统的栅结构上覆盖了一层栅极扩展层（其材料可以是重掺杂的半导体，例如多晶硅，或者金属硅化物或者甚至是金属），栅的宽度取决于LDMOS的最小栅长，这一长度是随着工艺特征尺度的减小而不断减小的，但是在相同栅宽情况下，LDMOS的栅电阻就会不断增加。本发明在栅上面增加了一层栅极扩展层，其宽度可以比较宽，其能够减小在相同栅宽情况下的栅电阻，从而提高功率增益。

Description

用于RF-LDMOS器件的新型栅结构

技术领域

本发明涉及一种半导体技术领域，具体涉及一种用于RF-LDMOS器件的新型栅结构。

背景技术

Si基的RF-LDMOS跟传统CMOS相比，具有一段漂移区，该漂移区提高了器件的击穿电压。高的击穿电压能够提高输出功率和功率密度。目前RF-LDMOS主要用在S波段，工作频率小于4GHz。LDMOS具有非常低的成本，以及优良的线性度。目前人们越来越希望能够提高RF-LDMOS的工作频率范围，使其能够工作在C波段甚至是K波段。提高RF-LDMOS的工作频率也就是提高Ft和Fmax，主要有如下两方面的方法：1.降低漂移区的电阻，这里可以通过以下两方面实现a.调节漂移区掺杂浓度的分布。b.是减小LDMOS漂移区的长度。2.减小栅长。目前主要是采用第二种方法。但是目前的栅主要材料是多晶硅，为了降低栅电阻，通常采用的方法是在多晶硅上面再做一层金属硅化物。随着栅长的不断减小，栅宽是基本上不变，为了保证相同的输出功率，对应的栅电阻是不断的增加。栅电阻的增加严重影响了Fmax，减小了功率增益。

发明内容

本发明目的在于针对现有技术所存在的不足，提供一种用于RF-LDMOS器件的新型栅结构，其能够减小在相同栅宽情况下的栅电阻，从而提高功率增益。

为了解决现有技术中的这些问题，本发明提供的技术方案是：

一种用于RF-LDMOS器件的新型栅结构，包括RF-LDMOS基本结构，RF-LDMOS基本结构包括最下层的重掺杂衬底区、设于重掺杂衬底区上的外延层以及设于外延层上方的栅，所述的外延层内设置有重掺杂源区、重掺杂漏区，所述的重掺杂源区、重掺杂漏区分别位于栅的不同侧，在所述的外延层内位于所述的重掺杂源区、重掺杂漏区之间依次设有沟道区以及漏漂移区，所述的沟道区与重掺杂源区和漏漂移区相接触，所述的重掺杂源区和重掺杂衬底之间设置有重掺杂连接或用导电物填充的沟槽，沟槽内的重掺杂或者导电物与重掺杂衬底和重掺杂源区相接触，所述的漏漂移区与重掺杂漏区相接触，所述的新型栅结构位于沟道区上方，所述的栅上覆盖有一层栅极扩展层，所述的栅极扩展层与栅相接触。

对于上述技术方案，发明人还有进一步的优化措施。

作为优化，所述的覆盖在栅上的栅极扩展层完全覆盖栅，并向重掺杂源区和重掺杂漏区延伸相同的距离。

作为优化，所述的覆盖在栅上的栅极扩展层完全覆盖栅，并向重掺杂源区延伸的距离较短甚至为零，向重掺杂漏区延伸的距离较长。

更进一步，所述的栅极扩展层为多晶硅或者金属硅化物或者金属。

作为优化，所述的外延层上方设有源端金属引线和漏端金属引线共两个金属引线，所述的源端金属引线与重掺杂源区相接触将源端引出，所述的漏端金属引线与重掺杂漏区相接触将漏端引出。

作为优化，所述的外延层上方设有源端金属引线和漏端金属引线共两个金属引线，所述的源端金属引线通过重掺杂连接或用导电物填充的沟槽与重掺杂衬底区相接触将源端从背面引出，所述的漏端金属引线与重掺杂漏区相接触将漏端引出。

作为优化，所述的栅与外延层之间设有用于绝缘的氧化层。

作为优化，所述的沟道区下方设有重掺杂区，用于为沟道区提供一个固定的电位。

作为优化，在从栅朝向漏漂移区的水平方向上设有一层场板，所述的整体呈阶梯状的场板的一端覆盖在栅极扩展层的上方，所述的场板的另一端在漏漂移区上具有水平延伸。

相对于现有技术中的方案，本发明的优点是：

本发明在传统的栅结构上覆盖了一层栅极扩展层（其材料可以是重掺杂的半导体，例如多晶硅，或者金属硅化物或者甚至是金属，栅的宽度取决于LDMOS的最小栅长，这一长度是随着工艺特征尺度的减小而不断减小的，但是在相同栅宽情况下，LDMOS的栅电阻就会不断增加。本发明在栅上面加上一层栅极扩展层，栅极扩展层的宽度可以比较宽，这样能够减小栅电阻，有效提高功率增益。

附图说明

下面结合附图及实施例对本发明作进一步描述：

图1为传统的LDMOS器件的剖面结构示意图；

图2为本发明实施例1的LDMOS器件的结构示意图；

图3为本发明实施例2的LDMOS器件的结构示意图；

图4为本发明实施例3的LDMOS器件的结构示意图；

图5为本发明实施例4的LDMOS器件的结构示意图；

图6为本发明实施例5的LDMOS器件的结构示意图

其中：1、RF-LDMOS基本结构；2、重掺杂衬底；3、外延层；4、填有重掺杂或者导电物的沟槽；5、漏漂移区；6、重掺杂漏区；7、重掺杂区；8、重掺杂源区；9、沟道区；10、氧化层；11、漏端金属引线；12、源端金属引线；13、栅；14、栅极扩展层；15、场板；16、导电沟槽；17、高阻硅衬底。

具体实施方式

以下结合具体实施例对上述方案做进一步说明。应理解，这些实施例是用于说明本发明而不限于限制本发明的范围。实施例中采用的实施条件可以根据具体厂家的条件做进一步调整，未注明的实施条件通常为常规实验中的条件。

实施例1：

本实施例所描述一种用于RF-LDMOS器件的N型LDMOS，其结构如图2所示，它包括RF-LDMOS基本结构1，RF-LDMOS基本结构1包括最下层的重掺杂衬底2区、设于重掺杂衬底2区上的外延层3以及设于外延层3上方的栅13，所述的外延层3内设置有重掺杂源区8、重掺杂漏区6，所述的重掺杂源区8、重掺杂漏区6分别位于栅13的不同侧，在所述的外延层3内位于所述的重掺杂源区8、重掺杂漏区6之间依次设有沟道区9以及漏漂移区5，所述的沟道区9与重掺杂源区8和漏漂移区5相接触，所述的重掺杂源区8和重掺杂衬底2之间设置有重掺杂连接或用导电物填充的沟槽4，沟槽4内的重掺杂或者导电物与重掺杂衬底2和重掺杂源区8相接触，所述的漏漂移区5与重掺杂漏区6相接触。与图1所示的传统LDMOS器件结构相比较，本发明的区别特征在于所述的栅13位于沟道区9上方，所述的栅13上覆盖有一层栅极扩展层14，所述的栅极扩展层14与栅13相接触。另外，所述的覆盖在栅13上的栅极扩展层14完全覆盖栅13，并向重掺杂源区8和重掺杂漏区6延伸相同的距离，所述的栅13与外延层3之间设有用于绝缘的氧化层10。所述的栅极扩展层14为多晶硅或者金属硅化物或者金属

所述的外延层3上方设有源端金属引线12和漏端金属引线11共两个金属引线，所述的源端金属引线12与重掺杂源区8相接触将源端引出，同时源端金属引线12再与填有重掺杂或者导电物的沟槽4相连，将源端从重掺杂衬底2区引出，而所述的漏端金属引线11与重掺杂漏区6相接触将漏端引出。

所述的沟道区9下方设有重掺杂区7，用于为沟道区9提供一个固定的电位，防止寄生的Bipolar导通。

实施例2：

本实施例的基本结构与实施例1相同，不同之处在于覆盖在栅13上的栅极扩展层14完全覆盖栅13，并向重掺杂源区8延伸的距离较短，向重掺杂漏区6延伸的距离较长。这样重掺杂源区8的宽度就可以做的比较小，可以减低重掺杂源区8这一段的串联电阻。

实施例3：

本实施例的基本结构与实施例1相同，不同之处在于：覆盖在栅13上的栅极扩展层14完全覆盖栅13，并向重掺杂源区8延伸的距离为零，向重掺杂漏区6延伸的距离较长。

向漏端延伸的比较多，栅极扩展层14会跟下面的漏漂移区5有一段很长的重叠区域，这个重叠区域相当于一个场板。当输入信号的幅度比较高的时候，栅极扩展层14具有比较高的正向电压，这个时候会吸引一部分的电子进入漏漂移区5，这会减小漏漂移区5的电阻，减小导通电阻，从而提高效率。而当输入信号的幅度比较低的时候，栅极扩展层14具有比较低的正向电压，甚至是负的电压，这个时候漏漂移区5的上半部分会受到栅极扩展层14的耗尽。漂移区受到两个方向的耗尽，一个是来自P-Epi，另外一个是来自栅极扩展层14，这样能够提高击穿电压。

实施例4：

本实施例的基本结构与实施例1相同，不同之处在于：在从栅朝向漏漂移区的水平方向上设有一层场板15，所述的整体呈阶梯状的场板15的一端覆盖在栅极扩展层的上方，所述的场板15的另一端在漏漂移区上具有水平延伸。

在栅上面在覆盖一层栅极扩展层，这样虽然可以减小栅电阻，提高Fmax，但是这样会带来Cgd的增加，高的Cgd会影响LDMOS晶体管的功率增益。在本发明对应的结构中增加一层场板15后，可减小Cgd，场板15通常是跟源端相连的，这样可以减小Cgd的电容，从而提高功率增益。

实施例5：

本实施例的基本结构与实施例4相同，不同之处在于：衬底采用的是高阻的硅衬底17且无外延层，原设于外延层的结构均设于硅衬底中。利用高阻硅衬底，源端可以通过源端金属引线12引出，也可以通过导电沟槽16，打通整个硅衬底17，将源端从硅衬底17背面引出。

上述实例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人是能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所做的等效变换或修饰，都应涵盖在本发明的保护范围之内。

Claims (4)

1.一种用于RF-LDMOS器件的新型栅结构，包括RF-LDMOS基本结构（1），RF-LDMOS基本结构（1）包括最下层的重掺杂衬底（2）区、设于重掺杂衬底（2）区上的外延层（3）以及设于外延层（3）上方的栅（13），所述的外延层（3）内设置有重掺杂源区（8）、重掺杂漏区（6），所述的重掺杂源区（8）、重掺杂漏区（6）分别位于栅（13）的不同侧，在所述的外延层（3）内位于所述的重掺杂源区（8）、重掺杂漏区（6）之间依次设有沟道区（9）以及漏漂移区（5），所述的沟道区（9）与重掺杂源区（8）和漏漂移区（5）相接触，其特征在于，所述的重掺杂源区（8）和重掺杂衬底（2）之间设置有重掺杂连接或用导电物填充的沟槽（4），沟槽内的重掺杂或者导电物与重掺杂衬底（2）和重掺杂源区（8）相接触，所述的漏漂移区（5）与重掺杂漏区（6）相接触，所述的栅（13）位于沟道区（9）上方，所述的栅（13）上覆盖有一层栅极扩展层（14），所述的栅极扩展层（14）与栅（13）相接触,所述的覆盖在栅（13）上的栅极扩展层（14）完全覆盖栅（13），并向重掺杂源区（8）延伸的距离较短甚至为零，向重掺杂漏区（6）延伸的距离较长；在从栅（13）朝向漏漂移区（5）的水平方向上设有一层场板（15），所述的整体呈阶梯状的场板（15）的一端覆盖在栅极扩展层（14）的上方，所述的场板（15）的另一端在漏漂移区（5）上具有水平延伸；

所述的栅极扩展层（14）的材料可以是重掺杂的半导体或者金属硅化物或者金属。

2.根据权利要求1所述的用于RF-LDMOS器件的新型栅结构，其特征在于，所述的外延层（3）上方设有源端金属引线（12）和漏端金属引线（11）共两个金属引线，所述的源端金属引线（12）与重掺杂源区（8）相接触将源端引出，也可以通过重掺杂连接或用导电物填充的沟槽（4）连接到重掺杂衬底（2）直接引出，所述的漏端金属引线（11）与重掺杂漏区（6）相接触将漏端引出。

3.根据权利要求1所述的用于RF-LDMOS器件的新型栅结构，其特征在于，所述的栅（13）与外延层（3）之间设有用于绝缘的氧化层（10）。

4.根据权利要求1所述的用于RF-LDMOS器件的新型栅结构，其特征在于，所述的沟道区（9）下方设有重掺杂区（7），用于为沟道区（9）提供一个固定的电位。