CN115603755A - ∑δ调制器及其方法 - Google Patents

∑δ调制器及其方法 Download PDF

Info

Publication number
CN115603755A
CN115603755A CN202110722726.6A CN202110722726A CN115603755A CN 115603755 A CN115603755 A CN 115603755A CN 202110722726 A CN202110722726 A CN 202110722726A CN 115603755 A CN115603755 A CN 115603755A
Authority
CN
China
Prior art keywords
amplifier
chopper
signal
coupled
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110722726.6A
Other languages
English (en)
Inventor
张晨明
马尔赛洛·甘泽利
皮耶路易吉·琴奇
吕西安·约翰内斯·布伦默斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Priority to CN202110722726.6A priority Critical patent/CN115603755A/zh
Priority to US17/449,030 priority patent/US11606102B2/en
Priority to EP22180110.3A priority patent/EP4113847A1/en
Publication of CN115603755A publication Critical patent/CN115603755A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/402—Arrangements specific to bandpass modulators
    • H03M3/404—Arrangements specific to bandpass modulators characterised by the type of bandpass filters used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/338—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
    • H03M3/34—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching by chopping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/358—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H03M3/504—Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a finite impulse response [FIR] filter, i.e. FIRDAC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/45—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedforward inputs, i.e. with forward paths from the modulator input to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

∑Δ调制器包括被配置为接收输入模拟信号的输入端；被配置为从输入模拟信号中减去反馈模拟信号的求和点；第一级，包括耦合到求和点的低通滤波器，其中低通滤波器被配置为生成第一滤波信号；耦合到低通滤波器的第二级，用于通过有源滤波器产生第二滤波信号；耦合到第二级的后端级，其中后端级包括模数转换器，其被配置为通过以预定采样频率(fs)采样将第二滤波信号转换为数字输出信号；以及用于将数字输出信号路由到求和点的反馈路径，其中反馈路径包括数模转换器，将数字输出信号转换为反馈模拟信号。

Description

∑Δ调制器及其方法
技术领域
本申请总体上涉及∑Δ转换器，尤其是基于∑Δ调制的连续∑Δ模数转换器(ADC)，更具体地涉及具有低通滤波器和斩波稳定放大器的∑Δ调制器(SDM)。
背景技术
许多应用需要具有宽信号带宽、高动态范围和高线性度的连续时间∑ΔADC，例如汽车雷达。在连续时间∑ΔADC中，有两种类型的噪声源，即输出级噪声源和输入级噪声源。例如，输出级噪声源可以包括量化噪声(quantization noise)。输入级噪声源可能包括闪烁噪声(flicker noise)。闪烁噪声可能取决于1/f关系，因此较低的频率往往对闪烁噪声的贡献更大。
一些应用要求ADC在非常低的频率(Hz到KHz范围)下具有非常低的噪声密度。例如，闪烁噪声问题是用深亚微米CMOS器件制造的电路的一个重要问题。减少闪烁噪声的一种方法是增加晶体管的尺寸。然而，这可能会降低速度并增加面积和功率，这对于宽带ADC来说可能是不可能的或不具有功率效率或面积效率。解决闪烁噪声的另一种方法是在运算放大器处对信号进行斩波，以将闪烁噪声调制到期望的信号频带之外。但是使用传统斩波技术的连续时间SDM无法同时实现宽带操作、高动态范围和高线性度。
因此，仍然需要能够实现具有低闪烁噪声和高线性度的宽带操作的SDM。
发明内容
本发明内容提供了将在具体实施方式中详细说明的简化形式的概念的选择。本发明内容不是为了确定主题的关键特征或必要特征，也不是为了用于限定所主张的主题的范围。
根据本发明的第一方面，提供一种Δ∑调制器，包括：被配置为接收输入模拟信号的输入端；求和点，被配置为从输入模拟信号中减去反馈模拟信号；第一级，包括耦合到求和点的低通滤波器，其中低通滤波器被配置为生成第一滤波信号；第二级，耦合到低通滤波器，被配置为通过有源滤波器产生第二滤波信号，其中有源滤波器包括至少一个斩波稳定放大器，其中第一滤波信号以预定采样频率(fs)的1/N倍的斩波频率被斩波；后端级，耦合到第二级，其中后端级包括模数转换器，该模数转换器被配置为通过以预定采样频率(fs)采样将第二滤波信号转换为数字输出信号；和反馈路径，用于将数字输出信号路由到求和点，其中反馈路径包括数模转换器，DAC，将数字输出信号转换为反馈模拟信号。
在一些实施例中，低通滤波器是无源低通滤波器。
在一些实施例中，∑Δ调制器还包括耦合在第二级和后端级之间的高通滤波器。
在一些实施例中，∑Δ调制器还包括包含在后端级中的高通滤波器。
在一些实施例中，第二级包括单运放谐振器。
在一些实施例中，单运放谐振器包括第一斩波器、放大器和第二斩波器，其中第一斩波器耦合在放大器的输入端并且第二斩波器耦合在放大器的输出端。
在一些实施例中，单运放谐振器包括第一斩波器、第二斩波器、第一放大器和第二放大器，其中第一斩波器耦合在第一放大器的输入端并且第二斩波器耦合在第一放大器和第二放大器之间。
在一些实施例中，第二级包括积分器。
在一些实施例中，积分器包括第一斩波器、放大器和第二斩波器，其中第一斩波器耦合在放大器的输入端并且第二斩波器耦合在放大器的输出端。
在一些实施例中，积分器包括第一斩波器、第二斩波器、第一放大器和第二放大器，其中第一斩波器耦合在第一放大器的输入端并且第二斩波器耦合在第一放大器和第二放大器之间。
在一些实施例中，第二级还包括耦合在低通滤波器和放大器之间的第一RC网络，耦合在放大器的输入和放大器的输出之间的第二RC网络。
在一些实施例中，第二级包括第一斩波器、放大器和第二斩波器，其中第一斩波器耦合在放大器的输入端并且第二斩波器耦合在放大器的输出端。
在一些实施例中，第二级包括第一斩波器、第二斩波器、第一放大器和第二放大器，其中第一斩波器耦合在第一放大器的输入端并且第二斩波器耦合在第一放大器和第二放大器之间。
在一些实施例中，反馈数模转换器包括耦合到求和点的主数模转换器，并且低通滤波器包括电阻器和电容器，其中电阻器耦合在∑Δ调制器的输入端与主数模转换器的输出端之间，电容耦合在主数模转换器的输出端与地之间。
在一些实施例中，数模转换器是有限脉冲响应数模转换器(FIR DAC)。
根据本发明的第二方面，提供一种将模拟输入信号转换为数字信号的方法，该方法包括：
接收输入模拟信号；
从求和点的输入模拟信号中减去反馈模拟信号并产生减去后的信号；
通过低通滤波器对所述减去后的信号进行滤波以产生第一滤波信号；
通过有源滤波器产生第二滤波信号；
通过以预定采样频率(fs)采样将第二滤波信号转换为数字输出信号；
通过数模转换器(DAC)将数字输出信号反馈到求和点，其中将数字输出信号转换为反馈模拟信号。
在一些实施例中，低通滤波器是无源低通滤波器。
在一些实施例中，有源滤波器是单运放谐振器。
在一些实施例中，该方法还包括通过高通滤波器对第二滤波信号进行滤波。
在一些实施例中，该方法包括在有源滤波器的至少一个斩波稳定放大器处以预定采样频率(fs)的1/N倍的斩波频率对信号进行斩波。
附图说明
为了能够详细理解本申请的上述特征的方式，可以通过参考实施例获得对本申请的更具体的描述，一些实施例在附图中示出。将注意的是，然而，附图只示出了本发明典型的实施例，因此不被认为对范围的限定，因为本发明可能具有其他同样有效的实施例。应当理解的是附图只是示意的和并不是按比例绘制。所主张的主题的优点对于本领域技术人员在阅读本说明书和结果附图的基础上是显而易见的，附图中的标记数字被用于表示如元件，其中：
图1示出了∑Δ调制器的框图；
图2示出了具有过环延迟(ELD)补偿的四阶SDM；
图3是图2的简化图。
图4A示出了根据本申请的实施例的具有单运放谐振器、低通滤波器和高通滤波器的SDM结构；图4B示出了HPF的示例性实施方式；
图5示出了根据本申请的实施例的具有低通滤波器、作为后端级的一部分的高通滤波器的SDM结构的示意框图；
图6示出了根据本申请实施例的具有低通滤波器、积分器的SDM结构的示意框图；
图7示出了根据本申请的实施例的具有低通滤波器的SDM结构的示意框图；
图8示出了图5根据本申请的实施例的SDM的电路实施图；
图9示出了5根据本申请的实施例的SDM的另一电路实施图；
图10示出了图6根据本申请的实施例的SDM的电路实施图；
图11示出了图6根据本申请的实施例的SDM的另一电路实施图；
图12示出了图7根据本申请的实施例的SDM的电路实施图；
图13示出了图5根据本申请的实施例的SDM的另一电路实施图；
图14示出了有无低通滤波器的两种情况下的比较图；
图15示出了斩波启用和禁用下的模拟电压噪声密度图；
图16示出了由于环路滤波器非线性和斩波启用的模拟输出频谱图；
图17示出了根据本申请实施例的将模拟信号转换为数字信号的流程图。
具体实施方式
∑ΔADC包含一个或多个∑Δ调制器(SDM)。SDM是一种反馈回路，包含一个环路滤波器、一个量化器和一个或多个反馈DAC。图1示出了连续时间SDM 100的框图。SDM 100包括求和点102、环路滤波器(H(s))104、量化器或模数转换器(ADC)106和数字模拟转换器(DAC)108。DAC 108提供到求和点102的反馈路径114，求和点102被配置为接收模拟输入(U)和DAC108的输出。
输入U 110耦合到求和点102的正输入端。求和点102的输出端耦合到环路滤波器104的输入端。环路滤波器104的输出端耦合到量化器106。量化器106的输出是∑Δ调制器100的输出V112。为了提供反馈回路，量化器106的输出也耦合到DAC 108的输入。DAC 108的输出耦合到求和点102的负输入端以提供反馈信号。以此方式，DAC 108处于反馈路径114中。量化器106和DAC 108都可以由具有采样频率fs的时钟信号计时。通常，采样频率可能远高于所需的最小奈奎斯特速率，使得∑Δ调制器100被过采样。
SDM具有具有不同环路滤波器阶数和拓扑、量化器分辨率等的各种结构。环路滤波器的阶数确定连续时间SDM的阶数。例如，图2示出了具有过环延迟(ELD)补偿的四阶SDM200。对于该应用，前端级包括单运放谐振器，SDM的后端级包括部分环路滤波器和量化器。由SDM的后端级(例如C3/s、C4/s)贡献的闪烁噪声在参考SDM输入节点U时被前端级的增益抑制。对于闪烁噪声分析，考虑低频率(最多几兆赫)。在低频(最多几兆赫)时，前端级的增益通常相对较高(通常超过20dB)。如果SDM的后端级贡献的闪烁噪声被前端级的增益抑制，则后端级的闪烁噪声在整个输入参考低频噪声中不占主导地位。因此，SDM的输入参考闪烁噪声通常不受后端级贡献的闪烁噪声的限制。因此，为简单起见，在以下描述中，并未详细展示SDM的后端级，而图2中的示例性SDM结构200仅作说明。图2可以简化为如图3所示。
现在参考图4A，示出了根据应用的一些示例的具有低通滤波器和单运算放大器谐振器的SDM结构400。在该示例中，SDM 400包括输入端402、求和点404、第一级406、第二级408和后端级410。输入402被配置为接收输入模拟信号U 401。求和点404被配置为从输入模拟信号U中减去反馈信号403并产生第一输出信号405，即减去后的信号。第一级406包括耦合到求和点404的输出的低通滤波器。第一级406被配置为对第一输出信号405进行滤波并生成第一滤波信号407。例如但不限于，对于以40MHz的采样频率操作的SDM，LPF可以具有高于40MHz的极点频率。第二级408可以包括耦合到低通滤波器的输出的单运放谐振器，其被配置为在至少一个放大器处对第一滤波信号进行斩波并生成第二滤波信号409。后端级410可以包括耦合到第二级408的输出的量化器或模数转换器(DAC)，配置为将第二滤波信号409转换为数字输出信号411。反馈路径412包括多个数字到模拟转换器(DAC)，配置为将数字输出信号转换为模拟形式。反馈路径用于将数字输出信号路由到求和点。数字输出信号411通过反馈路径反馈到主DAC 416以产生反馈模拟信号403。数字输出信号411也可以反馈到第二反馈DAC 414以产生第二反馈信号413以供输入到后端级410。
在一个实施例中，低通滤波器可以是无源低通滤波器。在本文上下文中，“无源”意味着滤波器仅由阻抗(电阻、电容和/或电感)组成；相反，“有源”意味着包括至少一个放大器、晶体管或其它基于半导体的组件)组成。通过这种方式，包括无源低通滤波器的第一级可以实现对高频量化噪声和杂散的宽带滤波，并且由于它是无源的，因此不会产生闪烁噪声。低通滤波器不限于无源低通滤波器。低通滤波器可以是有源低通滤波器。在这种情况下，有源低通滤波器产生的闪烁噪声可以通过随后的第二级来降低。
为尽可能涵盖本发明实施的不同情况，将描述SDM结构的三种场景：(1)具有单运放谐振器的∑ΔSDM，如图5、8、9所示；(2)具有有源电阻电容(active RC)积分器的∑ΔSDM，如图6、10、11所示；(3)具有包含放大器的通用滤波求和电路，如图7、12、13所示。在本文中，“有源电阻电容积分器”是指包含至少一个放大器的RC积分器。第二级放大器的信号被斩波以降低其低频噪声。高频量化噪声经过前端低通滤波器的过滤，可以很好地抑制混叠，避免带内本底噪声和杂散的增加。
为了得到期望的环路滤波器传递函数，可以在示例性SDM的框图中包括高通滤波器(HPF)418。在一个实施例中，具有添加的HPF的SDM结构的新框图在图4A中示出，其中HPF418可以耦合在SDM的第二级和后端级之间。图4B示出了HPF的示例性电路图。
这里，为了保证图4A的环路滤波器传递函数与图3的传递函数相等，对LPF和HPF的要求可能是：
LPF(s)·HPF(s)＝1 (公式一)
这里，LPF(s)是低通滤波器的传递函数，HPF(s)是高通滤波器的传递函数。
高通滤波器的功能可以与SDM的后端级的其它构建块一起实现。在其他实施例中，HPF可能不需要直接设置在第二级(例如单运放谐振器)之后。为简单起见，在以下讨论中将HPF视为SI)M的后端级的一部分，如图5-图13所示。
图5示出了SDM结构500的示意框图。SDM结构500类似于先前参考图4A描述的SDM400，但区别是SDM 500中的高通滤波器被认为是501的一部分，所以将不详细描述。
图6示出了SDM结构600的示意框图。SDM结构600类似于先前参考图5描述的SDM500。图6示出了具有作为第一级的LPF 601和作为第二级的积分器602的示例SDM结构。
图7示出了SDM结构700的示意框图。SDM结构700类似于先前参考图5描述的SDM500。图7示出了具有低通滤波器701作为第一级和可以用放大器和一些RC网络作为第二级702来实现的通用滤波和求和功能的示例性SDM结构。
图8和图9示出了图5的SDM的示例电路图，该电路实现为差分结构。图8和图9示出了RC低通滤波器作为第一级，具有斩波稳定放大器的单运放谐振器作为第二级。R1和C1构成一个无源低通滤波器。通常无源LPF的极点频率应高于信号带宽，但远低于Fs/2。因此，该LPF抑制了可能包括来自DAC反馈的空闲音的高频量化噪声。R2、R3、R4、C3、C4和斩波稳定放大器形成单运放谐振器。
在一个实施例中，斩波器可以放置在放大器的输入节点(V1)和输出节点(V2)处，如图8所示。在该实施例中，∑Δ调制器(SDM)利用包括单运放谐振器的差分结构，该谐振器输出幅度基本相同且极性基本相反的差分信号。如图8所示，SDM 800包括差分输入以接收差分模拟输入信号Vin 801，从该差分模拟输入信号Vin 801减去来自主DAC 816的差分反馈信号803，然后由差分无源低通滤波器(LPF)806滤波以产生滤波的差分信号。LPF 806可以包括电阻器R1和电容器C1。为了实现极点频率fp，R1和C1可以计算为fp＝1/(2×π×R1×C1)。R1的值还受到热噪声的限制。电阻器R1可以耦合在SDM的输入和主DAC 816的输出之间。电容器C1可以耦合在主DAC 816的输出和地之间。单运放谐振器808示出了斩波稳定放大器的电路结构。由LPF 806滤波的差分信号在放大器822的输入节点V1处被第一斩波器820以斩波频率(clkchop1)斩波。来自第一斩波器820的斩波信号被放大器822放大，然后再次在放大器822的输出节点V2处被第二斩波器824以第二斩波频率(clkchop2)斩波以产生作为后端级810的输入的第二滤波信号。第一斩波频率(clkchop1)和第二斩波频率(clkchop2)可以相同，可以是预定ADC采样频率(fs)的1/N倍。N的值是大于1的整数，并且在实际运作中可以大到8。后端级810可以包括耦合到单运放谐振器808的输出的量化器或模数转换器(ADC)，被配置为通过以预定采样频率(fs)采样将第二滤波信号转换为数字输出信号Dout。反馈路径812包括多个数模转换器，其被配置为将数字输出信号转换为模拟形式。
在斩波器中可以使用多种常规斩波开关。在图8***的图中，第一斩波器820或第二斩波器824被展开以说明典型的电路结构，其包括四个开关通过两个时钟Φ1和Φ2计时。Φ1和Φ2可能是互补的或者是非重叠时钟。
低频噪声和斩波频率附近的噪声可以互换，这意味着斩波操作将低频噪声上变频到斩波频率，并将斩波频率处的噪声下变频到低频。V2节点是谐振器输出节点。由于噪声原因，V2节点的电压摆幅通常非常大(例如大约±0.5V)。在该应用中，可以使用非常高的斩波频率，例如Fs/2。对于宽带∑ΔADC，Fs可能高达几个GHz。斩波器的建立时间只有几百皮秒(ps)，而V2节点的大摆幅可能导致对斩波器建立速度的要求相对严格。斩波器的不完美建立可能会限制ADC的线性度，通过以下其他实施例可以避免这种相对严格的要求。
在一个其他实施例中，为了减小斩波节点处的电压摆幅，可以使用两个增益级，斩波器可以放置在每个增益级的输入节点，如图9所示。图9示出了具有单运放谐振器的SDM的实施例。这里，我们可以将第一斩波器902、第一放大器906、第二斩波器904和第二放大器908一起视为“一个斩波稳定放大器”。对于放大器的实现，使用多级放大器是一种常见的技术，例如放大器级A1与放大器级A2的级联。在这里，我们考虑使用两个增益级A1和A2来实现放大器。我们可以将第一个斩波器放在第一个增益级A1的输入节点V1上，将第二个斩波器放在两个增益级之间的节点V’2上。与谐振器输出节点V’3相比，V’2处的电压摆幅受到A2增益的抑制。因此，与图8相比，图9的电路结构对斩波器的要求放宽了。请注意，在图9中，只有第一增益级A1的闪烁噪声被斩波，而第二增益级A2的闪烁噪声没有被斩波。然而，当参考SDM输入时，源自A2的闪烁噪声被A1的增益抑制，因此可以设计为不占主导地位。
图10和图11示出了图6的SDM的示例电路实施。图10和图11分别与图8和图9类似，不同之处在于图10和图11示出了具有带斩波稳定放大器的有源RC积分器的SDM。R2、C2和斩波稳定放大器形成有源RC积分器。对于有源RC积分器中使用的放大器，斩波器可以放在放大器中或放在放大器周围。
在一个实施例中，如图10所示，斩波器可置于单增益级A的输入节点V1和单增益级A的输出节点V2。
在另一个实施例中，如图11所示，斩波器可以放置在A1输入节点V1以及两个增益级A1和A2之间的节点V’2。
图12和图13示出了图7的SDM的示例电路图。图12和图13示出了的SDM的电路示意图中，无源RC低通滤波器作为第一级，以及通用滤波和求和结构作为第二级。通用滤波和求和结构包括RC网络11202、RC网络2p/2n 1204/1206和放大器A 1208。对于通用滤波加法和求和结构中使用的放大器，斩波器可以放在放大器内部或周围。
在一个实施例中，如图12所示，斩波器可置于单增益级A的输入节点V1及其输出节点V2。
在一个实施例中，如图13所示，斩波器可置于A1输入节点V1和两个增益级A1和A2之间的节点V’2。
在一个实施例中，反馈DAC(例如DACl)可以是有限脉冲响应(FIR)DAC。
在其他实施例中，反馈DAC(例如DACl)不是FIR DAC。
在一个实施例中(未示出)，低通滤波器(LPF)输出可以用作SDM后端级的输入。可以在SDM中添加一些额外的前馈路径，使得环路滤波器传递函数等价于图3的传递函数，从而不需要额外添加HPF。
图14比较了在过采样率(OSR)＝32的情况下，添加或没添加输入低通滤波器时，可以混叠到信号频带中的频带，当DAC1实现为2抽头有限脉冲响应(FIR)DAC时，SDM环路滤波器的第二级包括在1/2SDM采样频率Fs下运作的斩波稳定放大器，斩波时钟是非理想的，例如控制斩波开关的时钟可能出现偏差或出现占空比误差。左图示出了在没有低通滤波器时2抽头FIR DAC的传递函数幅度与频率的关系图。线1402描绘了当控制斩波开关的时钟不理想时可以混叠到信号频带中的频带。右图示出了2抽头FIR DAC的传递函数的幅度与模拟输入低通滤波器的传递函数相结合，并针对频率绘制。线1404描绘了当控制斩波开关的时钟不理想时可能混叠到信号频带中的频带。输入低通滤波器将高频量化噪声和杂散的抑制提高了27dB。
图15示出了图9的电路中模拟SDM输入相关的电压噪声密度。该图显示了y轴上的电压噪声密度与x轴上ADC输入频率的关系图。环路滤波器，包括无源低通滤波器、带斩波的单运放谐振器等，可以在电路布图级实现。此P噪声模拟中使用了布局后提取的模型。比较了三种条件下的模拟电压噪声密度：(1)禁用斩波，显示为1502；(2)启用斩波，理想时钟为1504；(3)以非理想时钟启用斩波，显示为1506，其中斩波时钟考虑了3％的占空比误差。将具有理想时钟的禁用斩波和启用斩波进行比较，可以看出启用斩波可以明显降低低频(图中为1kHz-1MHz)噪声密度。频率为1kHz时的电压噪声密度通过斩波从3.91uV/√Hz降低到211nV/√Hz，即18.5倍。由于折回高频量化噪声和不理想的斩波器，10MHz-40MHz频段的噪声密度略有增加。将启用理想时钟的斩波与启用非理想时钟的斩波进行比较，3％的斩波时钟占空比误差会略微降低1kHz时的噪声密度，非理想时钟下电压噪声密度从21nV/√Hz降低到293nV/√Hz，但仍然比未斩波的噪声密度低13.3倍。
图16显示了∑ΔADC的模拟输出频谱，其中使用无源LPF并启用斩波。该图模拟输出频谱与ADC输出频率的关系图。环路滤波器在原理图级别实现。在该图中，由于环路滤波器非线性导致的频谱在Matlab中进行后处理(消除了SDM的量化噪声)。对于-34dBFS单音输入，在较坏的PVT条件下，环路滤波器非线性导致的模拟带内杂散水平为-118dBFS。如果没有无源LPF，相同条件下的带内杂散水平约为-90dBFS。仿真结果表明，所提出的无源LPF将带内杂散电平降低了约28dB，这与如图14所示的LPF提供在Fs/2-40MHz，Fs/2内的音调(tone)上至少27dB的额外抑制相一致。仿真结果证实了本申请的有效性。
图17示出了根据本申请的一个或多个实施例的用于将模拟信号转换为数字信号的方法的流程图。在步骤1701，将输入模拟信号提供给耦合到∑Δ调制器的输入的求和点。求和结点被配置为从输入模拟信号中减去反馈模拟信号。在步骤1702，由耦合到求和点的低通滤波器产生第一滤波信号。在一个实施例中，低通滤波器是无源低通滤波器。在步骤1703，有源滤波器产生第二滤波信号。在一个实施例中，由有源滤波器产生第二滤波信号包括在有源滤波器的至少一个斩波稳定放大器处以预定采样频率(fs)的1/N倍的斩波频率对该信号进行斩波。在另一个实施例中，有源滤波器是单运放谐振器或积分器。在另一个实施例中，第二滤波信号被高通滤波器进一步滤波。在步骤1704，通过以预定采样频率(fs)采样将第二滤波信号转换为数字输出信号。在1705，通过反馈路径将数字输出信号路由到求和点，其中数字输出信号被馈送到数模转换器以将数字输出信号转换为反馈模拟信号。然后将反馈模拟信号馈送到求和点。
因此，本发明提供了一种连续时间∑Δ调制器和一种将模拟输入信号转换为数字信号的方法，通过使用低通滤波器与斩波稳定放大器相结合以实现低闪烁噪声和高线性度。
虽然这里的方法的操作以特定的顺序被示出和描述，但是该方法的操作的顺序可以被改变，使得可以以相反的顺序执行某些操作或使得可以执行某些操作，至少部分与其他操作同时进行。
“∑Δ调制器”通常还使用其他可互换术语来指代，例如“Δ∑调制器”、“Δ∑转换器”、“∑Δ转换器”、“∑ΔADC”、“Δ∑ADC”和“噪声整形器”。就本规范而言，“∑Δ调制器”和“Δ∑调制器”是可互换的术语。
文中描述主题的“一个”和“这个”和类似的术语(特别是权利要求中)被认为涵盖单数和复数，除非另有指出或在上下文中明确反驳。这里记载的数值范围只是用于表示落入该范围中的离散值的便捷方法，除非另有指出，每个离散值被包括在说明书中，就像分别记载一样。另外，上文的描述只是实施例，并不是为了限制，保护范围由权利要求限定。这里提供的任何和所有的实施例，或举例的术语(如“例如”)的使用，只是为了更好地说明主题，除非另有主张，这不是对主题的范围的限制。在权利要求和说明书中记载的术语“基于”和其它类似短语的使用表示用于产生结果的条件，并不是为了排除产生该结果的其它任何条件。在说明书中的任何术语不被认为表示作为本发明所主张的实施的必要不主张的元素。
这里记载了优选的实施例。当然，那些优选实施例的变化对本领域技术人员在本文记载内容的基础上是显而易见的。本领域技术人员适当地使用这些变化，以及发明人打算以这里所特别记载的不同方式实施所主张的权利要求。因此，所主张的主题包括权利要求所记载的主题的所有修改及其相当是其适用法律允许的。另外，除非特别指出或本文明确反驳，本文涵盖在所有可能的变化中的以上描述的元素的组合。

Claims (20)

1.一种∑Δ调制器，包括：
输入端(402)，被配置为接收输入模拟信号(U)；
求和点(404)，被配置为从输入模拟信号中减去反馈模拟信号(412)；
第一级(406)，包括耦合到所述求和点的低通滤波器，其中所述低通滤波器被配置为生成第一滤波信号；
耦合到所述低通滤波器的第二级(408)，被配置为通过有源滤波器产生第二滤波信号，其中所述有源滤波器包括至少一个放大器(822)，在所述放大器中第一滤波信号以斩波频率被斩波，所述斩波频率为预定采样频率(fs)的1/N倍；
耦合到所述第二级的后端级(410)，其中所述后端级包括模数转换器，所述模数转换器被配置为通过以所述预定采样频率(fs)采样将所述第二滤波信号转换为数字输出信号；和
反馈路径(412)，用于将所述数字输出信号路由到所述求和点，其中所述反馈路径包括数模转换器，DAC，(416)将所述数字输出信号转换为所述反馈模拟信号。
2.根据权利要求1所述的∑Δ调制器，其中所述低通滤波器为无源低通滤波器。
3.根据权利要求1所述的∑Δ调制器，还包括耦合在所述第二级(408)和所述后端级(410)之间的高通滤波器(418)。
4.根据权利要求1所述的∑Δ调制器，还包括从所述低通滤波器的输出耦合到所述后端级的输入的路径。
5.根据权利要求1所述的∑Δ调制器，其中所述第二级包括单运放谐振器。
6.根据权利要求5所述的∑Δ调制器，其中所述单运放谐振器进一步包括第一斩波器(820)、放大器(822)和第二斩波器(824)，其中所述第一斩波器耦合在所述放大器的输入端，所述第二斩波器耦合在所述放大器的输出端。
7.根据权利要求5所述的∑Δ调制器，其中所述单运放谐振器进一步包括第一斩波器(902)、第二斩波器(904)、第一放大器(906)和第二放大器(908)，其中所述第一斩波器耦合在所述第一放大器的输入端，所述第二斩波器耦合在所述第一放大器和所述第二放大器之间。
8.根据权利要求1所述的∑Δ调制器，其中所述第二级包括积分器。
9.根据权利要求8所述的∑Δ调制器，其中所述积分器进一步包括第一斩波器、放大器和第二斩波器，其中所述第一斩波器耦合在所述放大器的输入端，所述第二斩波器耦合在所述放大器的输出端。
10.根据权利要求8所述的∑Δ调制器，其中所述积分器进一步包括第一斩波器、第二斩波器、第一放大器和第二放大器，其中所述第一斩波器耦合在所述第一放大器和的输入端，所述第二斩波器耦合在所述第一放大器与所述第二放大器之间。
11.根据权利要求1所述的∑Δ调制器，其中所述第二级还包括耦合在所述低通滤波器和所述放大器之间的第一电阻电容RC网络，耦合在所述放大器的输入和所述放大器的输出之间的第二RC网络，以及耦合在所述放大器输入和所述放大器的输出之间的第三RC网络。
12.根据权利要求11所述的∑Δ调制器，其中第二级还包括第一斩波器和第二斩波器，其中所述第一斩波器耦合在所述放大器的输入端，所述第二斩波器耦合在所述放大器的输出端。
13.根据权利要求11所述的∑Δ调制器，其中所述第二级进一步包括第一斩波器、第二斩波器、第一放大器和第二放大器，其中所述第一斩波器耦合在所述第一放大器的输入端，所述第二斩波器耦接在所述第一放大器与所述第二放大器之间。
14.根据权利要求1所述的∑Δ调制器，其中所述数模转换器包括耦合到所述求和点的主数模转换器，并且所述低通滤波器包括电阻器和电容器，其中所述电阻器耦合在Δ∑调制器的输入端和主数模转换器的输出端之间，所述电容器耦合在所述主数模转换器的输出端和地之间。
15.根据权利要求1所述的∑Δ调制器，其中所述DAC是有限脉冲响应FIR DAC。
16.一种将模拟输入信号转换为数字信号的方法，该方法包括：
接收输入模拟信号；
在求和点从输入模拟信号中减去反馈模拟信号以产生减去后的信号；
通过低通滤波器对所述减去后的信号进行滤波以产生第一滤波信号；
通过有源滤波器产生第二滤波信号；
通过以预定采样频率(fs)采样将所述第二滤波信号转换为数字输出信号；
通过数模转换器DAC将所述数字输出信号反馈到求和点，其中将所述数字输出信号转换为所述反馈模拟信号。
17.根据权利要求16所述的方法，其中通过所述低通滤波器对所述减去后的信号进行滤波以生成所述第一滤波信号包括通过无源低通滤波器对所述减去后的信号进行滤波。
18.根据权利要求16所述的方法，包括通过单运放谐振器产生所述第二滤波信号和通过积分器产生所述第二滤波信号中的一种。
19.根据权利要求16所述的方法，还包括通过高通滤波器对所述第二滤波信号进行滤波。
20.根据权利要求16所述的方法，其中通过所述有源滤波器产生所述第二滤波信号包括在所述有源滤波器的至少一个斩波稳定放大器处以所述预定采样频率(fs)的1/N倍的斩波频率斩波所述第一滤波信号。
CN202110722726.6A 2021-06-28 2021-06-28 ∑δ调制器及其方法 Pending CN115603755A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110722726.6A CN115603755A (zh) 2021-06-28 2021-06-28 ∑δ调制器及其方法
US17/449,030 US11606102B2 (en) 2021-06-28 2021-09-27 Sigma delta modulator and method therefor
EP22180110.3A EP4113847A1 (en) 2021-06-28 2022-06-21 A sigma delta modulator and method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110722726.6A CN115603755A (zh) 2021-06-28 2021-06-28 ∑δ调制器及其方法

Publications (1)

Publication Number Publication Date
CN115603755A true CN115603755A (zh) 2023-01-13

Family

ID=82163357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110722726.6A Pending CN115603755A (zh) 2021-06-28 2021-06-28 ∑δ调制器及其方法

Country Status (3)

Country Link
US (1) US11606102B2 (zh)
EP (1) EP4113847A1 (zh)
CN (1) CN115603755A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4131784A1 (en) * 2021-08-06 2023-02-08 Nxp B.V. Sigma-delta analog-to-digital converter

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19715214C1 (de) * 1997-04-11 1998-07-02 Siemens Ag Bildsensor mit einer Vielzahl von Bildpunkt-Sensorbereichen
US6998910B2 (en) * 2004-01-22 2006-02-14 Texas Instruments Incorporated Amplifier using delta-sigma modulation
US7193545B2 (en) 2004-09-17 2007-03-20 Analog Devices, Inc. Differential front-end continuous-time sigma-delta ADC using chopper stabilization
US7248186B1 (en) * 2005-03-22 2007-07-24 Cirrus Logic, Inc. Noise management method and circuits suitable for utilization in circuits and systems having a switched data port
US20080159365A1 (en) * 2006-12-22 2008-07-03 Branislav Dubocanin Analog Conditioning of Bioelectric Signals
KR102384362B1 (ko) * 2015-07-17 2022-04-07 삼성전자주식회사 노이즈를 성형하기 위한 델타 시그마 변조기 그리고 이를 포함하는 오디오 코덱
US10998917B1 (en) * 2020-07-14 2021-05-04 Nxp B.V. Sigma-delta analog-to-digital converter

Also Published As

Publication number Publication date
US11606102B2 (en) 2023-03-14
US20220416809A1 (en) 2022-12-29
EP4113847A1 (en) 2023-01-04

Similar Documents

Publication Publication Date Title
US8325074B2 (en) Method and circuit for continuous-time delta-sigma DAC with reduced noise
US6930624B2 (en) Continuous time fourth order delta sigma analog-to-digital converter
EP1777825B1 (en) Low-pass filter based delta-sigma modulator
US7663522B2 (en) Performance of A/D converter and receiver
Rajan et al. Design techniques for continuous-time ΔΣ modulators with embedded active filtering
JP4331188B2 (ja) デジタル／アナログ変換器および信号のデジタル／アナログ変換方法
US20060267823A1 (en) Method of adding a dither signal in output to the last integrator of a sigma-delta converter and relative sigma-delta converter
US7903015B1 (en) Cascaded DAC architecture with pulse width modulation
US10491237B1 (en) Continuous-time delta-sigma modulator
Nandi et al. Continuous-Time $\Delta\Sigma $ Modulators With Improved Linearity and Reduced Clock Jitter Sensitivity Using the Switched-Capacitor Return-to-Zero DAC
WO2017037744A2 (en) A delta sigma modulator with noise attenuating feedback filters
Sukumaran et al. Design of Continuous-Time $\Delta\Sigma $ Modulators With Dual Switched-Capacitor Return-to-Zero DACs
TW201412012A (zh) 用於放大一數位輸入訊號以產生一類比輸出訊號之系統及方法
EP4113847A1 (en) A sigma delta modulator and method therefor
JP2003163596A (ja) デルタシグマ型ａｄコンバータ
Rezapour et al. Digital noise coupled mash delta-sigma modulator
Basak et al. Gm-cell nonlinearity compensation technique using single-bit quantiser and FIR DAC in Gm-C based delta-sigma modulators
Ritter et al. Anti-aliasing filter improvement in continuous-time feedback sigma-delta modulators
ElShater et al. Gm-free assisted opamp technique for continuous time delta-sigma modulators
JP7517439B2 (ja) デルタシグマ変調器
JP2006191176A (ja) スイッチング増幅器
JP2002118465A (ja) アナログ−デジタル変換器
Pereira et al. Class D Audio Amplifiers and Data Conversion Fundamentals
Mishra et al. Design of a High Linear Integrator for Oversampled ADC
Colodro et al. New multirate bandpass sigma-delta modulators

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination