CN102722459A - 电子设备***、电子设备以及连接设备 - Google Patents

电子设备***、电子设备以及连接设备 Download PDF

Info

Publication number
CN102722459A
CN102722459A CN2012100623130A CN201210062313A CN102722459A CN 102722459 A CN102722459 A CN 102722459A CN 2012100623130 A CN2012100623130 A CN 2012100623130A CN 201210062313 A CN201210062313 A CN 201210062313A CN 102722459 A CN102722459 A CN 102722459A
Authority
CN
China
Prior art keywords
mentioned
interface
connector
input
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100623130A
Other languages
English (en)
Inventor
大桥庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102722459A publication Critical patent/CN102722459A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明涉及电子设备***、电子设备以及连接设备。与电子设备(1)连接的分支器(连接设备)(2)将在USB3.0(第2接口)中使用的信号线分为在USB2.0(第1接口)中使用的信号线和在USB2.0中不使用的信号线。在分支器(2)能够连接通过USB2.0进行通信的连接部件(4)和使用了在USB2.0中未使用的信号线进行通信的连接部件(3)。电子设备(1)经由分支器(2)通过USB2.0与连接部件(4)进行数据的输入输出，借助使用了在USB2.0中未使用的信号线的通信与连接部件(3)进行数据的输入输出。由此，能够并行地执行两种的数据输入输出。

Description

电子设备***、电子设备以及连接设备
技术领域
本发明涉及由电子设备和与该电子设备连接的连接设备构成的电子设备***、电子设备以及连接设备。
背景技术
在笔记本型PC(个人计算机)等电子设备中，多具备用于连接鼠标或者硬盘驱动器等其他的部件的连接接口。通过在电子设备上连接有部件，电子设备能够对部件进行数据的输入输出，使用部件的功能。作为这样的连接接口，例如有USB(Universal Serial Bus)。在实用新型登记第3151486号公报中作为连接接口的例子公开了USB3.0。
USB3.0是具有针对USB2.0的向后兼容性(backwardcompatibility)，能够使用比USB2.0多的信号线进行更高速的通信连接接口。USB3.0所使用的信号线在USB2.0所使用的信号线基础上新追加了五条信号线。追加的五条信号线是高速数据通信用的四条差动对以及一条接地线。另外，利用USB3.0的电子设备具备只能够执行比USB2.0高速的USB3.0用的信号处理的信号处理能力。在USB3.0的连接器上连接了与USB3.0对应的部件的情况下，进行使用了包括被追加给USB3.0用的五条信号线的信号线的通信。另外，在USB3.0的连接器上连接了不与USB3.0对应而与USB2.0对应的部件的情况下，被追加给USB3.0用的五条信号线不用于通信，以USB2.0进行通信。
如上述那样，在USB3.0的连接器上连接了不与USB3.0对应的部件的情况下，不使用被追加给USB3.0用的信号线，另外，也不执行与USB2.0相比高速的信号处理。另外，在不与USB3.0对应而与USB2.0对应的部件中存在鼠标以及键盘等无需高速的通信而且大多始终与电子设备连接的部件。在电子设备上连接了这样的部件的状态下，存在追加给USB3.0用的信号线不被使用，且未充分使用能够进行USB3.0的信号处理的高信号处理能力而浪费信号处理能力的问题。
发明内容
本发明是鉴于这样的情况而完成的，其目的在于提供一种能够使用在连接了一个部件的状态下未被使用的信号线与其他的部件连接，从而有效地利用电子设备内的信号处理能力的电子设备***、电子设备以及连接设备。
本发明涉及的电子设备***包括电子设备和与该电子设备连接的连接设备，上述电子设备具备与第2接口对应的第1连接器，该第2接口通过多条信号线进行数据的输入输出，该多条信号线包括在进行数据的输入输出的第1接口中所使用的信号线，上述连接设备具备：第2连接器，其与上述第1连接器连接；第3连接器，其利用在上述第2接口所使用的多条信号线中的在上述第1接口中使用的信号线与上述第2连接器连接，不利用在上述第1接口中未使用的信号线与上述第2连接器连接；第4连接器，其利用在上述第2接口所使用的多条信号线中的在上述第1接口中未使用的信号线与上述第2连接器连接，不利用在上述第1接口中被使用的信号线与上述第2连接器连接。
对于本发明涉及的电子设备***而言，上述连接设备，在上述第2连接器被连接在上述第1连接器、且在上述第3连接器连接有与上述第1接口对应的部件的情况下，通过与上述第3连接器连接的信号线中继上述部件以及上述电子设备之间的数据的输入输出，在上述第2连接器被连接在上述第1连接器、且在上述第4连接器连接有部件的情况下，通过与上述第4连接器连接的信号线中继上述部件以及上述电子设备之间的数据的输入输出。
对于本发明涉及的电子设备***而言，上述电子设备还具备：第1输入输出部，其在上述第1连接器连接了上述连接设备的状态下，经由上述第1连接器进行与上述第1接口对应的数据的输入输出；第2输入输出部，其在上述第1连接器连接了上述连接设备的状态下，经由上述第1连接器，不使用在上述第2接口中所使用的多条信号线中的在上述第1接口中被使用的信号线而通过在上述第1接口中未使用的信号线进行数据的输入输出；第3输入输出部，其在上述第1连接器连接有与上述第2接口对应的部件的情况下，经由上述第1连接器进行与上述第2接口对应的数据的输入输出。
本发明涉及的电子设备具备：连接器，其与第2接口对应，该第2接口通过多条信号线进行数据的输入输出，该多条信号线包括在进行数据的输入输出的第1接口中所使用的信号线；第1输入输出部，其经由该连接器，进行与上述第1接口对应的数据的输入输出；第2输入输出部，其经由上述连接器，不使用在上述第2接口所使用的多条信号线中的在上述第1接口中被使用的信号线而通过在上述第1接口未使用的信号线进行数据的输入输出；第3输入输出部，其经由上述连接器进行与上述第2接口对应的数据的输入输出。
本发明涉及的电子设备具备第5连接器，其与第1接口对应，该第1接口进行通过信号线的数据的输入输出；第4输入输出部，其经由该第5连接器，进行与上述第1接口对应的数据的输入输出；第6连接器，其不与在第2接口所使用的多条信号线中的在上述第1接口中被使用的信号线连接，而与在上述第1接口中未使用的信号线连接，该第2接口通过包括在上述第1接口中所使用的信号线的多条信号线进行数据的输入输出；第5输入输出部，其经由该第6连接器，进行通过了上述信号线的数据的输入输出。
对于本发明涉及的连接设备而言，其与外部的电子设备连接，具备：第2连接器，其用于与外部的电子设备的第1连接器连接，该外部的电子设备的第1连接器与第2接口对应，该第2接口进行通过了多条信号线的数据的输入输出，该多条信号线包括在进行通过了信号线的数据的输入输出的第1接口中所使用的信号线；第3连接器，其利用在上述第2接口所使用的多条信号线中的在上述第1接口中被使用的信号线与该第2连接器连接，不使用在上述第1接口中未使用的信号线与该第2连接器连接；及第4连接器，其不利用在上述第2接口所使用的多条信号线中的在上述第1接口中被使用的信号线与上述第2连接器连接，而利用在上述第1接口中未被使用的信号线与上述第2连接器连接。
本发明中，电子设备具备第1连接器，该第1连接器对应于与第1接口具有互换性的第2接口。与电子设备的第1连接器连接的连接设备将在第2接口中使用的信号线分为在第1接口中使用的信号线和在第1接口不使用的信号线。在连接设备中，在第1接口中使用的信号线连接第3连接器，在第1接口中不使用的信号线连接第4连接器。
另外，在本发明中，在电子设备连接有连接设备且在连接设备的第3连接器连接了部件的状态下，在电子设备与部件之间进行遵照第1接口的数据的输入输出。另外，在电子设备连接有连接设备且在连接设备的第4连接器连接了部件的状态下，在电子设备与部件之间通过在第1接口不使用的信号线进行数据的输入输出。另外，与第2接口对应的部件被连接在电子设备的状态下，在电子设备与部件之间进行遵照第2接口的数据的输入输出。
另外，在本发明中，进行使用了在第1接口不使用的信号线的通信的部件与连接设备的第4连接器连接，与电子设备之间通过在第1接口不使用的信号线进行数据的输入输出。
另外，在本发明中，电子设备与连接设备利用与USB3.0对应的连接器进行连接，电子设备通过连接设备，进行USB2.0的数据输入输出和在USB3.0所使用的信号线中使用了在USB2.0中不使用的信号线进行数据的输入输出。
发明效果
在本发明中，电子设备能够经由连接设备并行地执行由第1接口进行的数据输入输出和通过在第1接口中不使用的信号线的数据输入输出。本发明取得如下的显著效果：电子设备即使在连接有通过第1接口进行数据输入输出的部件的状态下，也可以与其他的部件进行数据的输入输出，从而能够充分地利用高信号处理能力等。
附图说明
图1表示实施方式1涉及的电子设备***的外观的示意图。
图2表示实施方式1涉及的电子设备***所包含的各设备的内部的功能构成的框图。
图3表示电子设备通过USB2.0进行数据的输入输出的状态的框图。
图4表示电子设备使用在USB2.0中未被使用的信号线进行数据的输入输出的状态的框图。
图5表示电子设备通过USB3.0进行数据的输入输出的状态的框图。
图6表示经由了USB3.0插口进行数据输入输出时，电子设备所执行的处理的顺序的流程图。
图7表示实施方式2涉及的电子设备***所包含的各设备的内部的功能构成的框图。
图8表示实施方式3涉及的电子设备***所包含的各设备的内部的功能构成的框图。
具体实施方式
以下，基于表示本发明的实施方式的附图，对本发明具体地进行说明。
(实施方式1)
图1是表示实施方式1涉及的电子设备***的外观的示意图。本发明的电子设备***由笔记本型PC或者游戏机等电子设备1、与电子设备1连接的且使通信分支的分支器(连接设备)2、与分支器2连接的连接部件3以及连接部件4构成。电子设备1是利用USB3.0的设备。分支器2是本发明中的连接设备，在内部将在USB3.0中使用的信号线分为在USB2.0中使用的信号线和在USB2.0中不使用的信号线。连接部件4是鼠标或者键盘等利用USB2.0与电子设备1进行数据的输入输出的部件。连接部件3是HDD(硬盘驱动器)等的部件，使用了在USB2.0中不使用的信号线来进行通信。
图2是表示实施方式1涉及的电子设备***所包含的各设备的内部的功能构成的框图。电子设备1具备用于连接分支器2的作为第1连接器的USB3.0插口11。USB3.0插口11是与进行数据的输入输出的接口亦即USB3.0(第2接口)对应的连接器。USB3.0具有与其他的接口亦即USB2.0(第1接口)的向后兼容性。USB3.0是使用九条信号线来输入输出数据的接口，USB2.0是使用其中的四条信号线来输入输出数据的接口。在USB3.0插口11连接有在USB2.0中被使用的四条信号线16和在USB2.0中未被使用的五条的信号线17。在USB3.0中使用信号线16以及信号线17双方。此外，为了简化附图，在图2中，分别使用一条线表示信号线16以及信号线17。
在USB2.0中所使用的四条信号线16被连接在USB3.0主控制器12。USB3.0主控制器12执行遵照USB2.0以及USB3.0通信协议的主机侧的数据输入输出的处理。USB3.0主控制器12被连接在执行电子设备1所需的数据处理的CPU(Central Processing Unit)15。在CPU15连接有控制电子设备1内的未图示的各种部件与CPU15之间的数据的输入输出的I/O(Input/Output)控制器14。I/O控制器14例如是SATA(Serial Advanced Technology Attachment)控制器。在I/O控制器14连接有HDD或者键盘等未图示的各种部件。
在USB2.0中未使用的五条信号线17被连接在进行与USB2.0并行的通信的并行通信控制器13。并行通信控制器13是在使用了在USB2.0中未使用的信号线17所进行的通信中执行主机侧的处理的处理电路。并行通信控制器13被连接在USB3.0主控制器12以及I/O控制器14。在电子设备1内另外还具备RAM(Random Access Memory)或者显示器等，用于执行电子设备1所需的各种处理的未图示的各种部件。
分支器2具备用于与USB3.0插口11连接的第2连接器亦即USB3.0插头21。USB3.0插头21是与USB3.0对应的连接器，在USB3.0插头21中连接有九条信号线。与USB3.0插头21连接的九条信号线被分离为在USB2.0中使用的四条信号线24和在USB2.0中未被使用的五条信号线25。此外，为了简化附图，在图2中，分别使用一条线表示信号线24以及信号线25。在USB2.0中使用的信号线24被连接在与USB2.0对应的第3连接器亦即USB2.0插口22。在USB2.0中未被使用的信号线25被连接在作为第4连接器的并行通信插口23。并行通信插口23例如是与USB3.0的插口相同的形状，是未连接在USB2.0中被使用的信号线的插口。另外，并行通信插口23的形状也可以是其他的形状。
连接部件4具备用于与USB2.0插口22连接的USB2.0插头41。另外，连接部件4具备未图示的处理电路，其用于执行遵照USB2.0通信协议的部件侧的数据输入输出的处理。连接部件3具备用于与并行通信插口23连接的并行通信插头31。另外，连接部件3具备未图示的处理电路，其用于在使用了在USB2.0中未被使用的信号线的通信中执行部件侧的处理。
接下来，说明电子设备1与外部的部件之间进行数据的输入输出的处理。图3是表示电子设备1通过USB2.0进行数据的输入输出的状态的框图。在图3中，利用虚线表示在通信中未使用的信号线。在USB3.0插口11连接有分支器2的USB3.0插头21。另外，在USB2.0插口22连接有连接部件4的USB2.0插头41。为了在该状态下从连接部件4向电子设备1输入数据，首先，经由USB2.0插头41以及USB2.0插口22，从连接部件4向分支器2输入遵照USB2.0通信协议的数据。向分支器2输入的数据从USB2.0插口22通过信号线24向USB3.0插头21输入，且经由USB3.0插头21以及USB3.0插口11，从分支器2向电子设备1输入。
向电子设备1输入的数据从USB3.0插口11通过信号线16向USB3.0主控制器12输入。USB3.0主控制器12针对输入的数据，进行遵照USB2.0通信协议的数据处理，将数据处理后的数据向CPU15输入。为了从电子设备1向连接部件4输入数据，按照相反的路径输入数据。这样，USB3.0主控制器12作为第1输入输出部发挥功能。此外，即使在与USB2.0对应而与USB3.0不对应的部件直接被连接到USB3.0插口11的情况下，电子设备1也执行相同的处理。
图4是表示电子设备1使用在USB2.0中未被使用的信号线进行数据的输入输出的状态的框图。在图4中，利用虚线表示在通信中未被使用的信号线。在USB3.0插口11连接有分支器2的USB3.0插头21。另外，在并行通信插口23连接有连接部件3的并行通信插头31。为了在该状态下从连接部件3向电子设备1输入数据，首先，经由并行通信插头31以及并行通信插口23，从连接部件3向分支器2输入数据。向分支器2输入的数据从并行通信插口23通过信号线25向USB3.0插头21输入，且经由USB3.0插头21以及USB3.0插口11，从分支器2向电子设备1输入。
向电子设备1输入的数据从USB3.0插口11通过信号线17向并行通信控制器13输入。并行通信控制器13针对输入的数据，进行用于使用了在USB2.0中未使用的信号线的通信的规定的数据处理，将数据处理后的数据向I/O控制器14输入。I/O控制器14将数据向CPU15输入。为了从电子设备1向连接部件3输入数据，按照相反的路径输入数据。这样，并行通信控制器13作为第2输入输出部发挥功能。若连接部件3是与I/O控制器14连接的部件，则并行通信控制器13以能够识别CPU15的方式进行数据处理。
在分支器2还可以同时连接有连接部件3以及连接部件4。此时，在USB2.0插口22连接有连接部件4，在并行通信插口23连接有连接部件3。在电子设备1以及连接部件4之间进行数据的输入输出时，按照图3所示的路径进行数据的输入输出，在电子设备1以及连接部件3之间进行数据的输入输出时，按照图4所示的路径进行数据的输入输出。电子设备1以及连接部件4之间的数据输入输出、电子设备1以及连接部件3之间的数据输入输出的通信路径不同，所以能够并行执行。另外，使用了在USB2.0中未使用的信号线的电子设备1以及连接部件3之间的通信以不被USB2.0的通信影响的速度进行。
图5是表示电子设备通过USB3.0进行数据的输入输出的状态的框图。在图5中利用虚线表示在通信中未被使用的信号线。与USB3.0对应的连接部件5所具备的USB3.0插头51被连接在USB3.0插口11。连接部件5具备未图示的处理电路，其用于执行遵照USB3.0通信协议的、部件侧的数据输入输出的处理。从连接部件5经由USB3.0插头51以及USB3.0插口11，向电子设备1输入遵照USB3.0通信协议的数据。
向电子设备1输入的数据内的通过在USB2.0使用的信号线输入的数据，通过信号线16向USB3.0主控制器12输入。另外，向电子设备1输入的数据内的通过在USB2.0中未使用的信号线输入的数据，通过信号线17向并行通信控制器13输入。并行通信控制器13将输入的遵照USB3.0通信协议的数据向USB3.0主控制器12输入。USB3.0主控制器12针对输入的数据，进行遵照USB3.0通信协议的数据处理，并将数据处理后的数据向CPU15输入。为了从电子设备1向连接部件5输入数据，按照相反逆的路径输入数据。这样，在连接了与USB3.0对应的连接部件5的状态下，USB3.0主控制器12以及并行通信控制器13作为第3输入输出部发挥功能，电子设备1在与连接部件5之间通过USB3.0进行数据的输入输出。
图6是表示在经由了USB3.0插口11进行数据输入输出时电子设备1所执行的处理的顺序的流程图。并行通信控制器13随时等待来自USB3.0插口11、I/O控制器14或者USB3.0主控制器12的数据输入(S1)。在向并行通信控制器13输入了数据的情况下(S1：“是”)，并行通信控制器13判定输入的数据是否是遵照USB3.0通信协议的数据(S2)。在输入的数据是遵照USB3.0通信协议的数据的情况下(S2：“是”)，并行通信控制器13以及USB3.0主控制器12基于USB3.0进行数据输入输出的数据处理(S3)。
在步骤S2输入的数据不是遵照USB3.0通信协议的数据的情况下(S2：“否”)，并行通信控制器13进行用于使用了在USB2.0未使用的信号线的通信的规定的数据处理(S4)。
在步骤S1，不存在向并行通信控制器13输入数据的情况下(S1：“否”)，USB3.0主控制器12等待来自USB3.0插口11或者CPU15的遵照USB2.0通信协议的数据的输入(S5)。在不存在数据输入的情况下(S5：“否”)，电子设备1使处理返回步骤S1。在输入了数据的情况下(S5：“是”)，USB3.0主控制器12进行数据处理(S6)，以便用于进行USB2.0的数据输入输出。在步骤S3、S4或者S6结束后，电子设备1结束处理，从步骤S1反复处理。此外，USB3.0主控制器12以及并行通信控制器13中的处理还可以利用软件执行。
如以上详述的那样，在本实施方式涉及的电子设备***中，与电子设备1的USB3.0插口11连接的分支器2将在USB3.0中使用的信号线分离为在USB2.0中使用的信号线和在USB2.0中不使用的信号线。在分支器2能够连接通过USB2.0进行通信的连接部件4和进行使用了在USB2.0中不使用的信号线的通信的连接部件3。电子设备1经由分支器2通过USB2.0与连接部件4进行数据的输入输出，且通过使用了在USB2.0中不使用的信号线的通信与连接部件3进行数据的输入输出。电子设备1和连接部件4之间的数据输入输出以及电子设备1与连接部件3之间的数据输入输出的通信路径不同，所以能够并行地执行。因此，电子设备1即使在连接有通过USB2.0进行通信的连接部件4的状态下，也可以使用在USB2.0中不使用的信号线与其他的连接部件3进行数据的输入输出，从而能够充分地利用高信号处理能力。
另外，分支器2是将USB3.0用的信号线分离为在USB2.0中使用的信号线和在USB2.0中不使用的信号线的构造，所以与需要开关功能等的USB集线器相比，能够使制造成本降低。因此，本发明，能够以低成本实现连接部件3以及连接部件4对于具备USB3.0插口11的电子设备1并行地进行数据的输入输出的电子设备***。
(实施方式2)
图7是表示实施方式2涉及的电子设备***所包含的各设备的内部的功能构成的框图。电子设备1具备用于连接外部的部件的连接器亦即USB2.0插口(第5连接器)18。USB2.0插口18利用信号线16与USB3.0主控制器12连接。另外，电子设备1具备并行通信插口(第6连接器)19，该并行通信插口(第6连接器)19所进行的通信中，不使用在USB3.0用的信号线中的在USB2.0中被使用的信号线，而使用了在USB2.0中不使用的信号线17。并行通信插口19利用信号线17与并行通信控制器13连接。
在USB2.0插口18能够连接具备了USB2.0插头41的连接部件4。在USB2.0插口18连接了连接部件4的状态下，经由USB2.0插头41以及USB2.0插口18，从连接部件4向电子设备1输入遵照USB2.0通信协议的数据。向电子设备1输入的数据从USB2.0插口18通过信号线16向USB3.0主控制器12输入。USB3.0主控制器12针对输入的数据，进行遵照USB2.0通信协议的数据处理，且将数据处理后的数据向CPU15输入。为了从电子设备1向连接部件4输入数据，按照相反的路径输入数据。这样，USB3.0主控制器12作为第4输入输出部发挥功能。
另外，在并行通信插口19可以连接具备了并行通信插头31的连接部件3。在并行通信插口19连接了连接部件3的状态下，经由并行通信插头31以及并行通信插口19，从连接部件3向电子设备1输入数据。向电子设备1输入的数据从并行通信插口19通过信号线17向并行通信控制器13输入。并行通信控制器13针对输入的数据，进行用于使用了在USB2.0中不使用的信号线的通信的规定的数据处理，且将数据处理后的数据向I/O控制器14输入。I/O控制器14向CPU15输入数据。为了从电子设备1向连接部件3输入数据，按照相反的路径输入数据。这样，并行通信控制器13作为第5输入输出部发挥功能。
在电子设备1还可以同时连接有连接部件3以及连接部件4。此时，在USB2.0插口18连接有连接部件4，在并行通信插口19连接有连接部件3，在电子设备1与连接部件3或连接部件4之间进行数据的输入输出。
如以上详述的那样，在本实施方式涉及的电子设备***中，事先在电子设备1内将USB3.0用的信号线分离为在USB2.0中使用的信号线16和在USB2.0中不使用的信号线17，可以分别连接电子设备1外部的连接部件。电子设备1通过USB2.0与连接部件4进行数据的输入输出，且通过使用了在USB2.0中不使用的信号线的通信与连接部件3进行数据的输入输出。电子设备1以及连接部件4之间的数据输入输出、电子设备1以及连接部件3之间的数据输入输出由于通信路径不同所以能够并行执行。因此，电子设备1即使在连接有通过USB2.0进行通信的连接部件4的状态下，也可以使用在USB2.0中不使用的信号线与其他的连接部件3进行数据的输入输出，从而充分地利用高信号处理能力。
(实施方式3)
图8是表示实施方式3涉及的电子设备***所包含的各设备的内部的功能构成的框图。在实施方式3中，电子设备1所具备的并行通信插口19是用于连接电子设备1在内部具备的部件的连接器。电子设备1具备内部部件6，该内部部件6具有并行通信插头61，内部部件6通过并行通信插头61与并行通信插口19连接。内部部件6例如是HDD。电子设备***的其他的构成与实施方式2相同，在对应的部分标注相同的符号，省略其说明。
在USB2.0插口18连接了连接部件4的状态下，电子设备1以及连接部件4以与实施方式2相同的处理进行数据的输入输出。另外，来自内部部件6的数据经由并行通信插头61以及并行通信插口19，通过信号线17向并行通信控制器13输入。并行通信控制器13针对输入的数据，进行用于使用了在USB2.0中不使用的信号线的通信的规定的数据处理，并将数据处理后的数据向I/O控制器14输入。I/O控制器14向CPU15输入数据。为了从CPU15向内部部件6输入数据，按照相反的路径输入数据。
如以上那样，在本实施方式涉及的电子设备***中，在USB2.0使用的信号线16能够事先与电子设备1外部的连接部件4连接，在USB2.0中不使用的信号线17与电子设备1内部的内部部件6连接。电子设备1通过USB2.0与外部的连接部件4进行数据的输入输出，通过使用了在USB2.0中不使用的信号线的通信与内部部件6进行数据的输入输出。电子设备1与连接部件4之间的数据输入输出和数据对于内部部件6的输入输出由于通信路径不同，所以能够并行执行。因此，电子设备1即使在连接有通过USB2.0进行通信的连接部件4的状态下，也可以使用在USB2.0中不使用的信号线与内部部件6进行数据的输入输出，从而能够充分地利用高信号处理能力。
此外，电子设备1也可以是在并行通信插口19与内部的部件之间夹设有其他的接口的方式。例如，电子设备1也可以是如下的方式，即、变换使用了在USB2.0不使用的信号线的通信和SATA中的通信的接口与并行通信插口19连接，与SATA对应的部件和该接口连接的方式。
另外，在以上的实施方式1～3中，表示了本发明中的第1接口为USB2.0、第2接口为USB3.0的方式，但并不限于此，本发明也可以是利用USB2.0以及USB3.0以外的接口的方式。另外，在以上的实施方式1～3中，表示了电子设备1为PC的方式，但电子设备1也可以是游戏机等PC以外的设备。

Claims (6)

1.一种电子设备***，包括电子设备和与该电子设备连接的连接设备，
上述电子设备具备与第2接口对应的第1连接器，该第2接口通过多条信号线进行数据的输入输出，该多条信号线包括在进行数据的输入输出的第1接口中所使用的信号线，
上述连接设备具备：
第2连接器，其与上述第1连接器连接；
第3连接器，其利用在上述第2接口所使用的多条信号线中的在上述第1接口中使用的信号线与上述第2连接器连接，不利用在上述第1接口中未使用的信号线与上述第2连接器连接；
第4连接器，其利用在上述第2接口所使用的多条信号线中的在上述第1接口中未使用的信号线与上述第2连接器连接，不利用在上述第1接口中被使用的信号线与上述第2连接器连接。
2.根据权利要求1所述的电子设备***，其特征在于，
上述连接设备，
在上述第2连接器被连接在上述第1连接器、且上述第3连接器连接有与上述第1接口对应的部件的情况下，上述连接设备通过与上述第3连接器连接的信号线中继上述部件以及上述电子设备之间的数据的输入输出，
在上述第2连接器被连接在上述第1连接器、且上述第4连接器连接有部件的情况下，上述连接设备通过与上述第4连接器连接的信号线中继上述部件以及上述电子设备之间的数据的输入输出。
3.根据权利要求2所述的电子设备***，其特征在于，
上述电子设备还具备：
第1输入输出部，其在上述第1连接器连接了上述连接设备的状态下，经由上述第1连接器进行与上述第1接口对应的数据的输入输出；
第2输入输出部，其在上述第1连接器连接了上述连接设备的状态下，经由上述第1连接器，不使用在上述第2接口中所使用的多条信号线中的在上述第1接口中被使用的信号线而通过在上述第1接口中未使用的信号线进行数据的输入输出；
第3输入输出部，其在上述第1连接器连接有与上述第2接口对应的部件的情况下，经由上述第1连接器进行与上述第2接口对应的数据的输入输出。
4.一种电子设备，其中，具备：
第1连接器，其与第2接口对应，该第2接口通过多条信号线进行数据的输入输出，该多条信号线包括在进行数据的输入输出的第1接口中所使用的信号线；
第1输入输出部，其经由该第1连接器，进行与上述第1接口对应的数据的输入输出；
第2输入输出部，其经由上述第1连接器，不使用在上述第2接口所使用的多条信号线中的在上述第1接口中被使用的信号线而通过在上述第1接口未使用的信号线进行数据的输入输出；
第3输入输出部，其经由上述第1连接器进行与上述第2接口对应的数据的输入输出。
5.一种电子设备，其中，具备：
第5连接器，其与第1接口对应，该第1接口进行通过信号线的数据的输入输出；
第4输入输出部，其经由该第5连接器，进行与上述第1接口对应的数据的输入输出；
第6连接器，其不与在第2接口所使用的多条信号线中的在上述第1接口中被使用的信号线连接，而与在上述第1接口中未使用的信号线连接，该第2接口通过包括在上述第1接口中所使用的信号线的多条信号线进行数据的输入输出；
第5输入输出部，其经由该第6连接器，进行通过了上述信号线的数据的输入输出。
6.一种连接设备，其与外部的电子设备连接，具备：
第2连接器，其用于与外部的电子设备的第1连接器连接，该外部的电子设备的第1连接器与第2接口对应，该第2接口进行通过了多条信号线的数据的输入输出，该多条信号线包括在进行通过了信号线的数据的输入输出的第1接口中所使用的信号线；
第3连接器，其利用在上述第2接口所使用的多条信号线中的在上述第1接口中被使用的信号线与该第2连接器连接，不使用在上述第1接口中未使用的信号线与该第2连接器连接；及
第4连接器，其不利用在上述第2接口所使用的多条信号线中的在上述第1接口中被使用的信号线与上述第2连接器连接，而利用在上述第1接口中未被使用的信号线与上述第2连接器连接。
CN2012100623130A 2011-03-11 2012-03-09 电子设备***、电子设备以及连接设备 Pending CN102722459A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011054580A JP5306396B2 (ja) 2011-03-11 2011-03-11 電子機器システム及び電子機器
JP2011-054580 2011-03-11

Publications (1)

Publication Number Publication Date
CN102722459A true CN102722459A (zh) 2012-10-10

Family

ID=46797109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100623130A Pending CN102722459A (zh) 2011-03-11 2012-03-09 电子设备***、电子设备以及连接设备

Country Status (3)

Country Link
US (1) US20120233373A1 (zh)
JP (1) JP5306396B2 (zh)
CN (1) CN102722459A (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8533380B2 (en) * 2011-07-13 2013-09-10 Ours Technology Inc. Apparatus for peer-to-peer communication over a universal serial bus link
US9070199B2 (en) 2012-10-02 2015-06-30 Apple Inc. Sharing a graphics-processing-unit display port
JP6036222B2 (ja) 2012-11-28 2016-11-30 セイコーエプソン株式会社 デバイス制御装置、ホスト装置およびホスト装置の制御方法
US20140280960A1 (en) * 2013-03-15 2014-09-18 Apple, Inc. Methods and apparatus for dynamically allocating devices between multiple controllers
US9081705B2 (en) 2013-06-11 2015-07-14 Apple Inc. Methods and apparatus for reliable detection and enumeration of devices
CN104331379B (zh) * 2013-07-22 2018-05-29 鸿富锦精密电子(天津)有限公司 存储设备
CN105677604A (zh) * 2014-11-20 2016-06-15 鸿富锦精密工业(武汉)有限公司 Usb识别电路
TWI522810B (zh) * 2014-11-20 2016-02-21 祥碩科技股份有限公司 匯流排控制器及資料傳輸方法
US9990326B2 (en) * 2015-10-14 2018-06-05 Qualcomm Incorporated Universal serial bus (USB) split cable
US10860522B2 (en) * 2017-05-19 2020-12-08 Intel Corporation Method and apparatus for controlling USB-C connectors on system with multiple host controllers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1719428A (zh) * 2004-07-08 2006-01-11 华为技术有限公司 接口装置
JP2007072907A (ja) * 2005-09-08 2007-03-22 Sharp Corp 制御システム、電子機器、及び画像形成装置
CN101739061A (zh) * 2009-12-04 2010-06-16 威盛电子股份有限公司 时钟产生器以及通用串行总线模块
CN101782879A (zh) * 2009-01-16 2010-07-21 银灿科技股份有限公司 多合一序列总线连接器的信号转换装置
CN101916951A (zh) * 2010-04-09 2010-12-15 威盛电子股份有限公司 缆线组与电子装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577337B1 (en) * 1997-12-01 2003-06-10 Samsung Electronics Co., Ltd. Display apparatus for visual communication
WO2001042937A1 (en) * 1999-12-06 2001-06-14 Henry Milan Modular stackable component system including universal serial bus hub
TWM270424U (en) * 2004-07-26 2005-07-11 Sharon Charna Lin Modularized USB bus expansion unit
US8543751B2 (en) * 2007-04-30 2013-09-24 Hewlett-Packard Development Company, L.P. Computer card
US8051229B2 (en) * 2007-06-29 2011-11-01 Sandisk Technologies Inc. Dual bus ExpressCard peripheral device
US7779184B2 (en) * 2007-06-29 2010-08-17 Sandisk Corporation Method of using the dual bus interface in an expresscard slot
JP2009151752A (ja) * 2007-11-26 2009-07-09 Ricoh Co Ltd バススイッチ，電子機器及びデータ転送方法
US8239581B2 (en) * 2008-05-15 2012-08-07 Seagate Technology Llc Data storage device compatible with multiple interconnect standards
US8112571B1 (en) * 2009-07-23 2012-02-07 Cypress Semiconductor Corporation Signal connection device and method
JP2012058887A (ja) * 2010-09-07 2012-03-22 Buffalo Inc デバイス機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1719428A (zh) * 2004-07-08 2006-01-11 华为技术有限公司 接口装置
JP2007072907A (ja) * 2005-09-08 2007-03-22 Sharp Corp 制御システム、電子機器、及び画像形成装置
CN101782879A (zh) * 2009-01-16 2010-07-21 银灿科技股份有限公司 多合一序列总线连接器的信号转换装置
CN101739061A (zh) * 2009-12-04 2010-06-16 威盛电子股份有限公司 时钟产生器以及通用串行总线模块
CN101916951A (zh) * 2010-04-09 2010-12-15 威盛电子股份有限公司 缆线组与电子装置

Also Published As

Publication number Publication date
JP5306396B2 (ja) 2013-10-02
JP2012190347A (ja) 2012-10-04
US20120233373A1 (en) 2012-09-13

Similar Documents

Publication Publication Date Title
CN102722459A (zh) 电子设备***、电子设备以及连接设备
JP3128932U (ja) Ｃｐｕカード及びコンピュータ
US9043528B2 (en) Bridge between a peripheral component interconnect express interface and a universal serial bus 3.0 device
TWM485441U (zh) 通用序列匯流排伺服器
US8886859B2 (en) USB storage device
CN105183679A (zh) 一种电子设备及信息处理方法
CN104199521A (zh) 一种刀片节点及其扩展方法
CN102222056A (zh) 具有嵌入式***的电子设备
CN104882749A (zh) SATA Express连接器
TW201435600A (zh) Tbt晶片集成系統及方法
CN204480237U (zh) 一种连接器、通用串行总线设备及智能终端设备
US8954623B2 (en) Universal Serial Bus devices supporting super speed and non-super speed connections for communication with a host device and methods using the same
JP2020077380A (ja) 外付け電気コネクタ及びコンピュータシステム
CN202995719U (zh) Usb接口扩展设备以及电子终端
CN102081455A (zh) 多计算机切换器及其转接器
TW201901463A (zh) Usb介面電路及usb設備
CN213876713U (zh) 一种数据传输装置及数据传输线缆
CN203870525U (zh) Arm处理器插拔式结构
CN210955055U (zh) 一种基于飞腾的显控计算机主板架构
US20130178112A1 (en) Connection Interface and Cable
CN217008204U (zh) 基于龙芯双***平台的主控板
US9785203B1 (en) Flex cable interface
CN204288063U (zh) 一种集成无线路由猫的个人电脑主板
CN202551059U (zh) 多功能usb网卡
CN209842384U (zh) 一种加固can加交换卡

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121010