TW201435600A - Tbt晶片集成系統及方法 - Google Patents
Tbt晶片集成系統及方法 Download PDFInfo
- Publication number
- TW201435600A TW201435600A TW102109190A TW102109190A TW201435600A TW 201435600 A TW201435600 A TW 201435600A TW 102109190 A TW102109190 A TW 102109190A TW 102109190 A TW102109190 A TW 102109190A TW 201435600 A TW201435600 A TW 201435600A
- Authority
- TW
- Taiwan
- Prior art keywords
- tbt
- chip
- pcie
- control unit
- micro control
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/128—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine for dedicated transfers to a network
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
一種TBT晶片集成系統及方法,應用於主機板的處理器中,該主機板包括PCIe插槽、系統匯流排及BIOS系統、該主機板透過PCIe插槽連接有一張PCIe外接卡。該系統包括:集成模組用於將TBT晶片、微控制單元及EEPROM集成在PCIe外接卡上,及將PCIe外接卡接***PCIe插槽中使TBT晶片及微控制單元連接至系統匯流排上;設置模組,用於定義微控制單元支援TBT晶片的TBT協議參數表,並透過BIOS系統設定支援TBT晶片所需的GPIO訊號參數;控制模組,用於根據GPIO訊號參數將微控制單元的各訊號管腳Pin與TBT晶片進行關聯,及透過系統匯流排輸出GPIO訊號控制TBT晶片執行相應之TBT協議功能。
Description
本發明涉及一種I/O連接埠集成系統及方法,尤其涉及一種TBT晶片集成系統及方法。
Thunderbolt(簡稱TBT)是一種由英特爾發表的連接器標準。TBT晶片是一種具有極高的數據傳輸速率的高速I/O連接埠,其具有數據傳輸速度快及功能多元化特性,包括高效能周邊配備(PCI Express,PCIe)功能和高解像顯示(Display Port)功能。若需要在主機板(Motherboard)上完整地來支援TBT晶片的所有功能,則必須要額外的七條線路拉到南北橋(PCH)的GPIO來處理。
目前,搭載TBT晶片的設計一般設計在主機板上(TBT On Board),這種TBT On Board設計雖然設計方便,但是會獨佔一組PCIe插槽(Slot),這樣缺乏PCIe擴充的彈性,而且該主機板為一塊特殊支援TBT的主機板。於習知技術中,搭載TBT晶片的設計也可以集成在一塊外接卡上(TBT On Card)。參考圖1所示,TBT晶片10集成在PCIe外接卡1上,將PCIe外接卡1***主機板2的PCIe插槽21時,則必須要額外的七條線路(Fly-Wire)拉到南北橋(PCH)22的GPIO來處理。這種TBT On Card會造成主機板2設計的組裝時需要多出一條包裝七條線路的外接線,如圖1所示的外接線Cable-2。
鑒於以上內容,有必要提供一種TBT晶片集成系統及方法,無需連接額外的外接線就能夠將TBT晶片集成在標準的PCIe外接卡上,並將標準的PCIe主機板透過更新BIOS來支援TBT協議功能。
所述之TBT晶片集成系統集成在主機板的處理器中,所述之主機板包括PCIe插槽、系統匯流排及BIOS系統、該主機板透過PCIe插槽連接有一張PCIe外接卡。所述之TBT晶片集成系統包括:集成模組,用於將TBT晶片、微控制單元及EEPROM記憶體集成在PCIe外接卡上,以及將PCIe外接卡接***PCIe插槽中使TBT晶片及微控制單元連接至主機板之系統匯流排上;設置模組,用於定義微控制單元支援TBT晶片的TBT協議參數表,將該TBT協議參數表儲存在EEPROM記憶體中,並透過BIOS系統根據TBT協議參數表設定微控制單元支援TBT晶片所需的GPIO訊號參數;控制模組,用於根據設定的GPIO訊號參數將微控制單元的各個訊號管腳Pin與TBT晶片進行關聯來支援TBT協議功能,及透過系統匯流排輸出GPIO訊號控制TBT晶片執行相應之TBT協議功能。
所述之TBT晶片集成方法應用於主機板的處理器中,所述之主機板包括PCIe插槽、系統匯流排及BIOS系統,該主機板透過PCIe插槽連接有一張PCIe外接卡。該方法包括:將TBT晶片、微控制單元及EEPROM記憶體集成在PCIe外接卡上;將PCIe外接卡接***PCIe插槽中使TBT晶片及微控制單元連接至主機板之系統匯流排上;定義微控制單元支援TBT晶片的TBT協議參數表,並將該TBT協議參數表儲存在EEPROM記憶體中;透過BIOS系統根據TBT協議參數表設定微控制單元支援TBT晶片所需的GPIO訊號參數;根據設定的GPIO訊號參數將微控制單元的各個訊號管腳Pin與TBT晶片進行關聯來支援TBT協議功能;及透過系統匯流排輸出GPIO訊號控制TBT晶片執行相應之TBT協議功能。
相較於習知技術,本發明所述之TBT晶片集成系統及方法,能夠將TBT晶片集成在標準的PCIe外接卡上,並透過BIOS更新來設定微控制單元的各個訊號管腳Pin的信號參數,用來提供TBT晶片所需要的各種GPIO信號,這種設計不需連接額外的外接線,讓標準的PCIe主機板透過更新BIOS來支援TBT協議功能。
1...PCIe外接卡
10...TBT晶片
11...微控制單元
12...EEPROM記憶體
2...主機板
20...TBT晶片集成系統
201...集成模組
202...設置模組
203...控制模組
21...PCIe插槽
22...南北橋
23...BIOS系統
114...儲存單元
25...處理器
26...SMbus匯流排
圖1係習知技術中將TBT晶片集成在一張外接卡上之示意圖。
圖2係本發明TBT晶片集成系統較佳實施例之運行環境示意圖。
圖3係本發明TBT晶片集成方法較佳實施例之流程圖的流程圖。
圖4係本發明一種支援TBT協議功能的TBT協議參數表之示意圖。
參閱圖2所示,係本發明TBT(Thunderbolt的簡稱)晶片集成系統20較佳實施例之運行環境示意圖。於本實施例中,所述之TBT晶片集成系統20被處理器(CPU)25執行,該處理器2集成在主機板(Motherboard)2中,該主機板2安裝於一種電子裝置中。所述之電子裝置為一種伺服器、個人電腦、手機、或PDA(Personal Digital Assistant,個人數位助理)等。該主機板2包括,但不僅限於,PCIe插槽(PCIe-slot)21、南北橋(PCH)22、基本輸入輸出系統(Basic Input-Output System,簡稱BIOS系統)23、儲存單元114及處理器25。該PCIe插槽21透過系統匯流排(SMbus匯流排)26與南北橋22相連接,該BIOS系統23及處理器25均透過SMbus匯流排26與南北橋22相互進行數據通訊。
於本實施例中,所述之主機板2透過PCIe插槽21連接有一張PCIe外接卡(PCI Express)1,該PCIe外接卡1包括TBT晶片10、微控制單元(MCU)11以及EEPROM記憶體12。所述之PCIe外接卡1透過SMbus匯流排26能夠使PCIe外接卡1之TBT晶片10與SMbus匯流排26與主機板2之相互進行數據通訊。所述之TBT晶片10是一種符合連接器標準的高速I/O連接埠(Supper I/O Port)。該TBT晶片10是一種具有極高的數據傳輸速率及功能多元化特性,其包括高效能周邊配備(PCI Express,PCIe)功能和高解像顯示(Display Port)功能。
於本實施例中,所述之TBT晶片集成系統20透過BIOS系統23更新微控制單元11的各個訊號管腳Pin參數設置來控制TBT晶片10的高速I/O功能,即PCIe功能及高解像顯示功能。該TBT晶片集成系統20包括集成模組201、設置模組202及控制模組203。本發明所稱之功能模組是指一種能夠處理器25所執行並且能夠完成固定功能之一系列程式指令段,其儲存於儲存單元114中。
所述之集成模組201用於將TBT晶片10、微控制單元11及EEPROM記憶體12集成在PCIe外接卡1上,以及將PCIe外接卡1***主機板2之PCIe插槽21中,進而使TBT晶片10及微控制單元11連接至主機板2之SMBus匯流排26上。
所述之設置模組202用於定義微控制單元11支援TBT晶片10的TBT協議參數表,並將該TBT協議參數表儲存在EEPROM記憶體12中。參考圖4所示,係一種支援TBT協議功能的TBT協議參數表。該TBT協議參數表儲存有微控制單元11在不同工作模式下的各個訊號管腳Pin的訊號參數。例如,當微控制單元11處於正常工作模式(Normal mode with NHI)下的Sim-Pin3管腳、Sim-Pin6管腳及Sim-Pin7管腳的訊號參數分別設置為邏輯“0”、“1”及“1”。當微控制單元11處於TBT測試模式(TBT Debug)下的Sim-Pin3管腳、Sim-Pin6管腳及Sim-Pin7管腳的訊號參數均設置為邏輯“1”。
所述之設置模組202還用於透過BIOS系統23根據定義的TBT協議參數表設定微控制單元11支援TBT晶片10所需的GPIO訊號參數。於本實施例中,所述之GPIO訊號參數包括TBT晶片10執行高效能周邊配備功能的PCIe訊號參數以及執行高解像顯示(Display Port)的顯示訊號參數。
所述之控制模組203用於根據設定的GPIO訊號參數將微控制單元11的各個訊號管腳Pin與TBT晶片10進行關聯來支援TBT協議功能,以及透過SMBus匯流排26輸出GPIO訊號控制TBT晶片10執行相應之TBT協議功能。例如,當SMBus匯流排26連接有網路卡時,微控制單元11輸出網路傳輸訊號控制TBT晶片10執行PCIe功能;當SMBus匯流排26連接有顯示設備(Monitor)時,微控制單元11輸出顯示訊號控制TBT晶片10執行高解像顯示功能。
參閱圖3所示,係本發明TBT晶片集成方法較佳實施例之流程圖的流程圖。於本實施例中,所述之方法能夠將TBT晶片10集成在標準的PCIe外接卡1上,並透過更新BIOS系統來設定微控制單元11各個訊號管腳Pin的訊號參數來提供TBT晶片10所需要的各種GPIO信號。這種設計不需連接額外的外接線(如圖1所示的外接線Cable-2),讓標準的PCIe主機板2透過更新BIOS系統23來支援TBT協議功能。
步驟S31,集成模組201用於將TBT晶片10、微控制單元11及EEPROM記憶體12集成在PCIe外接卡1上。
步驟S32,集成模組201將PCIe外接卡***主機板2之PCIe插槽21中,進而使TBT晶片及MCU連接至主機板2之SMBus匯流排26上。
步驟S33,設置模組202定義微控制單元11支援TBT晶片10的TBT協議參數表,並將該TBT協議參數表儲存在EEPROM記憶體4中。參考圖4所示,所述之TBT協議參數表包括微控制單元11在不同工作模式下的各個訊號管腳(Pin)的訊號參數。例如,當微控制單元11處於正常工作模式(Normal mode with NHI)下的Sim-Pin3管腳、Sim-Pin6管腳及Sim-Pin7管腳的訊號參數分別設置為邏輯“0”、“1”及“1”。當微控制單元11處於TBT測試模式(TBT Debug)下的Sim-Pin3管腳、Sim-Pin6管腳及Sim-Pin7管腳的訊號參數均設置為邏輯“1”。
步驟S34,設置模組202透過BIOS系統23根據定義的TBT協議參數表設定微控制單元11支援TBT晶片10所需的GPIO訊號參數。所述之GPIO訊號參數包括TBT晶片10執行高效能周邊配備功能的PCIe訊號參數以及TBT晶片10執行高解像顯示的顯示訊號參數。
步驟S35,控制模組203根據設定的GPIO訊號參數將微控制單元11的各個訊號管腳Pin與TBT晶片10進行關聯來支援TBT協議功能。
步驟S36,控制模組203透過SMBus匯流排26輸出GPIO訊號控制TBT晶片10執行相應之TBT協議功能。例如,當SMBus匯流排26連接有網路卡時,微控制單元11輸出網路傳輸訊號控制TBT晶片10執行PCIe功能;當SMBus匯流排26連接有顯示設備(Monitor)時,微控制單元11輸出顯示訊號控制TBT晶片10執行高解像顯示功能。
以上所述僅為本發明之較佳實施例而已,且已達廣泛之使用功效,凡其他未脫離本發明所揭示之精神下所完成之均等變化或修飾,均應包含於下述之申請專利範圍內。
1...PCIe外接卡
10...TBT晶片
11...微控制單元
12...EEPROM記憶體
2...主機板
20...TBT晶片集成系統
201...集成模組
202...設置模組
203...控制模組
21...PCIe插槽
22...南北橋
23...BIOS系統
114...儲存單元
25...處理器
26...SMbud匯流排
Claims (10)
- 一種TBT晶片集成系統,集成在主機板的處理器中,所述之主機板包括PCIe插槽、系統匯流排及BIOS系統、該主機板透過PCIe插槽連接有一張PCIe外接卡,其中,所述之TBT晶片集成系統包括:
集成模組,用於將TBT晶片、微控制單元及EEPROM記憶體集成在PCIe外接卡上,以及將PCIe外接卡接***PCIe插槽中使TBT晶片及微控制單元連接至主機板之系統匯流排上;
設置模組,用於定義微控制單元支援TBT晶片的TBT協議參數表,將該TBT協議參數表儲存在EEPROM記憶體中,並透過BIOS系統根據TBT協議參數表設定微控制單元支援TBT晶片所需的GPIO訊號參數;及
控制模組,用於根據設定的GPIO訊號參數將微控制單元的各個訊號管腳Pin與TBT晶片進行關聯來支援TBT協議功能,及透過系統匯流排輸出GPIO訊號控制TBT晶片執行相應之TBT協議功能。 - 如申請專利範圍第1項所述之TBT晶片集成系統,其中,所述之TBT晶片是一種符合連接器標準的高速I/O連接埠,其具有高數據傳輸速率及功能多元化的特性。
- 如申請專利範圍第1項所述之TBT晶片集成系統,其中,所述之TBT協議功能包括高效能周邊配備PCIe功能及高解像顯示功能。
- 如申請專利範圍第1項所述之TBT晶片集成系統,其中,所述之GPIO訊號參數包括TBT晶片執行高效能周邊配備PCIe功能的PCIe訊號參數以及TBT晶片執行高解像顯示的顯示訊號參數。
- 如申請專利範圍第1項所述之TBT晶片集成系統,其中,所述之TBT協議參數表儲存有微控制單元在不同工作模式下的各個訊號管腳Pin的訊號參數。
- 一種TBT晶片集成方法,應用於主機板的處理器中,所述之主機板包括PCIe插槽、系統匯流排及BIOS系統、該主機板透過PCIe插槽連接有一張PCIe外接卡,其中,該方法包括:
將TBT晶片、微控制單元及EEPROM記憶體集成在PCIe外接卡上;
將PCIe外接卡接***PCIe插槽中使TBT晶片及微控制單元連接至主機板之系統匯流排上;
定義微控制單元支援TBT晶片的TBT協議參數表,並將該TBT協議參數表儲存在EEPROM記憶體中;
透過BIOS系統根據TBT協議參數表設定微控制單元支援TBT晶片所需的GPIO訊號參數;
根據設定的GPIO訊號參數將微控制單元的各個訊號管腳Pin與TBT晶片進行關聯來支援TBT協議功能;及
透過系統匯流排輸出GPIO訊號控制TBT晶片執行相應之TBT協議功能。 - 如申請專利範圍第6項所述之TBT晶片集成方法,其中,所述之TBT晶片是一種符合連接器標準的高速I/O連接埠,其具有高數據傳輸速率及功能多元化的特性。
- 如申請專利範圍第6項所述之TBT晶片集成方法,其中,所述之TBT協議功能包括高效能周邊配備PCIe功能及高解像顯示功能。
- 如申請專利範圍第6項所述之TBT晶片集成方法,其中,所述之GPIO訊號參數包括TBT晶片執行高效能周邊配備PCIe功能的PCIe訊號參數以及TBT晶片執行高解像顯示的顯示訊號參數。
- 如申請專利範圍第6項所述之TBT晶片集成方法,其中,所述之TBT協議參數表儲存有微控制單元在不同工作模式下的各個訊號管腳Pin的訊號參數。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102109190A TW201435600A (zh) | 2013-03-15 | 2013-03-15 | Tbt晶片集成系統及方法 |
US14/108,397 US20140281095A1 (en) | 2013-03-15 | 2013-12-17 | Computing device and method for integrating thunderbolt chip on motherboard |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102109190A TW201435600A (zh) | 2013-03-15 | 2013-03-15 | Tbt晶片集成系統及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201435600A true TW201435600A (zh) | 2014-09-16 |
Family
ID=51533792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102109190A TW201435600A (zh) | 2013-03-15 | 2013-03-15 | Tbt晶片集成系統及方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20140281095A1 (zh) |
TW (1) | TW201435600A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113721725A (zh) * | 2017-03-28 | 2021-11-30 | 上海山里智能科技有限公司 | 一种综合计算*** |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019041114A1 (zh) * | 2017-08-29 | 2019-03-07 | 深圳市大疆创新科技有限公司 | 一种存储控制设备及其控制方法、移动存储设备 |
TWI663505B (zh) * | 2018-05-28 | 2019-06-21 | 凌華科技股份有限公司 | 功能電路板模組 |
CN109683836B (zh) * | 2018-12-04 | 2022-04-19 | 珠海妙存科技有限公司 | 一种兼容多种显示协议硬件接口的驱动装置 |
CN109669727B (zh) * | 2018-12-12 | 2022-04-22 | 浪潮(北京)电子信息产业有限公司 | 一种服务器的配置方法、***及相关组件 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7234050B2 (en) * | 2003-08-14 | 2007-06-19 | Hewlett-Packard Development Company, L.P. | Techniques for initializing a device on an expansion card |
US8576570B2 (en) * | 2011-03-21 | 2013-11-05 | NCS Technologies, Inc. | Adaptive computing system with modular control, switching, and power supply architecture |
-
2013
- 2013-03-15 TW TW102109190A patent/TW201435600A/zh unknown
- 2013-12-17 US US14/108,397 patent/US20140281095A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113721725A (zh) * | 2017-03-28 | 2021-11-30 | 上海山里智能科技有限公司 | 一种综合计算*** |
CN113721725B (zh) * | 2017-03-28 | 2024-05-24 | 上海山里智能科技有限公司 | 一种综合计算*** |
Also Published As
Publication number | Publication date |
---|---|
US20140281095A1 (en) | 2014-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11567895B2 (en) | Method, apparatus and system for dynamic control of clock signaling on a bus | |
TWI793791B (zh) | 用外部輸入/輸出介面以支援測試、除錯或追蹤資訊的通訊之運算系統 | |
US11086812B2 (en) | Platform environment control interface tunneling via enhanced serial peripheral interface | |
KR20180050728A (ko) | 멀티-노드 네트워크에서의 입력/출력 신호 브릿징 및 가상화 | |
TW201435600A (zh) | Tbt晶片集成系統及方法 | |
CN102375787A (zh) | 利用内存窗口实现接口的***及方法 | |
TW201341811A (zh) | 主機板測試裝置及其轉接模組 | |
US20180293196A1 (en) | System, Apparatus And Method For Link Training For A Multi-Drop Interconnect | |
US20130067134A1 (en) | Pseudo multi-master i2c operation in a blade server chassis | |
US10489337B2 (en) | Method, apparatus and system for dynamic optimization of signal integrity on a bus | |
CN112162706A (zh) | 一种硬盘管理方法、装置、设备及机器可读存储介质 | |
US20190042526A1 (en) | System, Apparatus And Method For Controlling Duty Cycle Of A Clock Signal For A Multi-Drop Interconnect | |
US20170277648A1 (en) | Interface Emulator using FIFOs | |
JP2014170531A (ja) | Usbメモリ装置 | |
US20190087378A1 (en) | Method, Apparatus And System For Power Supply Policy Exchange On A Bus | |
CN203133695U (zh) | 一种基于ast2300 控制芯片的bmc卡 | |
CN107329863B (zh) | 一种基于COMe的测量仪器通用硬件平台 | |
CN206741445U (zh) | 一种具有kvm功能的国产化瘦客户机*** | |
CN204189089U (zh) | 一种服务器 | |
US20130144457A1 (en) | Server system for updating heat dissipation solution | |
CN213365381U (zh) | 主板 | |
JP5326689B2 (ja) | バス接続用アダプタ | |
CN204288063U (zh) | 一种集成无线路由猫的个人电脑主板 | |
CN203038267U (zh) | Pxi控制器和pxi主机 | |
CN102902647A (zh) | 设置在i2c从机印刷电路板的asic芯片和印刷电路板 |