JP5306396B2 - 電子機器システム及び電子機器 - Google Patents

電子機器システム及び電子機器 Download PDF

Info

Publication number
JP5306396B2
JP5306396B2 JP2011054580A JP2011054580A JP5306396B2 JP 5306396 B2 JP5306396 B2 JP 5306396B2 JP 2011054580 A JP2011054580 A JP 2011054580A JP 2011054580 A JP2011054580 A JP 2011054580A JP 5306396 B2 JP5306396 B2 JP 5306396B2
Authority
JP
Japan
Prior art keywords
usb
interface
connector
data
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011054580A
Other languages
English (en)
Other versions
JP2012190347A (ja
Inventor
慶 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011054580A priority Critical patent/JP5306396B2/ja
Priority to US13/413,716 priority patent/US20120233373A1/en
Priority to CN2012100623130A priority patent/CN102722459A/zh
Publication of JP2012190347A publication Critical patent/JP2012190347A/ja
Application granted granted Critical
Publication of JP5306396B2 publication Critical patent/JP5306396B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Description

本発明は、電子機器と該電子機器に接続される接続機器とからなる電子機器システム及び電子機器に関する。
ノート型PC(パーソナルコンピュータ)等の電子機器には、マウス又はハードディスクドライブ等の他のデバイスを接続される接続インタフェースが備えられているものが多い。電子機器にデバイスが接続されることにより、電子機器は、デバイスに対してデータの入出力を行い、デバイスの機能を使用することが可能となる。このような接続インタフェースとして、例えばUSB(Universal Serial Bus)がある。特許文献1には、接続インタフェースの例としてUSB3.0が開示されている。
USB3.0は、USB2.0に対する後方互換性を持ち、USB2.0よりも多くの信号線を使用してより高速の通信を可能にする接続インタフェースである。USB3.0で使用する信号線には、USB2.0で使用する信号線に加えて新たに五本の信号線が追加されている。追加された五本の信号線は、高速データの通信用の四本の差動対及び一本のグランド線である。またUSB3.0を利用する電子機器は、USB2.0よりも高速なUSB3.0用の信号処理を実行できるだけの信号処理能力を備えている。USB3.0のコネクタにUSB3.0対応のデバイスを接続した場合は、USB3.0用に追加された五本の信号線を含む信号線を用いた通信が行われる。またUSB3.0のコネクタにUSB3.0非対応でUSB2.0に対応したデバイスを接続した場合は、USB3.0用に追加された五本の信号線は通信には使用されず、USB2.0での通信が行われる。
実用新案登録第3151486号公報
前述したように、USB3.0のコネクタにUSB3.0非対応のデバイスを接続した場合は、USB3.0用に追加された信号線は使用されず、またUSB2.0に比べて高速な信号処理も実行されない。またUSB3.0非対応でUSB2.0に対応したデバイスには、マウス及びキーボード等、高速な通信が不必要でありしかも電子機器に常時接続されていることが多いデバイスがある。このようなデバイスが電子機器に接続された状態では、USB3.0用に追加された信号線が使用されることが無く、またUSB3.0の信号処理が可能な高い信号処理能力が活用されずに無駄になるという問題がある。
本発明は、斯かる事情に鑑みてなされたものであって、その目的とするところは、一つのデバイスが接続された状態で使用されていない信号線を使用して他のデバイスを接続可能とすることにより、電子機器内の信号処理能力を有効に活用することができる電子機器システム及び電子機器を提供することにある。
本発明に係る電子機器システムは、電子機器と、該電子機器に接続される接続機器とを含む電子機器システムにおいて、前記電子機器は、データの入出力を行う第1インタフェースで用いる信号線を含む複数の信号線を通じたデータの入出力を行う第2インタフェースに対応した第1コネクタを備え、前記接続機器は、前記第1コネクタに接続するための第2コネクタと、該第2コネクタに、前記第2インタフェースで用いる複数の信号線の内で前記第1インタフェースで用いる信号線で接続されており、前記第1インタフェースで用いない信号線では接続されていない第3コネクタと、前記第2コネクタに、前記第2インタフェースで用いる複数の信号線の内で前記第1インタフェースで用いる信号線で接続されておらず、前記第1インタフェースで用いない信号線で接続されている第4コネクタとを備え、前記第2コネクタが前記第1コネクタに接続され、前記第3コネクタに前記第1インタフェースに対応したデバイスが接続されている場合に、前記第3コネクタに接続された信号線を通じて、前記デバイス及び前記電子機器の間のデータの入出力を中継するように構成してあり、前記第2コネクタが前記第1コネクタに接続され、前記第4コネクタにデバイスが接続されている場合に、前記第4コネクタに接続された信号線を通じて、前記デバイス及び前記電子機器の間のデータの入出力を中継するように構成してあり、前記電子機器は、更に、前記第1コネクタに前記第2インタフェースに対応したデバイスが接続されている場合に、前記第1コネクタを介して、前記第2インタフェースに対応したデータの入出力を行う手段と、前記第1コネクタに前記接続機器が接続された状態で、前記第1コネクタを介して、前記第1インタフェースに対応したデータの入出力を行う手段と、前記第1コネクタに前記接続機器が接続された状態で、前記第1コネクタを介して、前記第2インタフェースで用いる複数の信号線の内で前記第1インタフェースで用いる信号線を使用せず前記第1インタフェースで用いない信号線を通じたデータの入出力を行う手段とを備えることを特徴とする。
本発明に係る電子機器システムは、前記第4コネクタに接続されることが可能であり、前記第4コネクタに接続された状態で、前記第2インタフェースで用いる複数の信号線の内で前記第1インタフェースで用いる信号線を使用せず前記第1インタフェースで用いない信号線を通じたデータの入出力を前記電子機器との間で行うデバイスを更に含むことを特徴とする。
本発明に係る電子機器システムは、前記第1インタフェースはUSB2.0であり、前記第2インタフェースはUSB3.0であることを特徴とする。
本発明に係る電子機器は、データの入出力を行う第1インタフェースで用いる信号線を含む複数の信号線を通じたデータの入出力を行う第2インタフェースに対応したコネクタと、該コネクタを介して、前記第1インタフェースに対応したデータの入出力を行う手段と、前記コネクタを介して、前記第2インタフェースに対応したデータの入出力を行う手段と、前記コネクタを介して、前記第2インタフェースで用いる複数の信号線の内で前記第1インタフェースで用いる信号線を使用せず前記第1インタフェースで用いない信号線を通じたデータの入出力を行う手段とを備えることを特徴とする。
本発明に係る電子機器は、信号線を通じたデータの入出力を行う第1インタフェースに対応したコネクタと、該コネクタを介して、前記第1インタフェースに対応したデータの入出力を行う手段と、前記第1インタフェースで用いる信号線を含む複数の信号線を通じたデータの入出力を行う第2インタフェースで用いる複数の信号線の内で前記第1インタフェースで用いる信号線に接続されておらず、前記第1インタフェースで用いない信号線に接続されているコネクタと、該コネクタを介して、前記信号線を通じたデータの入出力を行う手段とを備えることを特徴とする。
本発明においては、第1インタフェースと互換性のある第2インタフェースに対応した電子機器の第1コネクタに接続される接続機器は、第2インタフェースで用いる信号線を、第1インタフェースで使用する信号線と第1インタフェースで使用しない信号線とに分離してある。接続機器では、第1インタフェースで使用する信号線に第3コネクタを接続し、第1インタフェースで使用しない信号線に第4コネクタを接続している。
また本発明においては、電子機器に接続機器が接続され、接続機器の第3コネクタにデバイスが接続された状態では、電子機器とデバイスとの間で第1インタフェースに従ったデータの入出力が行われる。また電子機器に接続機器が接続され、接続機器の第4コネクタにデバイスが接続された状態では、電子機器とデバイスとの間で第1インタフェースで使用しない信号線を通じたデータの入出力が行われる。また第2インタフェースに対応したデバイスが電子機器に接続された状態では、電子機器とデバイスとの間で第2インタフェースに従ったデータの入出力が行われる。
また本発明においては、第1インタフェースで使用しない信号線を用いた通信を行うデバイスは、接続機器の第4コネクタに接続され、電子機器との間で第1インタフェースで使用しない信号線を通じてデータの入出力を行う。
また本発明においては、電子機器と接続機器とはUSB3.0に対応したコネクタで接続され、電子機器は、USB2.0によるデータの入出力と、USB3.0で用いる信号線の内でUSB2.0で使用しない信号線を用いたデータの入出力を行う。
本発明にあっては、電子機器による接続機器を介した第1インタフェースによるデータ入出力と、第1インタフェースで使用しない信号線を通じたデータ入出力とは、並行して実行されることが可能である。電子機器は、第1インタフェースによるデータ入出力を行うデバイスが接続されている状態でも、他のデバイスとデータの入出力を行うことにより、高い信号処理能力を十分に活用することが可能となる等、本発明は優れた効果を奏する。
実施の形態1に係る電子機器システムの外観を示す概念図である。 実施の形態1に係る電子機器システムに含まれる各機器の内部の機能構成を示すブロック図である。 電子機器がUSB2.0によりデータの入出力を行う状態を示すブロック図である。 電子機器がUSB2.0で使用されない通信線を使用してデータの入出力を行う状態を示すブロック図である。 電子機器がUSB3.0によりデータの入出力を行う状態を示すブロック図である。 USB3.0ソケットを介したデータ入出力の際に電子機器が実行する処理の手順を示すフローチャートである。 実施の形態2に係る電子機器システムに含まれる各機器の内部の機能構成を示すブロック図である。 実施の形態3に係る電子機器システムに含まれる各機器の内部の機能構成を示すブロック図である。
以下本発明をその実施の形態を示す図面に基づき具体的に説明する。
(実施の形態1)
図1は、実施の形態1に係る電子機器システムの外観を示す概念図である。本発明の電子機器システムは、ノート型PC又はゲーム機等の電子機器1と、電子機器1に接続され、通信を分岐させる分岐器(接続機器)2と、分岐器2に接続される接続デバイス3及び接続デバイス4からなる。電子機器1は、USB3.0を利用する機器である。分岐器2は、本発明における接続機器であり、USB3.0で使用する信号線を、内部で、USB2.0で使用する信号線と、USB2.0で使用しない信号線とに分離してある構成となっている。接続デバイス4は、マウス又はキーボード等、USB2.0を利用して電子機器1とデータの入出力を行うデバイスである。接続デバイス3は、HDD(ハードディスクドライブ)等のデバイスであり、USB2.0で使用しない信号線を用いた通信を行う。
図2は、実施の形態1に係る電子機器システムに含まれる各機器の内部の機能構成を示すブロック図である。電子機器1は、分岐器2が接続するための第1コネクタであるUSB3.0ソケット11を備えている。USB3.0ソケット11は、データの入出力を行うインタフェースであるUSB3.0(第2インタフェース)に対応したコネクタである。USB3.0は、他のインタフェースであるUSB2.0(第1インタフェース)と後方互換性を有している。USB3.0は九本の信号線を用いてデータを入出力するインタフェースであり、USB2.0は、その内の四本の信号線を用いてデータを入出力するインタフェースである。USB3.0ソケット11には、USB2.0で使用される四本の信号線16と、USB2.0で使用されない五本の信号線17とが接続されている。USB3.0では信号線16及び信号線17の両方が使用される。なお、図を簡略化するために、図2中には、信号線16及び信号線17の夫々を一本の線で示している。
USB2.0で使用される四本の信号線16は、USB3.0ホストコントローラ12に接続されている。USB3.0ホストコントローラ12は、USB2.0及びUSB3.0の通信プロトコルに従ったホスト側におけるデータ入出力の処理を実行する。USB3.0ホストコントローラ12は、電子機器1に必要なデータ処理を実行するCPU(Central Processing Unit )15に接続されている。CPU15には、電子機器1内の図示しない各種のデバイスとCPU15との間のデータの入出力を制御するI/O(Input/Output)コントローラ14が接続されている。I/Oコントローラ14は、例えばSATA(Serial Advanced Technology Attachment )コントローラである。I/Oコントローラ14には、HDD又はキーボード等の図示しない各種のデバイスが接続されている。
USB2.0で使用されない五本の信号線17は、USB2.0に並行した通信を行う並行通信コントローラ13に接続されている。並行通信コントローラ13は、USB2.0で使用されない信号線17を使用した通信のホスト側における処理を実行する処理回路である。並行通信コントローラ13は、USB3.0ホストコントローラ12及びI/Oコントローラ14に接続されている。電子機器1内には、他に、RAM(Random Access Memory)又はディスプレイ等、電子機器1に必要な各種の処理を実行するための図示しない各種のデバイスが備えられている。
分岐器2は、USB3.0ソケット11に接続するための第2コネクタであるUSB3.0プラグ21を備えている。USB3.0プラグ21は、USB3.0に対応したコネクタであり、USB3.0プラグ21には、九本の信号線が接続されている。USB3.0プラグ21に接続された九本の信号線は、USB2.0で使用される四本の信号線24と、USB2.0で使用されない五本の信号線25とに分離されている。なお、図を簡略化するために、図2中には、信号線24及び信号線25の夫々を一本の線で示している。USB2.0で使用される信号線24は、USB2.0に対応した第3コネクタであるUSB2.0ソケット22に接続されている。USB2.0で使用されない信号線25は、第4コネクタである並行通信ソケット23に接続されている。並行通信ソケット23は、例えば、USB3.0のソケットと同じ形状であり、USB2.0で使用される信号線が接続されていないソケットである。また並行通信ソケット23の形状はその他の形状であってもよい。
接続デバイス4は、USB2.0ソケット22に接続するためのUSB2.0プラグ41を備えている。また接続デバイス4は、USB2.0の通信プロトコルに従ったデバイス側におけるデータ入出力の処理を実行する図示しない処理回路を備えている。接続デバイス3は、並行通信ソケット23に接続するための並行通信プラグ31を備えている。また接続デバイス3は、USB2.0で使用されない信号線を使用した通信のデバイス側における処理を実行する図示しない処理回路を備えている。
次に、電子機器1が外部のデバイスとデータの入出力を行う処理を説明する。図3は、電子機器1がUSB2.0によりデータの入出力を行う状態を示すブロック図である。図3中には、通信に使用されない通信線を破線で示している。USB3.0ソケット11に、分岐器2のUSB3.0プラグ21が接続されており、この状態では、USB3.0ソケット11及びUSB3.0プラグ21を介して信号線16と信号線24とが接続されている。また、USB2.0ソケット22に、接続デバイス4のUSB2.0プラグ41が接続されている。この状態で接続デバイス4から電子機器1へデータを入力するには、まず、USB2.0プラグ41及びUSB2.0ソケット22を介して、接続デバイス4から分岐器2へUSB2.0の通信プロトコルに従ったデータが入力される。分岐器2へ入力されたデータは、USB2.0ソケット22から通信線24を通じてUSB3.0プラグ21へ入力され、USB3.0プラグ21及びUSB3.0ソケット11を介して、分岐器2から電子機器1へ入力される。
電子機器1へ入力されたデータは、USB3.0ソケット11から信号線16を通じてUSB3.0ホストコントローラ12へ入力される。USB3.0ホストコントローラ12は、入力されたデータに対して、USB2.0の通信プロトコルに従ったデータ処理を行い、データ処理後のデータをCPU15へ入力する。電子機器1から接続デバイス4へデータを入力するには、逆の経路でデータが入力される。なお、USB2.0に対応しておりUSB3.0に対応していないデバイスが直接にUSB3.0ソケット11に接続された場合でも、電子機器1は同様の処理を実行する。
図4は、電子機器1がUSB2.0で使用されない通信線を使用してデータの入出力を行う状態を示すブロック図である。図4中には、通信に使用されない通信線を破線で示している。USB3.0ソケット11に、分岐器2のUSB3.0プラグ21が接続されており、この状態では、USB3.0ソケット11及びUSB3.0プラグ21を介して信号線17と信号線25とが接続されている。また、並行通信ソケット23に、接続デバイス3の並行通信プラグ31が接続されている。この状態で接続デバイス3から電子機器1へデータを入力するには、まず、並行通信プラグ31及び並行通信ソケット23を介して、接続デバイス3から分岐器2へデータが入力される。分岐器2へ入力されたデータは、並行通信ソケット23から通信線25を通じてUSB3.0プラグ21へ入力され、USB3.0プラグ21及びUSB3.0ソケット11を介して、分岐器2から電子機器1へ入力される。
電子機器1へ入力されたデータは、USB3.0ソケット11から信号線17を通じて並行通信コントローラ13へ入力される。並行通信コントローラ13は、入力されたデータに対して、USB2.0で使用しない通信線を使用した通信のための所定のデータ処理を行い、データ処理後のデータをI/Oコントローラ14へ入力する。I/Oコントローラ14は、データをCPU15へ入力する。電子機器1から接続デバイス3へデータを入力するには、逆の経路でデータが入力される。並行通信コントローラ13は、接続デバイス3はI/Oコントローラ14に接続されたデバイスであるとCPU15が認識できるようにデータ処理を行う。
分岐器2には、接続デバイス3及び接続デバイス4を同時に接続することも可能である。このとき、USB2.0ソケット22に接続デバイス4が接続され、並行通信ソケット23に接続デバイス3が接続されている。電子機器1及び接続デバイス4の間でデータの入出力を行う際には、図3に示した経路でデータの入出力が行われ、電子機器1及び接続デバイス3の間でデータの入出力を行う際には、図4に示した経路でデータの入出力が行われる。電子機器1及び接続デバイス4の間でのデータ入出力と、電子機器1及び接続デバイス3の間でのデータ入出力とは、通信経路が異なっているので、並行して実行されることが可能である。またUSB2.0で使用されない通信線を使用した電子機器1及び接続デバイス3の間での通信は、USB2.0の通信に影響されない速度で行われる。
図5は、電子機器がUSB3.0によりデータの入出力を行う状態を示すブロック図である。図5中には、通信に使用されない通信線を破線で示している。USB3.0に対応した接続デバイス5が備えるUSB3.0プラグ51が、USB3.0ソケット11に接続されている。接続デバイス5は、USB3.0の通信プロトコルに従った、デバイス側におけるデータ入出力の処理を実行する図示しない処理回路を備えている。接続デバイス5からは、USB3.0プラグ51及びUSB3.0ソケット11を介して、電子機器1へUSB3.0の通信プロトコルに従ったデータが入力される。
電子機器1へ入力されたデータの内、USB2.0で使用する信号線を通じて入力されたデータは、信号線16を通じてUSB3.0ホストコントローラ12へ入力される。また電子機器1へ入力されたデータの内、USB2.0で使用しない信号線を通じて入力されたデータは、信号線17を通じて並行通信コントローラ13へ入力される。並行通信コントローラ13は、入力されたUSB3.0の通信プロトコルに従ったデータを、USB3.0ホストコントローラ12へ入力する。USB3.0ホストコントローラ12は、入力されたデータに対して、USB3.0の通信プロトコルに従ったデータ処理を行い、データ処理後のデータをCPU15へ入力する。電子機器1から接続デバイス5へデータを入力するには、逆の経路でデータが入力される。このように、USB3.0に対応した接続デバイス5が接続された状態では、電子機器1は、接続デバイス5との間でUSB3.0によりデータの入出力を行う。
図6は、USB3.0ソケット11を介したデータ入出力の際に電子機器1が実行する処理の手順を示すフローチャートである。並行通信コントローラ13は、随時、USB3.0ソケット11、I/Oコントローラ14又はUSB3.0ホストコントローラ12からのデータ入力を待ち受けている(S1)。並行通信コントローラ13にデータが入力された場合は(S1:YES)、並行通信コントローラ13は、入力されたデータがUSB3.0の通信プロトコルに従ったデータであるか否かを判定する(S2)。入力されたデータがUSB3.0の通信プロトコルに従ったデータである場合は(S2:YES)、並行通信コントローラ13及びUSB3.0ホストコントローラ12は、USB3.0によるデータ入出力を行うためのデータ処理を行う(S3)。
ステップS3では、並行通信コントローラ13は、USB3.0ソケット11から入力されたデータをUSB3.0ホストコントローラ12へ入力し、USB3.0ホストコントローラ12は、USB3.0ソケット11及び並行通信コントローラ13から入力されたデータをCPU15へ入力する。又は、USB3.0ホストコントローラ12は、CPU15から入力されたデータの内でUSB2.0で使用する信号線を使用して送信するデータをUSB3.0ソケット11へ出力し、USB2.0で使用しない信号線を使用して送信するデータを並行通信コントローラ13へ入力する。並行通信コントローラ13は、USB3.0ホストコントローラ12から入力されたデータをUSB3.0ソケット11へ出力する。USB3.0ソケット11はデータを入出力する。ステップS3が終了した後は、電子機器1は処理を終了し、ステップS1から処理を繰り返す。
ステップS2で入力されたデータがUSB3.0の通信プロトコルに従ったデータでない場合は(S2:NO)、並行通信コントローラ13は、USB2.0で使用しない通信線を使用した通信のための所定のデータ処理を行う(S4)。ステップS4では、並行通信コントローラ13は、USB3.0ソケット11から入力されたデータをI/Oコントローラ14へ入力する。又は、並行通信コントローラ13は、I/Oコントローラ14から入力されたデータを、通信線17を通じてUSB3.0ソケット11へ出力する。USB3.0ソケット11はデータを入出力する。ステップS4が終了した後は、電子機器1は処理を終了し、ステップS1から処理を繰り返す。
ステップS1で並行通信コントローラ13にデータ入力が無い場合は(S1:NO)、USB3.0ホストコントローラ12は、USB3.0ソケット11又はCPU15からのUSB2.0の通信プロトコルに従ったデータの入力を待ち受ける(S5)。データの入力が無い場合は(S5:NO)、電子機器1は、処理をステップS1へ戻す。データが入力された場合は(S5:YES)、USB3.0ホストコントローラ12は、USB2.0によるデータ入出力を行うためのデータ処理を行う(S6)。ステップS6では、USB3.0ホストコントローラ12は、USB3.0ソケット11から入力されたデータをCPU15へ入力する。又は、USB3.0ホストコントローラ12は、CPU15から入力されたデータをUSB3.0ソケット11へ出力する。USB3.0ソケット11はデータを入出力する。ステップS6が終了した後は、電子機器1は処理を終了し、ステップS1から処理を繰り返す。なお、USB3.0ホストコントローラ12及び並行通信コントローラ13での処理は、ソフトウェアで実行することも可能である。
以上詳述したように、本実施の形態に係る電子機器システムにおいては、電子機器1のUSB3.0ソケット11に接続される分岐器2は、USB3.0で使用する信号線を、USB2.0で使用する信号線とUSB2.0で使用しない信号線とに分離してある。分岐器2には、USB2.0により通信を行う接続デバイス4とUSB2.0で使用しない信号線を用いた通信を行う接続デバイス3とが接続可能である。電子機器1は、分岐器2を介して、USB2.0により接続デバイス4とデータの入出力を行い、USB2.0で使用しない信号線を用いた通信により接続デバイス3とデータの入出力を行う。電子機器1及び接続デバイス4の間でのデータ入出力と、電子機器1及び接続デバイス3の間でのデータ入出力とは、通信経路が異なっているので、並行して実行されることが可能である。従って、電子機器1は、USB2.0により通信を行う接続デバイス4が接続されている状態でも、USB2.0で使用しない信号線を用いて他の接続デバイス3とデータの入出力を行うことにより、高い信号処理能力を十分に活用することが可能となる。
また、分岐器2は、USB3.0用の信号線をUSB2.0で用いる信号線とUSB2.0で用いない信号線とに分離した構造であるので、スイッチング機能等が必要なUSBハブに比べて、製造コストを低下させることができる。従って、本発明では、USB3.0ソケット11を備える電子機器1に対して接続デバイス3及び接続デバイス4が並行にデータの入出力を行うことができる電子機器システムを、低コストで実現することが可能となる。
(実施の形態2)
図7は、実施の形態2に係る電子機器システムに含まれる各機器の内部の機能構成を示すブロック図である。電子機器1は、外部のデバイスが接続するためのコネクタであるUSB2.0ソケット18を備えている。USB2.0ソケット18は、USB2.0で使用される信号線16でUSB3.0ホストコントローラ12に接続されている。USB3.0ホストコントローラ12は、実施の形態1と同様にCPU15に接続されている。また電子機器1は、USB3.0用の信号線の内でUSB2.0で用いる信号線を使用せずにUSB2.0で用いない信号線を使用した通信を行う並行通信ソケット19を備えている。並行通信ソケット19は、USB3.0用の信号線の内でUSB2.0で用いない信号線17で並行通信コントローラ13に接続されている。実施の形態1と同様に、並行通信コントローラ13は、USB3.0ホストコントローラ12と、I/Oコントローラ14とに接続されている。I/Oコントローラ14は、CPU15に接続されている。
USB2.0ソケット18には、USB2.0プラグ41を備えた接続デバイス4が接続可能となっている。USB2.0ソケット18に接続デバイス4が接続された状態では、電子機器1及び接続デバイス4は、実施の形態1において電子機器1に分岐器2が接続され分岐器2に接続デバイス4が接続された場合と同様の処理を行う。即ち、接続デバイス4から電子機器1へデータを入力するには、USB2.0プラグ41及びUSB2.0ソケット18を介して、接続デバイス4から電子機器1へUSB2.0の通信プロトコルに従ったデータが入力される。電子機器1へ入力されたデータは、USB2.0ソケット18から信号線16を通じてUSB3.0ホストコントローラ12へ入力される。USB3.0ホストコントローラ12は、入力されたデータに対して、USB2.0の通信プロトコルに従ったデータ処理を行い、データ処理後のデータをCPU15へ入力する。電子機器1から接続デバイス4へデータを入力するには、逆の経路でデータが入力される。
また並行通信ソケット19には、並行通信プラグ31を備えた接続デバイス3が接続可能となっている。並行通信ソケット19に接続デバイス3が接続された状態では、電子機器1及び接続デバイス3は、実施の形態1において電子機器1に分岐器2が接続され分岐器2に接続デバイス3が接続された場合と同様の処理を行う。即ち、接続デバイス3から電子機器1へデータを入力するには、並行通信プラグ31及び並行通信ソケット19を介して、接続デバイス3から電子機器1へデータが入力される。電子機器1へ入力されたデータは、並行通信ソケット19から信号線17を通じて並行通信コントローラ13へ入力される。並行通信コントローラ13は、入力されたデータに対して、USB2.0で使用しない通信線を使用した通信のための所定のデータ処理を行い、データ処理後のデータをI/Oコントローラ14へ入力する。I/Oコントローラ14は、データをCPU15へ入力する。電子機器1から接続デバイス3へデータを入力するには、逆の経路でデータが入力される。
電子機器1には、接続デバイス3及び接続デバイス4を同時に接続することも可能である。このとき、USB2.0ソケット18に接続デバイス4が接続され、並行通信ソケット19に接続デバイス3が接続されている。電子機器1及び接続デバイス4の間でデータの入出力を行う際には、信号線16を通じてデータの入出力が行われ、電子機器1及び接続デバイス3の間でデータの入出力を行う際には、信号線17を通じてデータの入出力が行われる。電子機器1及び接続デバイス4の間でのデータ入出力と、電子機器1及び接続デバイス3の間でのデータ入出力とは、通信経路が異なっているので、並行して実行されることが可能である。
以上詳述したように、本実施の形態に係る電子機器システムにおいては、USB3.0用の信号線を、USB2.0で用いる信号線16とUSB2.0で用いない信号線17とに電子機器1内で分離しておき、夫々に電子機器1外の接続デバイスを接続可能とする。電子機器1は、USB2.0により接続デバイス4とデータの入出力を行い、USB2.0で使用しない信号線を用いた通信により接続デバイス3とデータの入出力を行う。電子機器1及び接続デバイス4の間でのデータ入出力と、電子機器1及び接続デバイス3の間でのデータ入出力とは、通信経路が異なっているので、並行して実行されることが可能である。従って、電子機器1は、USB2.0により通信を行う接続デバイス4が接続されている状態でも、USB2.0で使用しない信号線を用いて他の接続デバイス3とデータの入出力を行うことにより、高い信号処理能力を十分に活用することが可能となる。
(実施の形態3)
図8は、実施の形態3に係る電子機器システムに含まれる各機器の内部の機能構成を示すブロック図である。実施の形態3においては、電子機器1が備える並行通信ソケット19は、電子機器1が内部に備えるデバイスが接続されるためのコネクタである。電子機器1は、並行通信プラグ61を有する内部デバイス6を備えており、内部デバイス6は並行通信プラグ61によって並行通信ソケット19に接続されている。内部デバイス6は例えばHDDである。電子機器システムのその他の構成は、実施の形態2と同様であり、対応する部分に同符号を付してその説明を省略する。
USB2.0ソケット18に接続デバイス4が接続された状態では、電子機器1及び接続デバイス4は、実施の形態2と同様の処理でデータの入出力を行う。また、内部デバイス6からのデータは、並行通信プラグ61及び並行通信ソケット19を介して、通信線17を通じて並行通信コントローラ13へ入力される。並行通信コントローラ13は、入力されたデータに対して、USB2.0で使用しない通信線を使用した通信のための所定のデータ処理を行い、データ処理後のデータをI/Oコントローラ14へ入力する。I/Oコントローラ14は、データをCPU15へ入力する。CPU15から内部デバイス6へデータを入力するには、逆の経路でデータが入力される。
以上のように、本実施の形態に係る電子機器システムにおいては、USB2.0で用いる信号線16は電子機器1外の接続デバイス4と接続可能にしておき、USB2.0で用いない信号線17は電子機器1内の内部デバイス6と接続される。電子機器1は、USB2.0により外部の接続デバイス4とデータの入出力を行い、USB2.0で使用しない信号線を用いた通信により内部デバイス6とデータの入出力を行う。電子機器1及び接続デバイス4の間でのデータ入出力と、内部デバイス6に対するデータ入出力とは、通信経路が異なっているので、並行して実行されることが可能である。従って、電子機器1は、USB2.0により通信を行う接続デバイス4が接続されている状態でも、USB2.0で使用しない信号線を用いて内部デバイス6とデータの入出力を行うことにより、高い信号処理能力を十分に活用することが可能となる。
なお、電子機器1は、並行通信ソケット19と内部のデバイスとの間に他のインタフェースが介在した形態であってもよい。例えば、電子機器1は、USB2.0で用いない信号線を使用した通信とSATAでの通信とを変換するインタフェースが並行通信ソケット19に接続され、SATAに対応したデバイスがこのインタフェースに接続された形態であってもよい。
また、以上の実施の形態1〜3においては、本発明における第1インタフェースがUSB2.0であり第2インタフェースがUSB3.0である形態を示したが、これに限るものではなく、本発明は、USB2.0及びUSB3.0以外のインタフェースを利用する形態であってもよい。また、以上の実施の形態1〜3においては、電子機器1がPCである形態を示したが、電子機器1はゲーム機等のPC以外の機器であってもよい。
1 電子機器
11 USB3.0ソケット(第1コネクタ)
12 USB3.0ホストコントローラ
13 並行通信コントローラ
2 分岐器(接続機器)
21 USB3.0プラグ(第2コネクタ)
22 USB2.0ソケット(第3コネクタ)
23 並行通信ソケット(第4コネクタ)
3 接続デバイス
31 並行通信プラグ
4 接続デバイス
41 USB2.0プラグ
5 接続デバイス
6 内部デバイス
61 並行通信プラグ

Claims (5)

  1. 電子機器と、該電子機器に接続される接続機器とを含む電子機器システムにおいて、
    前記電子機器は、
    データの入出力を行う第1インタフェースで用いる信号線を含む複数の信号線を通じたデータの入出力を行う第2インタフェースに対応した第1コネクタを備え、
    前記接続機器は、
    前記第1コネクタに接続するための第2コネクタと、
    該第2コネクタに、前記第2インタフェースで用いる複数の信号線の内で前記第1インタフェースで用いる信号線で接続されており、前記第1インタフェースで用いない信号線では接続されていない第3コネクタと、
    前記第2コネクタに、前記第2インタフェースで用いる複数の信号線の内で前記第1インタフェースで用いる信号線で接続されておらず、前記第1インタフェースで用いない信号線で接続されている第4コネクタとを備え
    前記第2コネクタが前記第1コネクタに接続され、前記第3コネクタに前記第1インタフェースに対応したデバイスが接続されている場合に、前記第3コネクタに接続された信号線を通じて、前記デバイス及び前記電子機器の間のデータの入出力を中継するように構成してあり、
    前記第2コネクタが前記第1コネクタに接続され、前記第4コネクタにデバイスが接続されている場合に、前記第4コネクタに接続された信号線を通じて、前記デバイス及び前記電子機器の間のデータの入出力を中継するように構成してあり、
    前記電子機器は、更に、
    前記第1コネクタに前記第2インタフェースに対応したデバイスが接続されている場合に、前記第1コネクタを介して、前記第2インタフェースに対応したデータの入出力を行う手段と、
    前記第1コネクタに前記接続機器が接続された状態で、前記第1コネクタを介して、前記第1インタフェースに対応したデータの入出力を行う手段と、
    前記第1コネクタに前記接続機器が接続された状態で、前記第1コネクタを介して、前記第2インタフェースで用いる複数の信号線の内で前記第1インタフェースで用いる信号線を使用せず前記第1インタフェースで用いない信号線を通じたデータの入出力を行う手段と
    を備えることを特徴とする電子機器システム。
  2. 前記第4コネクタに接続されることが可能であり、前記第4コネクタに接続された状態で、前記第2インタフェースで用いる複数の信号線の内で前記第1インタフェースで用いる信号線を使用せず前記第1インタフェースで用いない信号線を通じたデータの入出力を前記電子機器との間で行うデバイスを更に含むこと
    を特徴とする請求項に記載の電子機器システム。
  3. 前記第1インタフェースはUSB2.0であり、前記第2インタフェースはUSB3.0であること
    を特徴とする請求項1又は2に記載の電子機器システム。
  4. データの入出力を行う第1インタフェースで用いる信号線を含む複数の信号線を通じたデータの入出力を行う第2インタフェースに対応したコネクタと、
    該コネクタを介して、前記第1インタフェースに対応したデータの入出力を行う手段と、
    前記コネクタを介して、前記第2インタフェースに対応したデータの入出力を行う手段と、
    前記コネクタを介して、前記第2インタフェースで用いる複数の信号線の内で前記第1インタフェースで用いる信号線を使用せず前記第1インタフェースで用いない信号線を通じたデータの入出力を行う手段と
    を備えることを特徴とする電子機器。
  5. 信号線を通じたデータの入出力を行う第1インタフェースに対応したコネクタと、
    該コネクタを介して、前記第1インタフェースに対応したデータの入出力を行う手段と、
    前記第1インタフェースで用いる信号線を含む複数の信号線を通じたデータの入出力を行う第2インタフェースで用いる複数の信号線の内で前記第1インタフェースで用いる信号線に接続されておらず、前記第1インタフェースで用いない信号線に接続されているコネクタと、
    該コネクタを介して、前記信号線を通じたデータの入出力を行う手段と
    を備えることを特徴とする電子機器。
JP2011054580A 2011-03-11 2011-03-11 電子機器システム及び電子機器 Active JP5306396B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011054580A JP5306396B2 (ja) 2011-03-11 2011-03-11 電子機器システム及び電子機器
US13/413,716 US20120233373A1 (en) 2011-03-11 2012-03-07 Electronic equipment system, electronic equipment and connection equipment
CN2012100623130A CN102722459A (zh) 2011-03-11 2012-03-09 电子设备***、电子设备以及连接设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011054580A JP5306396B2 (ja) 2011-03-11 2011-03-11 電子機器システム及び電子機器

Publications (2)

Publication Number Publication Date
JP2012190347A JP2012190347A (ja) 2012-10-04
JP5306396B2 true JP5306396B2 (ja) 2013-10-02

Family

ID=46797109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011054580A Active JP5306396B2 (ja) 2011-03-11 2011-03-11 電子機器システム及び電子機器

Country Status (3)

Country Link
US (1) US20120233373A1 (ja)
JP (1) JP5306396B2 (ja)
CN (1) CN102722459A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8533380B2 (en) * 2011-07-13 2013-09-10 Ours Technology Inc. Apparatus for peer-to-peer communication over a universal serial bus link
US9070199B2 (en) 2012-10-02 2015-06-30 Apple Inc. Sharing a graphics-processing-unit display port
JP6036222B2 (ja) 2012-11-28 2016-11-30 セイコーエプソン株式会社 デバイス制御装置、ホスト装置およびホスト装置の制御方法
US20140280960A1 (en) * 2013-03-15 2014-09-18 Apple, Inc. Methods and apparatus for dynamically allocating devices between multiple controllers
US9081705B2 (en) 2013-06-11 2015-07-14 Apple Inc. Methods and apparatus for reliable detection and enumeration of devices
CN104331379B (zh) * 2013-07-22 2018-05-29 鸿富锦精密电子(天津)有限公司 存储设备
CN105677604A (zh) * 2014-11-20 2016-06-15 鸿富锦精密工业(武汉)有限公司 Usb识别电路
TWI522810B (zh) * 2014-11-20 2016-02-21 祥碩科技股份有限公司 匯流排控制器及資料傳輸方法
US9990326B2 (en) * 2015-10-14 2018-06-05 Qualcomm Incorporated Universal serial bus (USB) split cable
US10860522B2 (en) * 2017-05-19 2020-12-08 Intel Corporation Method and apparatus for controlling USB-C connectors on system with multiple host controllers

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577337B1 (en) * 1997-12-01 2003-06-10 Samsung Electronics Co., Ltd. Display apparatus for visual communication
WO2001042937A1 (en) * 1999-12-06 2001-06-14 Henry Milan Modular stackable component system including universal serial bus hub
CN100349152C (zh) * 2004-07-08 2007-11-14 华为技术有限公司 接口装置
TWM270424U (en) * 2004-07-26 2005-07-11 Sharon Charna Lin Modularized USB bus expansion unit
JP4488987B2 (ja) * 2005-09-08 2010-06-23 シャープ株式会社 制御システム、電子機器、及び画像形成装置
US8543751B2 (en) * 2007-04-30 2013-09-24 Hewlett-Packard Development Company, L.P. Computer card
US8051229B2 (en) * 2007-06-29 2011-11-01 Sandisk Technologies Inc. Dual bus ExpressCard peripheral device
US7779184B2 (en) * 2007-06-29 2010-08-17 Sandisk Corporation Method of using the dual bus interface in an expresscard slot
JP2009151752A (ja) * 2007-11-26 2009-07-09 Ricoh Co Ltd バススイッチ,電子機器及びデータ転送方法
US8239581B2 (en) * 2008-05-15 2012-08-07 Seagate Technology Llc Data storage device compatible with multiple interconnect standards
CN101782879B (zh) * 2009-01-16 2013-06-26 银灿科技股份有限公司 多合一序列总线连接器的信号转换装置
US8112571B1 (en) * 2009-07-23 2012-02-07 Cypress Semiconductor Corporation Signal connection device and method
CN101739061B (zh) * 2009-12-04 2015-06-03 威盛电子股份有限公司 时钟产生器以及通用串行总线模块
TWM397644U (en) * 2010-04-09 2011-02-01 Via Tech Inc Cable assembly and electronic device
JP2012058887A (ja) * 2010-09-07 2012-03-22 Buffalo Inc デバイス機器

Also Published As

Publication number Publication date
US20120233373A1 (en) 2012-09-13
JP2012190347A (ja) 2012-10-04
CN102722459A (zh) 2012-10-10

Similar Documents

Publication Publication Date Title
JP5306396B2 (ja) 電子機器システム及び電子機器
JP3128932U (ja) Cpuカード及びコンピュータ
US7214089B1 (en) Universal serial bus On-The-Go apparatus
JP5889904B2 (ja) Usbリソースの活用のためのデバイス、システム、方法およびコンピュータ可読記憶媒体
US20110302357A1 (en) Systems and methods for dynamic multi-link compilation partitioning
JP2019096282A (ja) ハブ
TW201027351A (en) Signal converter of all-in-one USB connector
US20140250247A1 (en) Usb storage device
CN104199521A (zh) 一种刀片节点及其扩展方法
US20150244119A1 (en) Sata express connector
US20130124772A1 (en) Graphics processing
JP2008229914A (ja) 画像形成装置、画像処理装置、制御装置、及び、接続装置
JP2010205264A (ja) 複数台のコンピュータ間でファイルを転送できる切替器
JP2007188446A (ja) 情報処理装置、信号伝送方法、およびブリッジ
EP2696292A1 (en) Expansion module
TWI479325B (zh) 通用序列匯流排裝置、通訊方法及電腦程式產品
US20140032802A1 (en) Data routing system supporting dual master apparatuses
US10877920B2 (en) Communications device for routing signals on communications networks
CN102081455A (zh) 多计算机切换器及其转接器
TWI390407B (zh) 多電腦切換器及其轉接器
TWI450098B (zh) 主控端電子裝置以及主控端操作方法
CN202049423U (zh) 适配卡
JP2013099949A (ja) 画像形成装置及び接続装置
CN105159859A (zh) 基于接口扩展的数据处理***及方法
JP2014130582A (ja) マザーボード

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130625

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5306396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150