CN102696107A - 电阻变化型元件及其制造方法 - Google Patents

电阻变化型元件及其制造方法 Download PDF

Info

Publication number
CN102696107A
CN102696107A CN2010800572852A CN201080057285A CN102696107A CN 102696107 A CN102696107 A CN 102696107A CN 2010800572852 A CN2010800572852 A CN 2010800572852A CN 201080057285 A CN201080057285 A CN 201080057285A CN 102696107 A CN102696107 A CN 102696107A
Authority
CN
China
Prior art keywords
upper electrode
coating
oxide skin
layer
variable element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN2010800572852A
Other languages
English (en)
Inventor
二宫健生
川岛良男
早川幸夫
三河巧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102696107A publication Critical patent/CN102696107A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C26/00—Coating not provided for in groups C23C2/00 - C23C24/00
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Abstract

在以M为一种过渡金属元素、以O为氧时，包括：下部电极；第一氧化物层，其在上述下部电极上形成，在令O相对于M的组成比为x时由MOx构成；第二氧化物层，其在上述第一氧化物层上形成，在令O相对于M的组成比为y时由MOy构成；在上述第二氧化物层上形成的上部电极；保护层，其在上述上部电极上形成，由具有与上述上部电极不同的组成的导电性材料构成；以覆盖上述保护层的方式形成的层间绝缘层；和在贯通上述层间绝缘层的上部接触孔内形成的上部接触栓。

Description

电阻变化型元件及其制造方法
技术领域
本发明涉及通过施加电压脉冲使得电阻值变化的电阻变化型非易失性存储元件（电阻变化型元件：ReRAM元件）。
背景技术
近年来，伴随数字技术的进步，便携式信息设备和信息家电等电子设备更加高功能化。伴随这些电子设备的高功能化，所使用的半导体元件的细微化和高速化在急速地进步。其中，以闪存为代表的大容量非易失性存储器的用途在急速地扩大。进一步，作为替换该闪存的下一代新型非易失性存储器，使用所谓的电阻变化型元件（通过施加电压脉冲使得电阻值变化的电阻变化型非易失性存储元件：ReRAM元件）的电阻变化型非易失性存储装置的研究开发在进行。此处，所谓电阻变化型元件，是指具有电阻值根据电信号可逆地变化的性质、进一步能够非易失地存储与该电阻值对应的信息的元件。
专利文献1公开有叠层含氧率不同的过渡金属氧化物层用于电阻变化层的电阻变化型元件。在该电阻变化型元件中，通过交替地施加极性不同的电压，能够在含氧率高的电阻变化层与电极的界面使氧化还原反应有选择地发生，从而使得电阻变化现象稳定地产生。
专利文献2公开有一种电阻存储元件，该电阻存储元件具有下部电极、在下部电极上形成的电阻存储层14和在电阻存储层上形成的上部电极，存储高电阻状态和低电阻状态，通过电压的施加而在高电阻状态与低电阻状态之间进行切换，该电阻存储元件的下部电极或上部电极具有第一导电膜和第二导电膜，该第一导电膜在电阻存储层一侧形成，由贵金属构成，该第二导电膜与第一导电膜接触，膜厚比第一导电膜厚，由非贵金属构成。
现有技术文献
专利文献
专利文献1：国际公开第2008/149484号
专利文献2：国际公开第2008/117371号
发明内容
发明所要解决的问题
但是，现有的电阻变化型元件即使极力备齐制造时的条件也存在各个元件之间特性大幅度参差不齐的问题。特别是在被认为条件大致均匀的同一晶片面内制造的元件之间特性也大幅度参差不齐，所以成为问题。
本发明是为了解决上述那样的问题而完成的发明，所以其目的在于提供能够抑制元件间的特性的参差不齐的电阻变化型元件。
用于解决问题的方式
本发明的发明人为了解决上述问题而进行了锐意研究。结果发现以下各点。
图11是表示在本发明的开发途中制作的电阻变化型元件的概略结构的示意图，是相对于本发明的电阻变化型元件的比较例（详细情况后述）。在电阻变化型元件20，在基板100上形成有下部配线101，以覆盖该下部配线101的方式形成有第一层间绝缘层102。贯通第一层间绝缘层102与下部配线101连接的下部接触栓103（lower contact plug）。覆盖下部接触栓103地形成有如下结构：在第一层间绝缘层102上依次叠层下部电极104、第一氧化物层105x、第二氧化物层105y、上部电极106而形成的，由第一氧化物层105x和第二氧化物层105y构成的氧化物层105被上下电极夹着。以覆盖上部电极106的方式形成有第二层间绝缘层107，贯通第二层间绝缘层107地形成有与上部电极106连接的上部接触栓108（upper contact plug）。以覆盖在第二层间绝缘层107的上表面露出的上部接触栓108的方式形成有上部配线109。另外，电阻变化型元件20与在后述的比较例中制作的电阻变化型元件相同。
通过采用这样的结构，当向电阻变化型元件20的上部电极106与下部电极104之间施加电压时，几乎所有的电压均被施加至含氧率高、表现出更高的电阻值的第二氧化物层105y。在第二氧化物层105y与上部电极106的界面附近，还大量地存在能够有助于反应的氧离子。由此，在第二氧化物层105y与上部电极106的界面，有选择地发生第二氧化物层105y的氧化还原反应，能够使电阻变化动作（通过向电极间施加电脉冲使得电极间的电阻值变化的现象）稳定地发生。
但是，上述那样构成的电阻变化型元件即使极力备齐制造时的条件在各个元件之间也存在特性的大幅度参差不齐（参照后述的比较例的记载和图13（b））。在被认为条件大致均匀的同一晶片（wafer）面内制造的元件之间特性也大幅度参差不齐。
图12是表示上述电阻变化型元件的主要部分的截面的图，图12（a）是透过型电子显微镜照片，图12（b）是对图12（a）的透过型电子显微镜照片进行描绘（trace）而得到的图。图12（b）中的标记与图11的标记相同，所以省略说明。如图12所示，在电阻变化型元件20，从上部电极106向第二氧化物层105y去，产生多个微小突起106x（hillock）。微小突起106x看起来在上部电极106与第二氧化物层105y的界面上从构成上部电极106的铂的晶界（grain boundary：以图中的虚线表示的边界）延伸。另一方面，如果从制造工序省略加热工序（在形成上部电极后在配线工序发生的加热工序），则不会产生该微小突起。因此，能够推测到微小突起106x通过在进行加热工序时上部电极成为高温而形成。即，能够认为微小突起106x形成的主要原因是上部电极106发生热膨胀的结果所产生的应力。虽然上部电极106如果发生热膨胀则产生应力（stress），但是通过在上部电极106的晶界形成微小突起106x，该应力最容易缓和（参照后述的比较例的记载）。
微小突起106x在产生元件特性的参差不齐的方面不利，但在使初始击穿（initial breakdown）所需的电压降低的方面有利（参照第三实验例）。如果能够形成更均匀的微小突起106x，即如果能够恰当地控制微小突起106x的产生量，则能够使初始击穿所需的电压降低并且抑制元件特性的参差不齐。
假如微小突起通过上述那样的机制产生，则微小突起的材料从上部电极被供给。微小突起的产生量被认为根据上部电极的每单位面积的体积、即厚度而变动。在电阻变化型元件20，上部接触栓108与上部电极106直接接触。为了形成上部接触栓108，需要以到达上部电极106的方式形成接触孔。此时，为了可靠地使得上部接触栓108与上部电极106连接，需要使接触孔可靠地到达上部电极106的上表面。此时，由于过剩的蚀刻等，上部电极106会被侵蚀或上部接触栓108的材料与上部电极106反应等，上部电极106的实质的厚度（决定微小突起的产生量的意义上的厚度）受到蚀刻（etching）的强度的很大影响（参照第二实验例）。可以认为上部电极106的厚度的参差不齐使得微小突起的产生量参差不齐，结果使得元件的特性参差不齐。
本发明的发明人认为，只要在上部电极与接触栓之间间隔有由导电性材料构成的保护层，该导电性材料具有与上部电极不同的组成，在抑制该参差不齐方面就有效。确认到当实际配置保护层制造电阻变化型元件时元件间的参差不齐被抑制（参照第一实施例和图13（a））。
即，为了解决上述问题，本发明的电阻变化型元件的特征在于：在以M为一种过渡金属元素、以O为氧时，包括：下部电极；第一氧化物层，其在上述下部电极上形成，在令O相对于M的组成比为x时由MOx构成；第二氧化物层，其在上述第一氧化物层上形成，在令O相对于M的组成比为y时由MOy构成；在上述第二氧化物层上形成的上部电极；保护层，其在上述上部电极上形成，由具有与上述上部电极不同的组成的导电性材料构成；以覆盖上述保护层的方式形成的层间绝缘层；和在贯通上述层间绝缘层的上部接触孔内形成的上部接触栓，上述上部电极具有向上述第二氧化物层突出且不贯通上述第二氧化物层的多个微小突起，上述上部接触栓，与上述上部电极物理上不接触，而与上述保护层物理上接触，由此与上述上部电极电连接。
在该结构中，能够抑制元件间的特性的参差不齐。
在上述电阻变化型元件，也可以为如下方式：上述第二氧化物层具有多个局部薄的部分。
在上述电阻变化型元件，也可以为如下方式：上述第二氧化物层在与上述上部电极的界面具有多个凹部，由此具有多个局部薄的部分。
在上述电阻变化型元件，也可以为如下方式：上述凹部沿构成上述上部电极的材料的晶界形成。
在上述电阻变化型元件，也可以为如下方式：上述第一氧化物层与上述第二氧化物层的界面平坦，而上述第二氧化物层与上述上部电极的界面具有凹凸，由此，上述第二氧化物层具有多个局部薄的部分。
在上述电阻变化型元件，也可以为如下方式：在上述第二氧化物层与上述上部电极的界面，上述上部电极具有微小突起，由此，上述第二氧化物层具有多个局部薄的部分。
在上述电阻变化型元件，也可以为如下方式：上述过渡金属元素是钽，满足2.1≤y和0.8≤x≤1.9。
在上述电阻变化型元件，也可以为如下方式：上述上部电极的厚度比10nm大、比100nm小。
在上述电阻变化型元件，也可以为如下方式：上述上部电极的厚度比20nm大、比100nm小。
在上述电阻变化型元件，也可以为如下方式：上述上部电极由铂、钯、含有铂的合金、含有钯的合金中的任一种构成。
在上述电阻变化型元件，也可以为如下方式：上述微小突起与上述第一氧化物层物理上不接触。
在上述电阻变化型元件，也可以为如下方式：上述保护层由钛与铝的合金的氮化物或钛的氮化物构成。
本发明的电阻变化型元件的制造方法的特征在于：在以M为一种过渡金属元素、以O为氧时，具有：形成下部电极材料层的工序；在上述下部电极材料层上依次形成第一氧化物材料层和第二氧化物材料层的工序，该第一氧化物材料层在令O相对于M的组成比为x时由MOx构成，该第二氧化物材料层在令O相对于M的组成比为y时由MOy构成，其中，x为正数，y＞x；在上述第二氧化物材料层上形成上部电极材料层的工序；在上述上部电极材料层上形成具有与上述上部电极材料层不同的组成的保护材料层的工序；将上述下部电极材料层、上述第一氧化物材料层、上述第二氧化物材料层、上述上部电极材料层和上述保护材料层加工为规定的形状，分别形成下部电极、第一氧化物层、第二氧化物层、上部电极和保护层的工序；以覆盖上述保护层的方式形成层间绝缘层的工序；贯通上述层间绝缘层、形成上部接触孔的工序，使得上述保护层在底面露出，上述上部电极不露出；在上述上部接触孔的内部形成上部接触栓的工序；和通过对上述上部电极加热，形成向上述第二氧化物层突出且不贯通上述第二氧化物层的多个微小突起的工序。
本发明的上述目的、其它目的、特征和优点能够通过参照附图在以下的优选实施方式的详细说明中变得明白。
发明的效果
本发明具有能够提供具有上述那样的结构、能够抑制元件间的特性的参差不齐的电阻变化型元件的效果。
附图说明
图1是表示本发明的第一实施方式的电阻变化型元件的概略结构的截面图。
图2是表示本发明的第一实施方式的电阻变化型元件的制造方法的工序的截面图，图2（a）是表示形成下部电极材料层的工序的图，图2（b）是表示形成氧化物材料层的工序的图，图2（c）是表示形成第二氧化物材料层的工序的图，图2（d）是表示形成上部电极材料层和保护材料层的工序的图，图2（e）是表示对保护材料层进行蚀刻的工序的图，图2（f）是表示对下部电极材料层、第一氧化物材料层、第二氧化物材料层和上部电极材料层进行蚀刻的工序的图。
图3是表示本发明的第一实施方式的电阻变化型元件的制造方法的工序的截面图，图3（a）是表示形成第二层间绝缘层的工序的图，图3（b）是表示在第二层间绝缘层形成上部接触孔的工序的图，图3（c）是表示在上部接触孔内部形成上部接触栓的工序的图，图3（d）是表示形成上部配线的工序的图。
图4是表示第一实施例的电阻变化型元件的主要部分的截面的图，图4（a）是透过型电子显微镜照片，图4（b）是对图4（a）的透过型电子显微镜照片进行描绘而得到的图。
图5是在第一实施例的电阻变化型元件中、将上部电极与第二氧化物层的界面放大后的图，图5（a）是透过型电子显微镜照片，图5（b）是对图5（a）的透过型电子显微镜照片进行描绘而得到的图。
图6是表示第一实施例的电阻变化型元件的电阻变化动作例的图。
图7是表示在第二实施例中利用X射线反射率法对第二氧化物层进行测定而得到的结果（实线）和拟合（fitting）结果（虚线）的图。
图8是表示第三实施例的电阻变化型元件的上部电极的厚度、第二氧化物层的厚度、初始电阻的关系的图。
图9是表示第一实验例的电阻变化型元件的上部电极的厚度与初始电阻的关系的图。
图10是表示第一实验例中令上部电极的厚度为8nm时的电阻变化型元件的截面的图，图10（a）是透过型电子显微镜照片，图10（b）是对图10（a）的透过型电子显微镜照片进行描绘而得到的图。
图11是表示比较例的电阻变化型元件的概略结构的截面图。
图12是表示比较例的电阻变化型元件的主要部分的截面的图，图12（a）是透过型电子显微镜照片，图12（b）是对图12（a）的透过型电子显微镜照片进行描绘而得到的图。
图13是对第一实施例与比较例中元件间特性的参差不齐进行比较的图，图13（a）是表示本发明的第一实施例的第二氧化物层的厚度与初始电阻之间的关系的元件间特性的参差不齐的图，图13（b）是表示比较例的第二氧化物层的厚度与初始电阻之间的关系的元件间特性的参差不齐的图。
图14是表示第一实施例的电阻变化型元件的面积与初始电阻之间的关系的图，图14（a）是本发明的第一实施例，图14（b）是比较例。
图15是表示第二实验例的电阻变化型元件的截面的图，图15（a）是扫描型电子显微镜照片，图15（b）是对图15（a）的扫描型电子显微镜照片进行描绘而得到的图。
图16是表示第三实验例的电阻变化型元件的上部电极的材料与初始击穿电压之间的关系的图。
图17是表示第三实验例（上部电极为Ir）的电阻变化型元件的截面的图，图17（a）是透过型电子显微镜照片，图17（b）是对图17（a）的透过型电子显微镜照片进行描绘而得到的图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
（第一实施方式）
[元件的结构]
图1是表示本发明的第一实施方式的电阻变化型元件的概略结构的截面图。如图1所示，第一实施方式的电阻变化型元件10在以M为一种过渡金属元素、以O为氧时，包括：下部电极104；第一氧化物层105x（其中，x为正数），其在下部电极104上形成，在令O相对于M的组成比为x时由MOx构成；第二氧化物层105y（其中，y＞x），其在第一氧化物层105x上形成，在令O相对于M的组成比为y时由MOy构成；在第二氧化物层105y上形成的上部电极106；保护层110，其在上部电极106上形成，由具有与上部电极106不同的组成的导电性材料构成；以覆盖保护层110的方式形成的层间绝缘层（第二层间绝缘层107）；和在贯通第二层间绝缘层107的上部接触孔108’内形成的上部接触栓108，上部电极106具有向第二氧化物层105y突出且不贯通第二氧化物层105y的多个微小突起，上部接触栓108，与上部电极106物理上不接触，而与保护层110物理上接触，由此与上部电极106电连接。
在该结构中，能够使上部电极106的厚度一定，能够抑制元件间特性的参差不齐。
电阻变化型元件10既可以为单极型（unipolar：通过施加具有第一极性的第一电脉冲而从高电阻状态向低电阻状态可逆地变化、通过施加同样具有第一极性且与第一电脉冲电压不同的第二电脉冲而从低电阻状态向高电阻状态可逆地变化的电阻变化型元件），也可以为双极型（bipolar：通过施加具有第一极性的第一电脉冲而从高电阻状态向低电阻状态可逆地变化、通过施加具有与第一极性不同的第二极性的第二电脉冲而从低电阻状态向高电阻状态可逆地变化的电阻变化型元件）。其中，电阻变化型元件10优选为双极型。
另外，在电阻变化型元件10为双极型电阻变化型元件的情况下，以下部电极104为基准，通过向上部电极106施加具有第一阈值电压以上的振幅的负的电压脉冲，电阻变化型元件10从高电阻状态变化至低电阻状态（低电阻化），通过向上部电极106施加具有第二阈值电压以上的振幅的正的电压脉冲，电阻变化型元件10从低电阻状态变化至高电阻状态（高电阻化）。低电阻化被认为通过如下方式发生：由于被施加至上部电极106的比第一阈值电压大的振幅的负电压脉冲，第二氧化物层105y中的氧离子从第二氧化物层105y中被向第一氧化物层105x赶出，从而第二氧化物层105y的至少一部分区域的含氧率减少。另一方面，高电阻化被认为通过如下方式发生：由于被施加至上部电极106的比第二阈值电压大的振幅的正电压脉冲，第一氧化物层105x中的氧离子进入第二氧化物层105y中，从而第二氧化物层105y的含氧率增大。
在电阻变化型元件10为单极型的电阻变化型元件的情况下，以下部电极104为基准，通过向上部电极106施加具有第一阈值电压以上的振幅的正的或负的电压脉冲，电阻变化型元件10从低电阻状态变化至高电阻状态（高电阻化），通过向上部电极106施加具有第二阈值电压（＞第一阈值电压）以上的振幅的正的或负的电压脉冲，电阻变化型元件10从高电阻状态变化至低电阻状态（低电阻化）。此处，在高电阻化和低电阻化时使用的电压脉冲的极性相同方面与双极型的电阻变化型元件不同。此外，通常高电阻化时的脉冲宽度比低电阻化时的脉冲宽度大。在单极型的电阻变化型元件中，被认为通过长脉冲使得在第二氧化物层105y发生热辅助的氧化（thermal Oxidation），发生高电阻化，通过高电压脉冲，使得在高电阻状态的第二氧化物层105y的至少一部分区域发生初始击穿，实现低电阻化。在电阻变化型元件10为单极型的电阻变化型元件的情况下，氧化物层也可以为单层。
通过使第二氧化物层105y的含氧率比第一氧化物层105x的含氧率高，第二氧化物层105y的电阻率变得比第一氧化物层105x的电阻率高。由此能够向电阻变化型元件施加充分的电压，能够更可靠地使电阻状态变化。
优选上部电极106具有向第二氧化物层105y突出的多个微小突起106x。在这样的结构中，能够降低元件的初始击穿电压。
优选第二氧化物层105y具有多个局部薄的部分。第二氧化物层105y中的该较薄的部分与上部电极106的微小突起106x分别对应。在这样的结构中，能够降低元件的初始击穿电压。
第二氧化物层105y也可以在与上部电极106的界面通过具有多个凹部而具有多个局部薄的部分。该凹部与上部电极106的微小突起106x分别对应。在这样的结构中，能够降低元件的初始击穿电压。
该凹部也可以沿构成上部电极106的材料的晶界形成。在这样的结构中，能够降低元件的初始击穿电压。
也可以为如下方式：第一氧化物层105x与第二氧化物层105y的界面平坦，另一方面，第二氧化物层105y与上部电极106的界面具有凹凸，由此，第二氧化物层105y局部地具有多个膜厚较薄的部分。在这样的结构中，能够降低元件的初始击穿电压。
也可以为如下方式：在第二氧化物层105y与上部电极106的界面，上部电极106具有微小突起106x，由此，第二氧化物层105y具有多个局部薄的部分。在这样的结构中，能够降低元件的初始击穿电压。
优选上部电极106的厚度a比10nm大比100nm小。在这样的结构中，只要电阻变化型元件乃至上部电极被热处理，就能够使微小突起106x在上部电极106成长。由此，能够降低元件的初始击穿电压。
优选上部电极106的厚度a比20nm大比100nm小。在这样的结构中，对电阻变化型元件乃至上部电极进行了热处理的情况下的初始击穿电压成为大致一定，能够更有效地抑制元件间特性的参差不齐。
优选上部电极106由铂（Pt）、钯（Pd）、含有铂的合金（Pt合金）、含有钯的合金（Pd合金）中的任一种构成。在这样的结构中，能够更可靠地形成微小突起，使初始击穿电压所需的电压降低至2.0V以下。
优选微小突起106x的与基板的主面大致垂直的方向的长度b比第二氧化物层105y的厚度c小。优选微小突起106x与第一氧化物层105x物理上不接触。在这样的结构中，能够防止上部电极106与第一氧化物层105x的短路，提高电阻变化型元件的特性。即，第二氧化物层105y与第一氧化物层105x相比含氧率高，所以与第一氧化物层105x相比成为高电阻。通过使微小突起106x与第一氧化物层105x之间间隔有第二氧化物层105y、使微小突起106x与第一氧化物层105x物理上不接触，能够向电阻变化型元件10施加充分的电压，能够更可靠地使电阻变化动作发生。
优选通过使上部接触栓108与上部电极106之间间隔有保护层110使得上部接触栓108与上部电极106物理上不接触。在这样的结构中，能够更可靠地抑制元件间特性的参差不齐。
在双极型的电阻变化型元件的情况下，优选过渡金属元素M为钽（Ta）且满足2.1≤y和0.8≤x≤1.9。在这样的结构中，能够提供具有动作的高速性、可逆且稳定的改写特性、良好的保留特性（retentioncharacteristic）的电阻变化型元件。
更加优选满足y≥2.5。通过提高第二氧化物层105y的含氧率，电阻变化型元件处于高电阻状态的情况下的漏泄电流（leak current）被抑制，读出余裕（read margin）增加。能够构成更大的存储器阵列，还能够实现高集成化。
保护层110为在形成上部接触孔108’时蚀刻率比构成第二层间绝缘层107的绝缘材料的蚀刻率（etching rate）小的材料，即作为蚀刻阻止层（etch stop layer）发挥作用的材料。
优选保护层110由钛和铝的合金的氮化物（TiAlN）或钛的氮化物（TiN）构成。在这样的结构中，保护层110由导电性材料构成，而且作为有效的蚀刻阻止层发挥作用，能够更有效地抑制由于过剩的蚀刻而对上部电极106的侵蚀。在利用铂等与层间绝缘层的紧贴性差的材料构成上部电极106的情况下，通过使得保护层110还作为紧贴层发挥作用，元件的结构更稳定。保护层110还能够作为在将下部电极104、第一氧化物层105x、第二氧化物层105y、上部电极106加工至所期望的尺寸（元件面积）时的硬掩模（hard mask）使用。另外，作为硬掩模的钛和铝的合金的氮化物或钛的氮化物相对而言为高电阻，一般被完全除去。通过将该硬掩模并不除去而保留，能够使其作为保护层发挥作用。
另外，保护层110由具有与上部电极106不同的组成的导电性材料构成，所谓“不同的组成”是指构成材料的元素不同，不包括元素的比率（含有率）不同的情况。优选保护层110不包括上部电极106的主成分。根据这样的结构，能够防止保护层110的厚度对微小突起的形成量（amount）产生影响。
此外，上部电极106也可以被进行加热处理。在这样的结构中，能够通过加热处理简单且有效地形成微小突起106x。
另外，也能够通过一般的配线工序（在形成电阻变化元件的上部电极的工序之后执行）进行电阻变化型元件的加热。在这种情况下，即使不有意地进行加热处理，也能够通过配置保护层恰当地形成微小突起。加热工序还包括并非用于形成微小突起的有意的加热而是由于在其它工序中温度上升结果进行加热的情况。
另外，微小突起的“突起”的前端并非必须是尖的。所谓“突起”包括缓缓低***的形状。在存在多个“突起”的情况下，优选任一“突起”均不贯通第二氧化物层105y。
下部电极104例如由钽氮化物（TaN）构成，厚度例如能够为20nm。
优选第一氧化物层105x由氧不足型的过渡金属氧化物（从化学计量学组成的观点出发氧的含有率不足的过渡金属氧化物）构成。过渡金属M并不仅限于钽，也可以为铪（Hf）、锆（Zr）、铁（Fe）、其它过渡金属。组成比例如是在以AxBy表现二元类材料的组成时的x:y，是摩尔比（原子比）。第一氧化物层105x和第二氧化物层105y的厚度分别能够为20nm～200nm和1nm～10nm。
上部电极106的厚度是指不存在微小突起的部分的厚度。
保护层110的厚度例如能够为50nm。
第二层间绝缘层107例如由二氧化硅（SiO2）构成。上部接触栓108例如由作为紧贴/阻碍层的钛/氮化钛（Ti/TiN）和作为填充层的钨（W）构成。“紧贴/阻碍层”例如是指由钛构成的最外侧的“紧贴层”和位于其内侧的由氮化钛构成的“阻碍层”这二层构成的层那样的层（以下相同）。在阻碍层的更内侧例如形成有由钨构成的填充层。
在图1所示的例子中，在例如包括单晶硅的基板100上形成有例如由铝（Al）、铜（Cu）构成的下部配线101。以覆盖下部配线101的方式形成有例如由二氧化硅（SiO2）构成的第一层间绝缘层102。在第一层间绝缘层102形成有下部接触孔，在其内部形成有例如由钨等构成的下部接触栓103。第一层间绝缘层102与下部接触栓103，以其上端面成为一个平面的方式被平坦化。以使得下部电极104覆盖下部接触栓103的上端面的方式形成有上述电阻变化型元件10。第二层间绝缘层107与上部接触栓108，以各自的上端面成为一个平面的方式被平坦化。以覆盖上部接触栓108的上端面的方式形成有例如由铝、铜构成的上部配线109。
在图1所示的例子中，上部接触栓108，与保护层110物理上接触，但是与上部电极106物理上不接触。上部电极106和微小突起106x，与第二氧化物层105y物理上接触，但是与第一氧化物层105x物理上不接触。
电阻变化型元件10通过向下部电极104与上部电极106之间施加电脉冲使得下部电极104与上部电极106之间的电阻值变化。通过使电阻值的变化与数据（例如“1”、“0”）关联，能够进行信息的存储。即，被下部电极104与上部电极106夹着的氧化物层105作为存储部发挥作用。
在双极型的电阻变化型元件中，在使用铪作为过渡金属元素M的情况下，当令第一氧化物层的组成为HfOx、令第二氧化物层的组成为HfOy时，优选0.9≤x≤1.6，1.8＜y＜2.0，第二氧化物层的厚度为3nm以上4nm以下。
在使用锆作为过渡金属元素M的情况下，当令第一氧化物层的组成为ZrOx、令第二氧化物层的组成为ZrOy时，优选0.9≤x≤1.4，1.9＜y＜2.0，第二氧化物层的厚度为1nm以上5nm以下。
在单极型的电阻变化型元件的情况下，能够使用Ni、Nb、Hf、Zr、Co、Cu、Ti、W等作为过渡金属元素M。
在本实施方式的电阻变化型元件中，通过在上部电极上配置保护层，利用形成上部接触孔时的过剩的蚀刻、用于形成上部接触栓的材料与上部电极的材料发生反应，防止上部电极的厚度和体积的变动。由此，能够抑制在上部电极形成的微小突起的参差不齐（突起的数量和长度等），降低初始击穿所需的电压的参差不齐。由此，不仅能够更稳定地实现氧化还原反应所引起的电阻变化动作，而且能够抑制元件间的参差不齐。
[元件的制造方法]
图2和图3是表示本发明的第一实施方式的电阻变化型元件的制造方法的工序的图。图2（a）是表示形成下部电极材料层104’的工序的图，该下部电极材料层104’在形成于基板（未图示）上的层间绝缘层（未图示）上形成，图2（b）是表示形成氧化物材料层105z’的工序的图，图2（c）是表示形成第二氧化物材料层105y’和第一氧化物材料层105x’的工序的图，图2（d）是表示形成上部电极材料层106’和保护材料层110’的工序的图，图2（e）是表示对保护材料层110’进行蚀刻的工序的图，图2（f）是表示以图2（e）的保护材料层110’为掩模，对上部电极材料层106’、第二氧化物材料层105y’、第一氧化物材料层105x’和下部电极材料层104’同时进行蚀刻，形成下部电极材料层104、第一氧化物层105x、第二氧化物层105y、上部电极层106和保护层110的工序的图。此处，使用保护材料层110’为蚀刻时的掩模，所以所得到的保护层110的厚度比当初形成保护材料层110’时的厚度薄。
图3（a）是表示形成第二层间绝缘层107的工序的图，图3（b）是表示在第二层间绝缘层107形成上部接触孔108’的工序的图，图3（c）是表示在上部接触孔108’内部形成上部接触栓108的工序的图，图3（d）是表示形成上部配线109的工序的图。另外，在图2和图3中，省略基板100、下部配线101、第一层间绝缘层102和下部接触栓103。在基板形成有用于驱动电阻变化型元件或电阻变化型元件阵列的晶体管或电路，产生电阻变化型元件或电阻变化型元件阵列的驱动所需的电信号，并供给至电阻变化型元件或电阻变化型元件阵列。
如图2和图3所示，第一实施方式的电阻变化型元件的制造方法在以M为一种过渡金属元素、以O为氧时，具有：形成下部电极材料层104’的工序（图2（a））；在下部电极材料层104’上依次形成第一氧化物材料层105x’和第二氧化物材料层105y’的工序，该第一氧化物材料层105x’在令O相对于M的组成比为x（其中，x为正数）时由MOx构成，该第二氧化物材料层105y’在令O相对于M的组成比为y（其中，y＞x）时由MOy构成（图2（b）～图2（c））；在第二氧化物材料层105y’上形成上部电极材料层106’的工序（图2（d））；在上部电极材料层106’上形成具有与上部电极材料层106’不同的组成的保护材料层110’的工序（图2（d））；将下部电极材料层104’、第一氧化物材料层105x’、第二氧化物材料层105y’、上部电极材料层106’和保护材料层110’加工为规定的形状，分别形成下部电极104、第一氧化物层105x、第二氧化物层105y、上部电极106和保护层110的工序（图2（e））～图2（f））；以覆盖保护层110的方式形成层间绝缘层（第二层间绝缘层107）的工序（图3（a））；以贯通层间绝缘层（第二层间绝缘层107）地在底面使保护层110’露出、使上部电极106不露出的方式形成上部接触孔108’的工序（图3（b））；在上部接触孔108’的内部形成上部接触栓108的工序（图3（c））；和以与上部接触栓108接触的方式形成上部配线109的工序（图3（d））。此时，上部电极106通过配线工序处理被进行加热处理（加热工序）。通过对上部电极106加热，形成向第二氧化物层105y突出且不贯通第二氧化物层105y的多个微小突起106x。
为了制造图1所例示的结构，首先需要在基板100上形成下部配线101、第一层间绝缘层102和下部接触栓103。该方法能够使用公知的技术，本领域技术人员自然能够明白，所以省略其说明。
当第一层间绝缘层102和下部接触栓103以各自的上端面成为一个平面的方式被平坦化时，在其上，如图2（a）所示那样，例如使用钽靶（Ta target），利用在氩（Ar）和氮（N）的混合气体气氛中进行溅射的反应性溅射法（reactive sputtering），形成例如由钽氮化物构成的下部电极材料层104’。
接着，如图2（b）所示，在下部电极材料层104’上，利用例如氧气气氛中溅射钽靶的反应性溅射法，形成例如厚度为50nm的例如由钽氧化物构成的氧化物材料层105z’。
接着，如图2（c）所示，氧化物材料层105z’的上部通过等离子体氧化（plasma Oxidation）被氧化，形成厚度例如为5nm以上8nm以下的第二氧化物材料层105y’。氧化物材料层105’中的未被氧化的部分成为第一氧化物材料层105x’。第一氧化物材料层105x’的厚度为42nm以上45nm以下。通过恰当地设定等离子体氧化的处理时间和处理条件，能够调整第二氧化物材料层105y’的厚度和含氧率。
接着，如图2（d）所示，在第二氧化物材料层105y’上，例如利用溅射法形成上部电极材料层106’和保护材料层110’，该上部电极材料层106’和保护材料层110’的厚度例如分别为15nm以上50nm以下和100nm。关于各层的厚度，考虑第二层间绝缘层107的材料和由此决定的与保护材料层110’的选择比（例如SiO2与TiAlN的选择比）、以及各层的厚度和其参差不齐，恰当地决定。
接着，如图2（e）所示，保护材料层110’，使用例如由光致抗蚀剂（photo resist）构成的规定的形状的掩模（未图示），例如利用使用Cl2（150sccm）、Ar（300sccm）和CHF3（5sccm）的混合气体的干法蚀刻（dry etching），整形为规定的形状，之后除去光致抗蚀剂掩模（photoresist mask）。
接着，如图2（f）所示，上部电极材料层106’、第二氧化物材料层105y’、第一氧化物材料层105x’和下部电极材料层104’，以成为该规定的形状的保护材料层110’为硬掩模，例如利用使用Cl2（60sccm）、Ar（170sccm）和O2（30sccm）的混合气体的干法蚀刻，整形为该规定的形状。通过该工序，形成保护层110、上部电极106、第二氧化物层105y、第一氧化物层105x和下部电极104。由于蚀刻的影响，保护层110比图2（e）的保护材料层110’薄。
接着，如图3（a）所示，第一层间绝缘层102（未图示）、以覆盖保护层110、上部电极106、第二氧化物层105y、第一氧化物层105x和下部电极104的方式，例如利用等离子体CVD法（plasma CVD），形成例如厚度为200nm的例如由二氧化硅构成的层。二氧化硅层通过在400℃进行10分钟的加热处理而致密化，形成第二层间绝缘层107。通过该加热处理，在上部电极106形成成长途中的微小突起106x’。成长途中的微小突起106x’比图1的微小突起106x的长度b短。
接着，如图3（b）所示，在第二层间绝缘层107，以从第二层间绝缘层107的上端面贯通至保护层110的方式，利用所期望的掩模和干法蚀刻形成上部接触孔108’。该干法蚀刻的条件和时间以上部接触孔108’不穿透保护材料层110’而到达上部电极106的方式进行调整。在图3（b）的例子中，上部接触孔108’的下端部到达保护层110的上表面的下方，保护层110的一部分由蚀刻除去。
接着，如图3（c）所示，例如利用溅射/CVD法形成厚度分别为10nm/12nm的钛/氮化钛（Ti/TiN）作为紧贴/阻碍层，例如利用CVD法沉积作为填充层的厚度为250nm的钨（W），利用CMP法除去第二层间绝缘层107上的钛/氮化钛和钨，由此，在上部接触孔108’的内部形成上部接触栓108。另外，也可以不利用CVD法或CMP法，而利用镀敷（plating）等其它成膜方法或回蚀（etch back）等其它除去方法。
最后，如图3（d）所示，以覆盖在第二层间绝缘层107的上端面露出的上部接触栓108的方式，例如利用溅射法沉积例如铝，通过使用所期望的掩模进行干法蚀刻，以覆盖在第二层间绝缘层107的上端面露出的上部接触栓108的方式形成上部配线109。之后，为了进行烧结，例如在400℃氮气氛下进行10分钟热处理（加热工序）。在该工序中，在上部电极106完成微小突起106x，完成电阻变化型元件10。
另外，第一氧化物材料层105x’和第二氧化物材料层105y’例如也可以利用溅射分别个别地形成。通过对形成中的氧气的流量进行调整，能够个别地调整第一氧化物层（TaOx）的x的值和第二氧化物层（TaOy）的y的值，也可以使用具有被另外调整的含氧率的氧化物靶，利用溅射法形成第二氧化物层。通过调整溅射条件和时间，能够将第二氧化物层的厚度调整为例如5nm以上8nm以下。
在使用铪作为过渡金属元素M的情况下，使用Hf靶，利用在氩气和氧气中进行溅射的反应性溅射法，在下部电极材料层上形成氧化物材料层。在使用锆作为过渡金属元素M的情况下，使用Zr靶，利用在氩气和氧气中进行溅射的反应性溅射法，在下部电极材料层上形成氧化物材料层。
在任一情况下，均能够在形成氧化物材料层后，通过使用氩气和氧气的等离子体对氧化物材料层的表面进行等离子体氧化，形成第一氧化物材料层和第二氧化物材料层。第一氧化物层的含氧率能够通过改变反应性溅射法中的氧气相对于氩气的流量比而容易地进行调整。基板温度不必特别加热而能够为室温。第二氧化物层的厚度和含氧率能够通过使用氩气和氧气的等离子体的等离子体氧化的执行时间而容易地进行调整。
上部电极材料层106’由铂等贵金属构成，由于铂等贵金属的蚀刻率低，难以以光致抗蚀剂为掩模进行其蚀刻。通常，贵金属的蚀刻使用金属氧化物或金属氮化物为硬掩模来进行。在本实施方式的电阻变化型元件的制造方法中，通过将由钛和铝的合金的氮化物或钛的氮化物构成的保护材料层110’还在上部电极材料层106’的蚀刻中用作硬掩模，减少在制造工序中形成的层（包括掩模等）的数量，进一步简化制造工艺，实现效率化。
[第一实施例]
（1）制造条件等
在第一实施例中，使用上述第一实施方式的制造方法制作图1所示的结构的电阻变化型元件。
各部分的材料为，基板为硅基板，下部配线为铝，第一层间绝缘层为二氧化硅（SiO2），下部接触栓为作为紧贴/阻碍层各自的厚度为10nm/12nm的钛/氮化钛（Ti/TiN）和作为填充层的钨（W），下部电极为厚度30nm的钽氮化物（TaN），第一氧化物层为厚度45nm的钽氧化物（TaOx：x=1.6）、第二氧化物层为厚度5nm的钽氧化物（TaOy：y=2.48），上部电极为厚度50nm的铂，保护层为厚度50nm的氮化钛铝（TiAlN），第二层间绝缘层为厚度500nm的二氧化硅（SiO2），上部接触栓为作为紧贴/阻碍层各自为厚度10nm/12nm的钛/氮化钛（Ti/TiN）和作为填充层的钨（W），上部配线为铝。
下部配线和上部配线通过溅射法与掩模和干法蚀刻形成。第一层间绝缘层利用等离子体CVD法形成。用于形成下部接触栓的下部接触孔利用掩模和干法蚀刻形成。关于下部接触栓，分别利用溅射/CVD法形成紧贴/阻碍层（Ti/TiN），利用CVD法形成填充层（W）。下部电极材料层、上部电极材料层和保护材料层利用溅射法形成。这些形成方法能够使用公知的方法，所以省略详细的说明。
氧化物材料层利用在含有氧气的气氛中溅射包括单体的钽的靶的反应性溅射法形成。氧化物材料层的厚度使用椭圆偏振法（spectroscopic ellipsometry）测定，为50nm。溅射条件为功率1000W、成膜压力为0.05Pa、气体流量为Ar/O2=20/23sccm。关于氧化物材料层和第一氧化物层的组成（TaOx的x的值），在相同条件下以100nm的厚度形成钽氧化物，对所得到的钽氧化物层的组成利用RBS（卢瑟福背散射分光法：Rutherford Backscattering Spectrometry）法进行测定。测定结果为x=1.6。
第二氧化物层通过利用等离子体氧化法将氧化物材料层的表面氧化而得到。等离子体氧化的条件为，功率200W、压力0.3Pa、基板温度300℃，曝露时间在第二氧化物层的厚度为5.5nm时为15秒，在6nm时为20秒，在6.5nm时为27秒，在7nm时为37秒，在7.5nm时为48秒。关于第二氧化物层的组成，参照第二实施例。第二氧化物层的厚度利用椭圆偏振法测定。保护层的厚度在利用操作型电子显微镜（SEM）对元件的截面进行拍摄而测定的结果为54nm。上部接触栓的设计尺寸为一个边0.26μm的正方形。
保护材料层的干法蚀刻使用Cl2（150sccm）、Ar（300sccm）和CHF3（5sccm）的混合气体进行。蚀刻条件为，压力0.5Pa，被供给至ICP（inductively coupled plasma：感应耦合等离子体）发生装置的高频功率为700W，RF偏置功率为200W。
上部电极材料层的干法蚀刻条件为，使用Cl2（60sccm）、Ar（170sccm）和O2（30sccm）的混合气体，压力0.3Pa、ICP功率为1500W、偏置功率为600W。
第二氧化物层、第一氧化物层和下部电极材料层的干法蚀刻条件为，使用SF6（70sccm）、HBr（20sccm）的混合气体，压力1.0Pa，ICP功率为300W，偏置功率为200W。
第二层间绝缘层利用等离子体CVD法形成。CVD的条件为，在原料中使用Si(OC2H5)4，以O2（18000sccm）为反应气体，压力3.2Torr.，温度350℃，高频RF输出为500W，低频RF输出为1200W。之后，在400℃曝露10分钟，将二氧化硅层致密化。第二层间绝缘层的厚度为在保护层之上约300nm。
用于形成上部接触栓的上部接触孔利用掩模和干法蚀刻形成。掩模材料为光致抗蚀剂，干法蚀刻的条件为，使用C5F8（17sccm）、Ar（500sccm）和O2（23sccm）的混合气体，压力2.7Pa、ICP功率为1800W、偏置功率为1800W。由此，上部接触孔的底面到达保护层并且不贯通保护层，防止了上部电极在上部接触孔的底面露出。
上部接触栓分别利用溅射/CVD法形成紧贴/阻碍层，利用CVD法形成填充层。在紧贴/阻碍层的形成中，首先，令溅射条件为功率3500W、引入偏置功率3000W、压力35mTorr.，形成作为紧贴层的Ti，之后以Ti[N(CH3)2]4为原料，以N2（200sccm）、H2（300sccm）为反应气体，在压力1.3Torr.、功率750W、加热器温度450℃的条件下形成作为阻碍层的TiN。在填充层的形成中，首先，以WF6（40sccm）为原料气体，以SiH4(27sccm)、H2（1000sccm）为反应气体，在压力30Torr.、加热器温度450℃的条件下进行17秒的处理。之后，以WF6（95sccm）为原料气体，以H2（700sccm）为反应气体，在压力30Torr.、加热器温度450℃的条件下进行23秒的处理。
形成元件后，为了进行烧结，在氮气氛下以400℃仅进行10分钟的热处理。即，在形成上部电极材料层之后对其进行加热的是形成第二层间绝缘层时的400℃、10分钟和烧结时的400℃、10分钟。在上部接触孔形成后对上部电极材料层进行加热，是烧结时的400℃、10分钟。在没有保护层的情况下，在后者（上部接触孔形成后的加热工序），起因于上部电极材料层的厚度的参差不齐，容易在微小突起的形成中产生参差不齐。其它工序由于温度低而被认为对微小突起的形成没有帮助。
为了研究同一晶片面内的元件间的特性的参差不齐，令元件面积为0.25μm2（0.5μm×0.5μm的正方形）、令第二氧化物层的厚度为5.5nm、6nm、6.5nm、7nm、7.5nm这五种地制造了五个晶片。每一个晶片44片（chip）、每一片12个、合计制造了528个电阻变化型元件。
此外，为了研究元件面积的影响，对于第二氧化物层的厚度为6nm和6.5nm这两种厚度，制造了元件面积为0.25μm2、0.21μm2、0.36μm2、0.49μm2、0.64μm2、0.81μm2、1.00μm2、4.00μm2、25.0μm2、100μm2这10种的电阻变化型元件。
（2）元件的截面照片
图4是表示第一实施例的电阻变化型元件的主要部分的截面的图，图4（a）是透过型电子显微镜照片，图4（b）是对图4（a）的透过型电子显微镜照片进行描绘而得到的图。图4（b）中的附图标记与图1的附图标记相同，所以省略说明。箭头表示上部电极的厚度。另外，图4所示的样品的第二氧化物层的厚度为7nm、元件面积为0.25μm2。
如图4（b）中以虚线的圆所示那样，在第一实施方式的电阻变化型元件，以从上部电极106向第二氧化物层105y突出的方式形成有多个微小突起106x。
第二氧化物层105y在虚线的圆所示的部分具有多个局部薄的部分。
第二氧化物层105y在虚线的圆所示的部分形成有凹部，由此具有多个局部薄的部分。
微小突起106x的长度为约4nm，第二氧化物层105y的厚度为约7nm。即，微小突起106x的长度比第二氧化物层105y的厚度小。
微小突起106x与第一氧化物层105x物理上不接触。
第一氧化物层105x与第二氧化物层105y的界面是平坦的，另一方面，第二氧化物层105y与上部电极106的界面在虚线的圆所示的部分具有凹凸，由此第二氧化物层105y具有多个局部薄的部分。
在第二氧化物层105y与上部电极106的界面，上部电极106具有微小突起106x，由此，第二氧化物层105y具有多个局部薄的部分。
在图4中，由紧贴/阻碍层108b和填充层108a构成的上部接触栓108的下端部进入保护层110，保护层110的一部分通过蚀刻被除去。通过在上部接触栓108与上部电极106之间间隔有保护层110，上部接触栓108与上部电极106物理上不接触。
图5是在第一实施例的电阻变化型元件中将上部电极与第二氧化物层的界面放大后的图，图5（a）是透过型电子显微镜照片，图5（b）是将图5（a）的透过型电子显微镜照片进行描绘而得到的图。图5（b）中的标记与图1的标记相同，所以省略说明。
如图所示可知，微小突起106x或凹部沿构成上部电极106的材料（Pt）的晶界（图5中以虚线表示的部分）形成。这被认为是因为上部电极106的材料沿晶界向第二氧化物层105y一侧移动。还存在在此之前构成第二氧化物层105y的材料沿该晶界进入上部电极侧的可能性。即，还存在上部电极的构成材料进入氧化物层侧、以补足进入上部电极侧的氧化物的可能性。
（3）电阻变化动作
图6是表示第一实施例的电阻变化型元件的电阻变化动作例的图。例如，图6所示的样品是第二氧化物层的厚度为8nm、元件面积为0.25μm2的电阻变化型元件。
在确认电阻变化动作时，向电阻变化型元件的下部电极与上部电极之间交替地施加极性不同的电脉冲，（以下，向上部电极与上部电极之间施加电脉冲的意思表达为“向电阻变化型元件施加电脉冲”），此时，测定了下部电极与上部电极之间的电阻值（电阻）（以下，将下部电极与上部电极之间的电阻值表达为“电阻变化型元件的电阻值”）。电脉冲的极性及其大小通过以下部电极为基准的上部电极的电位确定。即，以与下部电极相比上部电极的电位高的情况为正的电压。
第一实施例的电阻变化型元件在施加负极性的电脉冲（电压-1.0V、脉冲宽度100ns）时，从高电阻状态（电阻值约100kΩ）向低电阻状态（电阻值约4kΩ）变化。在施加正极性的电脉冲（电压+1.5V、脉冲宽度100ns）的情况下，电阻变化型元件从低电阻状态向高电阻状态变化。即，表现出双极型的电阻变化动作。
在图6所示的例子中，能够将高电阻状态分配为信息“0”、低电阻状态分配为信息“1”。这样，通过施加正极性的电脉冲，电阻变化型元件成为高电阻状态，写入信息“0”。反之，通过施加负极性的电脉冲，电阻变化型元件成为低电阻状态，写入信息“1”。
在进行信息的读出的情况下，施加与电阻变化型元件的电阻状态变化的电压相比电压的绝对值小的读出用电压（例如0.5V）。其结果是，与电阻变化型元件的电阻值对应的电流被输出，通过检测其输出电流值，能够进行被写入的信息的读出。
[第二实施例]
在第二实施例中，确定在第一实施例中形成的第二氧化物层的组成。具体而言，以与第一实施例相同的条件在硅基板上形成氧化物材料层，通过以与第一实施例相同的条件将其等离子体氧化，形成第一氧化物材料层和第二氧化物材料层。
图7是表示在第二实施例中利用X射线反射率法测定厚度为5.5nm的第二氧化物层而得到的结果（实线）和拟合结果（虚线）的图。在拟合中使用Rigaku公司制的X射线反射率数据处理软件。如图7所示，拟合结果与测定值很一致。从拟合结果求取第二氧化物层（TaOy）的δ值（当令物质相对于X射线的折射率为n时，以δ=1-n表示）后，第二氧化物层的δ的值为20.0×10-6。已知一般情况下金属Ta的δ为39×10-6、Ta2O5的δ为22×10-6。根据δ值的大小关系，可以认为第二氧化物层与Ta2O5相比含氧量更高，该Ta2O5为定比组成（化学计量学组成）。因此，可以认为第二氧化物层的y值满足y＞2.5。y值也满足y＞2.1。
从以上结果可知，在第一实施例中制作的电阻变化型元件的第二氧化物层的组成在表示为TaOy时满足y＞2.1。
[第三实施例]
在第三实施例中，研究电阻变化型元件的上部电极的厚度、第二氧化物层的厚度、初始电阻（刚制造完时的电阻变化型元件的电阻值）的相关关系。就电阻变化型元件的构成、制造方法、条件等而言，除了第二氧化物层的厚度和上部电极的厚度以外，包括加热工序，与第一实施方式相同。
在本实施例中，令由铂构成的上部电极的厚度为20nm、25nm、30nn、40nm这四种，对于该四种厚度，分别使第二氧化物层的厚度在从5.5nm至7.5nm之间（在上部电极的厚度为20nm和30nm的情况下为从5.5nm至7.0nm之间）每0.5nm地变化，测定了元件的初始电阻。其它材料和制造条件等与第一实施例相同。
图8是表示第三实施例的电阻变化型元件的上部电极的厚度、第二氧化物层的厚度、初始电阻的关系的图。
在电阻变化型元件的初始电阻中，来自电阻率相对较高的第二氧化物层的初始电阻被认为是支配性的。初始电阻的大小由位于第一氧化物层与上部电极之间的第二氧化物层的厚度（第二氧化物层的厚度c与微小突起的长度b之差（c-b）决定。可以认为微小突起越长初始电阻越低。
如图8所示，如果第二氧化物层的厚度一定，则通过上部电极的厚度增加，电阻变化型元件的初始电阻变小。即，推测为上部电极越厚微小突起越长。此外，在上部电极的厚度一定的情况下，第二氧化物层越厚，电阻变化型元件的初始电阻越大。从以上的关系可知，电阻变化型元件的初始电阻能够基于第二氧化物层的厚度和上部电极的厚度进行控制。
通过在上部电极上配置保护层，能够抑制上部电极106的厚度的参差不齐。其结果是，能够通过调整上部电极的厚度和第二氧化物层的厚度来控制电阻变化型元件的初始电阻。
[第一实验例]
在第一实施例中形成的微小突起的突起量（height）为5nm以下，比较小，所以难以通过使用电子显微镜照片等直接观察来测定突起量。第一氧化物层的电阻率为6mΩcm，为半金属，而第二氧化物层的电阻率为107mΩcm左右（第一氧化物层的100万倍以上），比较高。因此，电阻变化型元件的初始电阻主要由第二氧化物层中的最薄的部分（相当于第二氧化物层的厚度c与微小突起的长度b之差（c-b）的部分）的电阻决定。第一氧化物层的厚度能够利用椭圆偏振法测定，所以认为，只要第二氧化物层的厚度一定，初始电阻就能够由相当于第二氧化物层的厚度c与微小突起的长度b之差（c-b）的第二氧化物层的厚度决定，初始电阻与微小突起的长度b为一对一的关系。因此，能够从电阻变化型元件的初始电阻定性地理解微小突起的长度b。
在第一实验例中，通过调查在改变上部电极的厚度的情况下元件的初始电阻怎样变化来研究上部电极的厚度的适当范围。在本实验例中，制作上部电极的厚度分别为5nm、8nm、10nm、13nm、20nm、25nm、35nm、40nm、80nm的电阻变化型元件，并测定各自的初始电阻。关于材料和制造方法，包括加热工序，与第一实施例相同。
图9是表示第一实验例的电阻变化型元件的上部电极的厚度与初始电阻的关系的图。
如图所示，初始电阻在上部电极的厚度为5nm、8nm的情况下约为108Ω，大致一定，随着上部电极的厚度从10nm向20nm增加，初始电阻下降至103Ω左右。如果上部电极的厚度超过20nm则初始电阻成为大致一定。
约108Ω的初始电阻与在上部电极使用铱Ir的情况（参照第三实验例）下的初始电阻（2×108Ω）大致相同。如第三实验例所说明的那样，当上部电极由铱构成时，不形成微小突起。
图10是表示在第一实验例中令上部电极的厚度为8nm时的电阻变化型元件的截面的图，图10（a）是透过型电子显微镜照片，图10（b）是将图10（a）的透过型电子显微镜照片进行描绘而得到的图。图10（b）中的标记与图1的标记相同，所以省略说明。
如图所示，可知在令上部电极的厚度为8nm的电阻变化型元件中，或者上部电极的表面平坦且光滑，未形成微小突起，或者即使存在微小突起也小到不能确认的程度。可以认为在上部电极的厚度为5nm或8nm那样极小的情况下，不形成微小突起，结果呈现与在上部电极使用铱Ir的情况相同的初始电阻。另一方面，当上部电极的厚度大于10nm时，微小突起的形成变成可见的程度，初始电阻也下降。当上部电极的厚度大于20nm时，微小突起的形成量也变得大致一定，初始电阻也变得大致一定。当上部电极的厚度大于25nm时，微小突起的形成量变得更加一定（固定），初始电阻也变得更加一定（固定）。
由此，上部电极的厚度优选大于10nm，更优选大于20nm，进一步优选大于25nm。基于使微小突起的形成量为一定的观点，上部电极的厚度更加优选大于35nm，最优选大于40nm。另外，上部电极的厚度如果过大则难以利用蚀刻进行成形（作为上部电极的典型材料的铂和钯等贵金属相对而言难以利用干法蚀刻进行加工），所以优选为100nm以下。
[比较例]
在比较例中，制造了从第一实施方式的电阻变化型元件除去保护层而得到的结构的电阻变化型元件。
具体而言，在图3（f）的工序之后，利用蚀刻将保护层110完全除去，然后进行图4的工序。保护层110的蚀刻利用与第一实施例相同的方法进行。即，在比较例中，保护层110仅作为硬掩模发挥作用，不作为上部电极106的保护层发挥作用。
此外，作为用于研究同一晶片面内的元件间的特性的参差不齐的样品，制作了元件面积为0.25μm2（0.5μm×0.5μm的正方形）、第二氧化物层的厚度为5nm、5.5nm、6nm、6.5nm这四种的四个晶片。此外，作为用于研究元件面积的影响的样品，除了上述不同点以外，利用与第一实施例相同的制造方法、条件制作。上部电极的厚度为约50nm。
图11是表示比较例的电阻变化型元件的概略结构的截面图。在图11中，对与图1相同的构成要素标注相同的标记。由此省略详细的说明。
图12是表示比较例的电阻变化型元件的主要部分的截面的图，图12（a）是透过型电子显微镜照片，图12（b）是将图12（a）的透过型电子显微镜照片进行描绘而得到的图。图12（b）中的标记与图11的标记相同，所以省略说明。另外，图12所示的样品的第二氧化物层的厚度为7nm、元件面积为0.25μm2。
如图12所示，在比较例中在上部电极106与第二氧化物层105y的界面，沿上部电极106的晶界形成有微小突起106x。
[第一实施例与比较例的对比：特性的参差不齐]
图13是对第一实施例与比较例的元件间的特性的参差不齐进行比较的图，图13（a）是表示本发明的第一实施例的第二氧化物层的厚度与初始电阻之间的关系的元件间的特性的参差不齐的图，图13（b）是表示比较例的第二氧化物层的厚度与初始电阻之间的关系的元件间的特性的参差不齐的图。
图13中的小方块和误差棒表示第一实施例和比较例中各自在同一晶片面内形成的528个元件的初始电阻分布（平均值和最大值与最小值）。
如图13所示，在比较例（图13（b））中，初始电阻在同一晶片面内大幅地参差不齐。另一方面，第一实施例（图13（a））中的初始电阻相对于比较例参差不齐飞跃性地被抑制。
推测比较例中特性大幅地参差不齐的原因在于，在使用CVD法填充上部接触孔形成时的过蚀刻和/或钨时，上部电极与钨CVD的材料气体发生反应，上部电极的Pt的一部分被替换为Pt与W的合金，上部电极的Pt的厚度（体积）变得参差不齐。如果上部电极的Pt的厚度变得参差不齐，则微小突起的长度也在同一晶片面内变得参差不齐。
推测第一实施例中特性参差不齐被抑制的原因在于，通过在上部电极上配置保护层抑制上部电极的厚度和/或体积的参差不齐。如果上部电极的厚度均匀，则微小突起的长度也在同一晶片面内均匀。
[第一实施例与比较例的对比：元件面积的影响]
图14是表示第一实施例与比较例的电阻变化型元件的面积与初始电阻之间的关系的图，图14（a）是本发明的第一实施例，图14（b）是比较例。电阻变化型元件的初始电阻与元件面积本来为反比例。由此，在作为两对数图表的图14，两者应该成为线形的关系。但是，在比较例中，初始电阻的尺寸依赖性以元件面积4μm2为界发生变化。其原因被认为在于，由于上部接触孔形成时的过剩的蚀刻、在上部接触栓形成时上部电极与钨气体发生反应而上部电极的实质的厚度发生变化。即使上部电极材料层在中间的工序按照设计以40nm的厚度形成，在不存在保护层的情况下，上部电极的厚度可能由于之后的工序而变化。
另一方面，在第一实施例中，相对于比较例，初始电阻的尺寸依赖性更接近线形。在第一实施例中，得到具有与实施例相比更接近设计值的初始电阻的电阻变化型元件，推测不易发生上部电极的厚度由于之后的工序而变化的现象。
[第二实验例]
图15是表示第二实验例的电阻变化型元件的截面的图，图15（a）是扫描型电子显微镜（SEM）照片，图15（b）是将图15（a）的扫描型电子显微镜照片进行描绘而得到的图。图15（b）中的标记与图11的标记相同，所以省略说明。在第二实验例中，利用操作型电子显微镜对以与比较例相同的方法制造的电阻变化型元件的截面进行拍摄，并分析了初始电阻参差不齐的原因。
在图15中，108b是作为紧贴/阻碍层的钛/氮化钛（Ti/TiN），108a是作为填充层的钨（W）。如图所示，可知紧贴/阻碍层108b在上部接触孔的底面与侧面的边界部分断开。作为层间绝缘层，通常如本实验例那样使用硅氧化物。铂和/或钯和它们的合金与由硅氧化物构成的绝缘层的紧贴性差，在上部电极与层间绝缘层之间容易产生剥落。如果上部接触孔的底面附近发生这样的剥落，则存在在位于该底面附近的紧贴/阻碍层产生断开的可能性。
106a是作为上部电极直接留有铂的部分，106b是作为上部电极形成的铂与形成上部接触栓时的钨的原料气体（CVD法中的原料气体）发生反应而成为合金（铂与钨的合金）的部分。可以认为该合金部分是由于从上述断开部分漏出钨的原料气体而产生的。如果产生合金部分，则包括纯粹的铂的部分的体积发生变化，微小突起形成的程度（数量和长度等）也会受到影响。
111是空隙。可以认为该空隙是由于钨的原料气体与上部电极的反应而产生的。
以虚线包围的部分是上部电极由于过剩的蚀刻而被侵蚀的部位。极难控制由于过剩的蚀刻而导致的上部电极的侵蚀量。即使不产生上述那样的断开和合金化，也难以控制上部电极的厚度和体积。
即使使用Cu作为上部接触栓，也会发生同样的问题。即，推测为：Cu利用镀敷形成，镀敷液与上部电极发生反应，上部电极的厚度同样会出现变动。
从第二实验例的结果能够得到以下那样的推论。即，由铂和/或钯和它们的合金构成的上部电极的上表面与层间绝缘层物理上接触，当在该层间绝缘层以到达上部电极的方式形成上部接触孔时，上部电极的厚度和体积发生变动，微小突起形成的程度（数量和长度等）发生参差不齐。该参差不齐结果能够成为各个元件的特性变得参差不齐的原因。
[第三实验例]
为了使电阻变化型元件进行电阻变化动作，优选对所制造的电阻变化型元件施加具有比在通常的电阻变化动作中使用的电压大的电压的电脉冲。通过该处理，在氧化物层内形成电通道，电阻变化型元件的特性参差不齐变小。（以下将刚制造完后在氧化物层内形成电通道的处理标记为初始击穿）。通过初始击穿，电阻变化型元件的电阻值从105～108Ω（100kΩ～100MΩ）下降至103～104Ω（1kΩ～10kΩ）。利用施加电脉冲而发生的氧化还原反应在导电性的通道部产生，是电阻变化动作的原因。初始击穿是形成这样的导电性通道、使电阻变化动作稳定地发生上必不可缺的处理。此外，如果不进行初始击穿地使电阻变化型元件发生电阻变化动作，则元件的特性容易产生参差不齐。初始击穿在抑制电阻变化型元件的特性参差不齐上也优选。
在第三实验例中研究该初始击穿所需的电压由于上部电极的材料热处理而如何变动。
图16是表示第三实验例中的电阻变化型元件的上部电极的材料与初始击穿电压的关系的图。上部电极的厚度为40nm、第二氧化物层的厚度为5.5nm、元件面积为0.25μm2。其它的结构和制造方法、条件与第一实施例相同。过渡金属氧化物M也与第一实施例一样为钽。初始击穿的脉冲宽度为100ns。
如图16所示，在铂、钯、铂-钽合金（Pt92%-Ta8%），与铱（Ir）相比，初始击穿所需的电压的绝对值小。这被认为是由于在铂、钯、铂-钽合金的例子中形成微小突起，在微小突起集中地产生电场，初始击穿的电压下降。通过选择能够形成微小突起的材料（铂、钯、铂-钽合金）作为上部电极，能够使初始击穿所需的电压下降。此外，能够推测不仅使用铂作为上部电极的材料的情况，而且在使用钯或铂-钽合金作为上部电极的材料的情况下，本发明也有效。
图17是表示第三实验例（上部电极为Ir）的电阻变化型元件的截面的图，图17（a）是透过型电子显微镜照片，图17（b）是将图17（a）的透过型电子显微镜照片进行描绘而得到的图。图17（b）中的标记与图11的标记相同，所以省略说明。如图17所示，在将Ir用于上部电极的情况下，上部电极106与第二氧化物层105y的边界非常光滑（平坦），不产生微小突起。
此外，如图16所示，在由铂构成上部电极的情况下也为如下情形：在省略利用烧结进行的加热工序的情况（最左侧的小方块）下，初始击穿所需的电压的绝对值（2.2V）与铱的情况相同程度那么大。由此推测为了形成微小突起而优选进行热处理。
在将电阻变化型元件用作存储器的情况下，例如假定使用晶体管作为开关元件。作为一个例子，能够考虑以下那样的结构。该晶体管的源极或漏极中的一方在各存储单元与电阻变化型元件串联连接。晶体管的栅极与字线连接，通过使晶体管导通或断开选择特定的电阻变化型元件，进行写入动作和读出动作。
在晶体管的源极或漏极中的未与电阻变化型元件连接的一侧和电阻变化型元件的未与晶体管连接的一侧的端子中，一方与位线连接，另一方与源极线连接，向电阻变化型元件施加写入电压或读出电压。因为晶体管与电阻变化型元件电串联连接，所以所施加的电源电压被分别分配至晶体管和电阻变化型元件。
电阻变化型元件的初始电阻相对于施加电压非线性地变化，当施加电压变大时初始电阻的值下降。当初始击穿的电压为2.0V以上时，晶体管的电阻值与电阻变化型元件的电阻值之差变小，电源电压的对晶体管的分压变大。因此，在电阻变化型元件不被施加充分的电压，初始击穿变得困难。由此，优选电阻变化型元件的初始击穿电压为2.0V以下。
通过形成微小突起106x，能够使电阻变化型元件的初始击穿电压为2.0V以下。由此，能够将电阻变化型元件应用于使用晶体管作为开关元件的存储器。
从上述说明可知，对本领域技术人员而言，本发明的很多改良和其它实施方式容易明白。因此，上述说明仅应该作为例示解释，是为了将执行本发明的最好的方式教给本领域技术人员而提供的。能够不脱离本发明的精神地对其结构和/或功能的详细内容进行实质的变更。
产业上的可利用性
本发明的电阻变化型元件及其制造方法作为能够抑制元件间特性的参差不齐的电阻变化型元件及其制造方法是有用的。
附图标记的说明
10电阻变化型元件
20电阻变化型元件
100基板
101下部配线
102第一层间绝缘层
103下部接触栓
103a填充层
103b紧贴/阻碍层
104下部电极
104’下部电极材料层
105氧化物层
105’氧化物材料层
105x第一氧化物层
105x’第一氧化物材料层
105y第二氧化物层
105y’第二氧化物材料层
105z’氧化物材料层
106上部电极
106’上部电极材料层
106a上部电极（铂）
106b铂与钨的合金
106x微小突起
107第二层间绝缘层
108上部接触栓
108’上部接触孔
108a填充层
108b紧贴/阻碍层
109上部配线
110保护层
110’保护材料层
111空隙

Claims (12)

1.一种电阻变化型元件，其特征在于：
在以M为一种过渡金属元素、以O为氧时，包括：
下部电极；
第一氧化物层，其在所述下部电极上形成，在令O相对于M的组成比为x时由MOx构成，其中，x为正数；
第二氧化物层，其在所述第一氧化物层上形成，在令O相对于M的组成比为y时由MOy构成，其中，y＞x；
在所述第二氧化物层上形成的上部电极；
保护层，其在所述上部电极上形成，由具有与所述上部电极不同的组成的导电性材料构成；
以覆盖所述保护层的方式形成的层间绝缘层；和
在贯通所述层间绝缘层的上部接触孔内形成的上部接触栓，其中
所述上部电极具有向所述第二氧化物层突出且不贯通所述第二氧化物层的多个微小突起，
所述上部接触栓，与所述上部电极物理上不接触，而与所述保护层物理上接触，由此与所述上部电极电连接。
2.如权利要求1所述的电阻变化型元件，其特征在于：
所述第二氧化物层以与所述微小突起对应的方式具有多个局部薄的部分。
3.如权利要求2所述的电阻变化型元件，其特征在于：
所述第二氧化物层在与所述上部电极的界面具有多个凹部，由此具有多个局部薄的部分。
4.如权利要求3所述的电阻变化型元件，其特征在于：
所述凹部沿构成所述上部电极的材料的晶界形成。
5.如权利要求2所述的电阻变化型元件，其特征在于：
所述第一氧化物层与所述第二氧化物层的界面是平坦的，而所述第二氧化物层与所述上部电极的界面具有凹凸，由此，所述第二氧化物层具有多个局部薄的部分。
6.如权利要求1～5中的任一项所述的电阻变化型元件，其特征在于：
所述过渡金属元素是钽，满足2.1≤y和0.8≤x≤1.9。
7.如权利要求1～6中的任一项所述的电阻变化型元件，其特征在于：
所述上部电极的厚度比10nm大、比100nm小。
8.如权利要求1～6中的任一项所述的电阻变化型元件，其特征在于：
所述上部电极的厚度比20nm大、比100nm小。
9.如权利要求1～8中的任一项所述的电阻变化型元件，其特征在于：
所述上部电极由铂、钯、含有铂的合金、含有钯的合金中的任一种构成。
10.如权利要求1所述的电阻变化型元件，其特征在于：
所述微小突起与所述第一氧化物层物理上不接触。
11.如权利要求1～10中的任一项所述的电阻变化型元件，其特征在于：
所述保护层由钛与铝的合金的氮化物或钛的氮化物构成。
12.一种电阻变化型元件的制造方法，其特征在于：
在以M为一种过渡金属元素、以O为氧时，具有：
形成下部电极材料层的工序；
在所述下部电极材料层上依次形成第一氧化物材料层和第二氧化物材料层的工序，该第一氧化物材料层在令O相对于M的组成比为x时由MOx构成，该第二氧化物材料层在令O相对于M的组成比为y时由MOy构成，其中，x为正数，y＞x；
在所述第二氧化物材料层上形成上部电极材料层的工序；
在所述上部电极材料层上形成具有与所述上部电极材料层不同的组成的保护材料层的工序；
将所述下部电极材料层、所述第一氧化物材料层、所述第二氧化物材料层、所述上部电极材料层和所述保护材料层加工为规定的形状，分别形成下部电极、第一氧化物层、第二氧化物层、上部电极和保护层的工序；
以覆盖所述保护层的方式形成层间绝缘层的工序；
贯通所述层间绝缘层、形成上部接触孔的工序，使得所述保护层在底面露出，所述上部电极不露出；
在所述上部接触孔的内部形成上部接触栓的工序；和
通过对所述上部电极加热，形成向所述第二氧化物层突出且不贯通所述第二氧化物层的多个微小突起的工序。
CN2010800572852A 2009-12-18 2010-12-14 电阻变化型元件及其制造方法 Withdrawn CN102696107A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009287685 2009-12-18
JP2009-287685 2009-12-18
PCT/JP2010/007250 WO2011074243A1 (ja) 2009-12-18 2010-12-14 抵抗変化型素子及びその製造方法

Publications (1)

Publication Number Publication Date
CN102696107A true CN102696107A (zh) 2012-09-26

Family

ID=44167013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800572852A Withdrawn CN102696107A (zh) 2009-12-18 2010-12-14 电阻变化型元件及其制造方法

Country Status (4)

Country Link
US (1) US8530321B2 (zh)
JP (1) JP5036909B2 (zh)
CN (1) CN102696107A (zh)
WO (1) WO2011074243A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599665A (zh) * 2020-11-27 2021-04-02 上海华力微电子有限公司 RRAM Cell stack TaOx制作方法和结构
US11527715B2 (en) * 2018-10-12 2022-12-13 Vmemory Corp. Method for controlling current path by using electric field, and electronic element

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012001978A1 (ja) * 2010-07-01 2012-01-05 パナソニック株式会社 不揮発性記憶素子及びその製造方法
WO2013073187A1 (ja) * 2011-11-17 2013-05-23 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその製造方法
WO2013111545A1 (ja) * 2012-01-25 2013-08-01 パナソニック株式会社 抵抗変化型不揮発性記憶素子とその製造方法
WO2013140768A1 (ja) * 2012-03-21 2013-09-26 パナソニック株式会社 不揮発性記憶装置及びその製造方法
US9680091B2 (en) * 2012-06-15 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a complimentary resistive switching random access memory for high density application
US8598560B1 (en) * 2012-07-12 2013-12-03 Micron Technology, Inc. Resistive memory elements exhibiting increased interfacial adhesion strength, methods of forming the same, and related resistive memory cells and memory devices
US8964448B2 (en) 2012-08-09 2015-02-24 Micron Technology, Inc. Memory cells having a plurality of resistance variable materials
JP2014082279A (ja) * 2012-10-15 2014-05-08 Panasonic Corp 不揮発性記憶装置及びその製造方法
WO2014076869A1 (ja) 2012-11-14 2014-05-22 パナソニック株式会社 不揮発性記憶素子及びその製造方法
US9450183B2 (en) * 2014-08-12 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Memory structure having top electrode with protrusion
US9735357B2 (en) 2015-02-03 2017-08-15 Crossbar, Inc. Resistive memory cell with intrinsic current control
US10840442B2 (en) * 2015-05-22 2020-11-17 Crossbar, Inc. Non-stoichiometric resistive switching memory device and fabrication methods
US10873023B2 (en) * 2016-03-31 2020-12-22 Crossbar, Inc. Using aluminum as etch stop layer
US10283700B2 (en) 2017-06-20 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure with magnetic tunnel junction (MTJ) cell
US10276634B2 (en) * 2017-06-20 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure with magnetic tunnel junction (MTJ) cell
CN114864814B (zh) * 2022-04-06 2024-04-23 华中科技大学 一种选通管及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050167699A1 (en) * 2003-10-23 2005-08-04 Matsushita Electric Industrial Co., Ltd. Variable resistance element, method of manufacturing the element, memory containing the element, and method of driving the memory
WO2008117371A1 (ja) * 2007-03-23 2008-10-02 Fujitsu Limited 抵抗記憶素子及び不揮発性半導体記憶装置
US20080278990A1 (en) * 2007-05-09 2008-11-13 Pragati Kumar Resistive-switching nonvolatile memory elements
CN101501850A (zh) * 2006-10-16 2009-08-05 松下电器产业株式会社 非易失性存储元件及其制造方法
CN101542730A (zh) * 2007-06-05 2009-09-23 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置
CN101636840A (zh) * 2006-11-17 2010-01-27 松下电器产业株式会社 非易失性存储元件、非易失性存储器件、非易失性半导体器件以及非易失性存储元件的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001107238A (ja) 1999-07-28 2001-04-17 Sharp Corp プラチナ電極上の単相ペロブスカイト強誘電体膜およびその形成方法
JP2005340418A (ja) 2004-05-26 2005-12-08 Mitsubishi Materials Corp ヒロック発生のない白金合金膜およびその白金合金膜を形成するためのスパッタリングターゲット
US7208372B2 (en) * 2005-01-19 2007-04-24 Sharp Laboratories Of America, Inc. Non-volatile memory resistor cell with nanotip electrode
JP4699932B2 (ja) 2006-04-13 2011-06-15 パナソニック株式会社 抵抗変化素子とそれを用いた抵抗変化型メモリならびにその製造方法
WO2008075412A1 (ja) 2006-12-19 2008-06-26 Fujitsu Limited 抵抗変化素子及びその製造方法
WO2008111199A1 (ja) * 2007-03-14 2008-09-18 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
JP2009146943A (ja) 2007-12-11 2009-07-02 Fujitsu Ltd 抵抗変化素子、これを用いた半導体記憶装置、及びそれらの作製方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050167699A1 (en) * 2003-10-23 2005-08-04 Matsushita Electric Industrial Co., Ltd. Variable resistance element, method of manufacturing the element, memory containing the element, and method of driving the memory
CN101501850A (zh) * 2006-10-16 2009-08-05 松下电器产业株式会社 非易失性存储元件及其制造方法
CN101636840A (zh) * 2006-11-17 2010-01-27 松下电器产业株式会社 非易失性存储元件、非易失性存储器件、非易失性半导体器件以及非易失性存储元件的制造方法
WO2008117371A1 (ja) * 2007-03-23 2008-10-02 Fujitsu Limited 抵抗記憶素子及び不揮発性半導体記憶装置
US20080278990A1 (en) * 2007-05-09 2008-11-13 Pragati Kumar Resistive-switching nonvolatile memory elements
CN101542730A (zh) * 2007-06-05 2009-09-23 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527715B2 (en) * 2018-10-12 2022-12-13 Vmemory Corp. Method for controlling current path by using electric field, and electronic element
CN112599665A (zh) * 2020-11-27 2021-04-02 上海华力微电子有限公司 RRAM Cell stack TaOx制作方法和结构

Also Published As

Publication number Publication date
US20120252184A1 (en) 2012-10-04
WO2011074243A1 (ja) 2011-06-23
US8530321B2 (en) 2013-09-10
JP5036909B2 (ja) 2012-09-26
JPWO2011074243A1 (ja) 2013-04-25

Similar Documents

Publication Publication Date Title
CN102696107A (zh) 电阻变化型元件及其制造方法
JP5863302B2 (ja) 二端子抵抗性スイッチングデバイス構造及びその製造方法
CN101771131B (zh) 制造电阻式存储器件的方法
US8766233B2 (en) Semiconductor device with variable resistance element and method for manufacturing the same
US9214628B2 (en) Nonvolatile memory element, nonvolatile memory device, and manufacturing method for the same
US8441060B2 (en) Nonvolatile memory element and nonvolatile memory device incorporating nonvolatile memory element
US8581364B2 (en) Resistance memory devices and methods of forming the same
US8437173B2 (en) Nonvolatile memory element, manufacturing method thereof, design support method therefor, and nonvolatile memory device
CN103650142B (zh) 电阻变化元件及其制造方法
US8097878B2 (en) Nonvolatile memory elements with metal-deficient resistive-switching metal oxides
JP5488463B2 (ja) 半導体記憶装置及びその動作方法
CN102714210B (zh) 非易失性存储元件以及非易失性存储元件的制造方法
US20120295413A1 (en) Method of manufacturing non-volatile semiconductor memory element and method of manufacturing non-volatile semiconductor memory device
TW201143081A (en) Memory element and memory device
JP2006210882A (ja) 抵抗体を利用した不揮発性メモリ素子及びその製造方法
CN101542728A (zh) 非易失性存储器件
JP4913268B2 (ja) 不揮発性記憶装置及びその製造方法
JPWO2010064410A1 (ja) 不揮発性記憶素子
TW202029496A (zh) 包含異構通道之電晶體及相關裝置、電子系統及方法
JP2014082477A (ja) 不揮発性記憶素子及びその製造方法
JP2009146943A (ja) 抵抗変化素子、これを用いた半導体記憶装置、及びそれらの作製方法
JP5464148B2 (ja) 抵抗変化素子
US8716098B1 (en) Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
TWI418027B (zh) 相變化記憶裝置及其製造方法
US20190088874A1 (en) Non-volatile memory devices, rram devices and methods for fabricating rram devices with magnesium oxide insulator layers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C04 Withdrawal of patent application after publication (patent law 2001)
WW01 Invention patent application withdrawn after publication

Application publication date: 20120926