JPWO2010064410A1 - 不揮発性記憶素子 - Google Patents

不揮発性記憶素子 Download PDF

Info

Publication number
JPWO2010064410A1
JPWO2010064410A1 JP2010541224A JP2010541224A JPWO2010064410A1 JP WO2010064410 A1 JPWO2010064410 A1 JP WO2010064410A1 JP 2010541224 A JP2010541224 A JP 2010541224A JP 2010541224 A JP2010541224 A JP 2010541224A JP WO2010064410 A1 JPWO2010064410 A1 JP WO2010064410A1
Authority
JP
Japan
Prior art keywords
layer
oxygen
deficient
resistance
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010541224A
Other languages
English (en)
Other versions
JP5400797B2 (ja
Inventor
神澤 好彦
好彦 神澤
三谷 覚
覚 三谷
魏 志強
志強 魏
高木 剛
剛 高木
幸治 片山
幸治 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2010541224A priority Critical patent/JP5400797B2/ja
Publication of JPWO2010064410A1 publication Critical patent/JPWO2010064410A1/ja
Application granted granted Critical
Publication of JP5400797B2 publication Critical patent/JP5400797B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本発明の不揮発性記憶素子は、第1電極(103)と、第2電極(109)と、第1電極と第2電極との間に配設され、第1電極と第2電極との間に印加される電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層(106)と、第1電極と第2電極との少なくとも一方は白金を含む白金含有層(107)を備え、抵抗変化層は少なくとも、白金含有層と物理的に接触しない第1の酸素不足型遷移金属酸化物層(104)と、第1の酸素不足型遷移金属酸化物層と白金含有層との間に配設され白金含有層と物理的に接触する第2の酸素不足型遷移金属酸化物層(105)とを備え、第1の酸素不足型遷移金属酸化物層に含まれる酸素不足型遷移金属酸化物をMOx、第2の酸素不足型遷移金属酸化物層に含まれる酸素不足型遷移金属酸化物をMOyと表したとき、x<yを満たし、白金含有層は膜厚が1nm以上23nm以下であって抵抗変化層と物理的に接触している。

Description

本発明は、不揮発性記憶素子に関する。より詳しくは、印加される電気的信号に応じて抵抗値が変化する抵抗変化型の不揮発性記憶素子に関する。
近年、デジタル技術の進展に伴い、携帯型情報機器および情報家電などの電子機器が、より一層高機能化している。そのため、不揮発性記憶素子の大容量化、書き込み電力の低減、書き込み/読み出し時間の高速化、および長寿命化の要求が高まっている。
こうした要求に対して、既存のフローティングゲートを用いたフラッシュメモリの微細化には限界があると言われている。そこで、最近、抵抗変化層を記憶部の材料として用いる新たな抵抗変化型の不揮発性記憶素子に注目が集まっている。
図13は、従来の抵抗変化型の不揮発性記憶素子の概略構成を示す図である。図13に示すように、従来の不揮発性記憶素子600は、抵抗変化層602を下部電極層601と上部電極層603とでサンドイッチしたような非常に単純な構造で構成される。上下の電極間に、ある閾値以上の大きさの電圧を有する所定の電気的パルスを与えることで、上下の電極間の抵抗値が、高抵抗値あるいは低抵抗値へと変化する(抵抗変化動作する)。抵抗値と数値(データ)とを対応させることで、情報の記録が行われる。
抵抗変化型の不揮発性記憶素子は、構造及び動作が単純であることから、さらなる微細化や低コスト化が可能であると期待されている。さらに、高抵抗状態と低抵抗状態との間の変化が100ns以下という極めて短い時間で起こる場合もある事から、高速動作という観点でも注目を集めており、種々の提案が成されている。
最近、特に、抵抗変化層602に金属酸化物を使った抵抗変化型の不揮発性記憶素子に関する提案が多くなされている。このような金属酸化物を使った抵抗変化型の不揮発性記憶素子は、抵抗変化層に用いる材料によって大きく2種類に分類される。
第1は、特許文献1等に開示されている、ペロブスカイト材料(Pr(1−x)CaMnO(PCMO)、LaSrMnO(LSMO)、GdBaCo(GBCO)等)を抵抗変化層として用いた抵抗変化型の不揮発性記憶素子である。
第2は、特許文献2等に開示されている、2元系の遷移金属酸化物(遷移金属と酸素のみから構成された化合物)を用いた抵抗変化型の不揮発性記憶素子である。2元系の遷移金属酸化物は、上述のペロブスカイト材料と比較して、組成が非常に単純であるため、製造時の組成制御および成膜が比較的容易である。その上、半導体製造プロセスとの整合性も比較的良好であるという利点もある。かかる理由から最近では、2元系の遷移金属酸化物を用いた抵抗変化型の不揮発性記憶素子について、特に精力的に研究が行われている。
例えば、特許文献2では、抵抗変化材料として、ニッケル(Ni)、ニオブ(Nb)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、コバルト(Co)、鉄(Fe)、銅(Cu)、クロム(Cr)等の遷移金属の化学量論的な酸化物(oxide in stoichiometry)、及び、遷移金属の酸化物であって化学量論的組成を有する酸化物と比較して酸素含有量(原子比:総原子数に占める酸素原子数の割合、以下同様)が少ない酸化物(以下、酸素不足型遷移金属酸化物と呼ぶ)を抵抗変化材料として使った抵抗変化素子が開示されている。
特許文献3では、酸素不足型タンタル(Ta)酸化物を抵抗変化材料として使った抵抗変化素子が開示されている。同文献では、酸素不足型Ta酸化物をTaOと表した時、0.8≦x≦1.9(酸素濃度に換算して、44.4%から65.5%)を満足する範囲において、抵抗変化動作する素子が得られることが報告されている。
ここで酸素不足型酸化物をもう少し詳しく説明する。例えば、Taの場合、化学量論的組成を有する酸化物として、Taが知られている。Taでは、Ta原子とO原子が2:5の割合(原子比、以下同様)で含まれており、酸素含有率(原子比、以下同様)で表現すると71.4atm%である。酸素含有率が71.4atm%よりも低くなった状態の酸化物を、酸素不足型酸化物と呼ぶ。なお、この例の場合、Taの酸化物であるので、酸素不足型Ta酸化物と表現できる。
特許文献4には、チッ化チタンの表面を酸化してナノメートルオーダーのチタン酸化物(TiO)結晶膜を形成した構造を抵抗変化層に用いる例も開示されている。
以上のように、抵抗変化層の材料として、様々な材料が開示されている。しかし、抵抗変化層を挟む電極の材料として開示されているのは、ほとんどが、貴金属、すなわち、金(Au)、銀(Ag)、白金(Pt)、パラジウム(Pd)、ロジウム(Rh)、イリジウム(Ir)、ルテニウム(Ru)、オスミウム(Os)である。非特許文献1においては、電極材料として貴金属材料を用いた場合には、ポリシリコンや非金属材料を用いた場合に比べ抵抗変化動作を起こしやすいと記述されている。
貴金属の中でも、特にPtは最も頻繁に使用されている。特許文献1乃至4の全てにおいて、Ptを電極に使った抵抗変化型の不揮発性記憶素子が開示されている。つまり、金属酸化膜を使った抵抗変化型の不揮発性記憶素子の電極として、最も望ましい材料の一つがPtであると言える。
先行技術文献において、Ptを使った電極層の厚さ(膜厚)は、特許文献3においては100〜150nm、特許文献3においては100nmである。
特許文献5は、下部電極と、下部電極上に形成された抵抗記憶層と、抵抗記憶層上に形成された上部電極とを有し、高抵抗状態と低抵抗状態とを記憶し、電圧の印加によって高抵抗状態と低抵抗状態とを切り換える抵抗記憶素子であって、下部電極又は上部電極は、抵抗記憶層側に形成された貴金属より成る第1の導電膜と、第1の導電膜に接し、第1の導電膜より膜厚が厚い、非貴金属より成る第2の導電膜とを有する抵抗記憶素子を開示する。特許文献5においては、貴金属を使った電極層の厚さ(膜厚)は、10nm以上20nm以下である。
特開2005−340806号公報 特開2006−140464号公報 国際公開2008/059701号公報 特開2007−180202号公報 国際公開2008/117371号
I.G.Beak et al., Tech. Digest IEDM 2004, 587頁
電極層にPtを用いた従来の抵抗変化型の不揮発性記憶素子において、電気的特性(特に初期抵抗)の再現性や動作の信頼性(耐久性)の更なる向上が望まれていた。
本発明はかかる課題を解決するためになされたもので、電気的特性の再現性や動作の信頼性を向上させた抵抗変化型の不揮発性記憶素子を提供することを目的とする。
本件発明者らは、上記課題を解決すべく鋭意検討した。その結果、以下の点に気づいた。
図14は、抵抗変化層に酸素不足型Ta酸化物を用いた不揮発性記憶素子の断面を示す透過型電子顕微鏡(TEM)写真であって、図14(a)はプロセス中の最高温度を400℃とした場合、図14(b)はプロセス中の最高温度を100℃とした場合を示す。
図14(a)に示した素子は、膜厚が約50nmであるPt層からなる下部電極層703aの上に、膜厚が約23nmである第1の酸素不足型Ta酸化物層704aと、膜厚が約8nmである第2の酸素不足型Ta酸化物層705aと、膜厚が約80nmであるPt層からなる上部電極層709aとをこの順に積層させることで得られた。第1の酸素不足型Ta酸化物層704aの酸素含有量は、第2の酸素不足型Ta酸化物層705aの酸素含有量よりも高くした。図14(a)の素子は、半導体デバイスの製造にかかるプロセス技術を使用して作成された。プロセス中の加熱工程の最高温度は約400℃とした。400℃とは、例えば銅やアルミニウムからなる電極配線の形成を行う際に必要となる熱処理(シンタリングプロセス:sintering process)の温度である。
なお、各層の厚さは、透過型電子顕微鏡(TEM)写真に基づいて計測した。
図14(a)を詳細に検討すれば明らかなように、400℃の加熱を行った場合には、下部電極層703aから写真上方向に向かって、また上部電極層709aから写真下方向に向かって、すなわち、上部及び下部の電極から抵抗変化層側に向かって、Ptからなる小さな突起(写真中丸で囲った部分)が形成されていた。突起のほとんどは、上下のPt層の粒界(結晶粒界:grain boundary)付近から伸びていた。特に注目されるのは、上部電極層709aから延びた突起が、第2の酸素不足型Ta酸化物層の厚みの半分程度にまで達していることである。
一方で図14(b)に示した素子の製造方法は、図14(a)の素子と同様であるが、プロセス中の加熱工程の最高温度を100℃程度に抑えた。図14(b)に示すように、Ptからなる突起は発生していなかった。すなわち、下部電極層703bから第1の酸素不足型Ta酸化物層704bに向かうような突起や、上部電極層709bから第2の酸素不足型Ta酸化物層705bに向かうような突起は全く発生していなかった。
それぞれの素子について初期抵抗(加熱工程を含む試料作製工程が完了した直後における、上部電極層と下部電極層との間の抵抗値)を測定したところ、図14(a)に示した試料(Pt突起あり)では約10Ω程度であり、図14(b)に示した試料(Pt突起なし)では10Ω程度であった。すなわち突起が発生している場合には、初期抵抗が6桁も低くなっていた。
後述するように、第2の酸素不足型Ta酸化物層は素子の初期抵抗を調整するために設けたものであって、素子を安定して抵抗変化動作させるために極めて重要な役割を果たすものである。図14(a)のような突起が存在すれば、設計通りの初期抵抗が得られなくなる。すなわち突起部分では、第2の酸素不足型Ta酸化物層の膜厚が実質的に薄くなり、素子突起のない場合に比べ全体の抵抗値が低くなる。
突起が発生したとしても、その再現性が高ければ、突起の寄与も考慮して抵抗値を設計できる。しかしながら、突起の発生密度やその大きさ等を現実に高い再現性をもって制御することは困難である。そのため突起の発生は、素子の電気的特性の再現性を低下させる原因になる。
さらに、図14(a)のような状態で上部電極層と下部電極層との間に電圧を印加すると、電界ないし電流は突起部に集中する。このような状態で、繰り返し電圧を印加すれば、突起部周辺で酸素不足型Ta酸化物層が破壊され、上部電極層と下部電極層がショートして、抵抗変化が起こらなくなる可能性もある。すなわち突起は、素子の信頼性(耐久性)を低下させる要因にもなり得る。
以上の事から、電極から酸素不足型Ta酸化物層に向かった突起の発生を抑制することができれば、素子の電気的特性の再現性や動作の信頼性を向上できると期待される。
突起形成のメカニズムについては以下のような提案がなされた。すなわち、試料形成プロセスの加熱工程におけるPt層の変化が一つの要因であると考えられた。Pt層が高温になったときにPt原子がマイグレーション(migration)を起こせば、突起が発生しうる。突起がPt層の粒界から成長しているのは、マイグレーションがPt層の粒界に沿って生じやすいためと考えられた。
さらに本件発明者らは、抵抗変化層に含まれる遷移金属としてTaの代わりにHfを用いた場合でも同様な問題が生じるか否かを検証した。図15は、抵抗変化層に酸素不足型Hf酸化物を用いた不揮発性記憶素子の断面を示す透過型電子顕微鏡(TEM)写真であって、図15(a)はプロセス中の最高温度を400℃とした場合、図15(b)はプロセス中の最高温度を100℃とした場合を示す。
図15(a)に示した素子は、膜厚が約150nmであるW(タングステン)からなる下部電極層703cの上に、膜厚が約30nmである酸素不足型Hf酸化物層706cと、膜厚が約75nmであるPtからなる上部電極層709cとをこの順に積層させることで得られた。図15(a)の素子も、半導体デバイスの製造にかかるプロセス技術を使用して作成された。プロセス中の加熱工程の最高温度は約400℃とした。
図15(a)を詳細に検討すれば明らかなように、400℃の加熱を行った場合には、上部電極層709cから写真下方向に向かって、すなわち、上部電極層から抵抗変化層側に向かって、Ptからなる幅広の突起(写真中丸で囲った部分)が形成されていた。
一方で図15(b)に示した素子は、膜厚が約150nmであるW層からなる下部電極層703cの上に、膜厚が約30nmである酸素不足型Hf酸化物層706cと、膜厚が約75nmであるPt層からなる上部電極層709cとをこの順に積層させることで得られた。図15(b)の素子では、プロセス中の加熱工程の最高温度を100℃程度に抑えた。図15(b)に示すように、プロセス中の最高温度を100℃程度とした素子では、Ptからなる突起は発生していなかった。
以上の結果から、膜厚が大きいPt層(電極層)と酸素不足型遷移金属酸化物を構成要素として有する不揮発性記憶素子では、該遷移金属の種類に関係なく、高温に曝されることによりPtの突起が形成されやすいと考えられた。
また、上記の例ではPt単体からなる電極について述べたが、Ptを主成分とする材料(Ptの性質が強く残っているような合金材料)でも、同様の突起が形成されると推察された。つまり不揮発性記憶素子の電極材料として白金を使用した場合、プロセス再現性や信頼性の向上が課題となると考えられた。
ここで、素子形成時に加熱の工程を省略すれば、突起の形成が抑制できると期待される。しかしながら、一般の半導体プロセスにおいて、数百度程度の加熱工程は必要不可欠であり、素子製造プロセス中の加熱温度の上限を100℃程度とすることは現実的でない。
かかる知見に基づきさらに検討を加えた結果、本件発明者らは、白金を含む電極層の膜厚を薄くすることで突起の発生を抑制できることを見い出した。
すなわち、上記課題を解決すべく、本発明の不揮発性記憶素子は、第1電極と、第2電極と、前記第1電極と前記第2電極との間に配設され、前記第1電極と前記第2電極との間に印加される電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備え、前記抵抗変化層は、遷移金属の酸化物であって化学量論的組成を有する酸化物と比較して原子比である酸素の含有量が少ない酸化物である酸素不足型遷移金属酸化物を含み、前記第1電極と前記第2電極との少なくとも一方は白金を含む白金含有層を備え、前記抵抗変化層は少なくとも、前記白金含有層と物理的に接触しない第1の酸素不足型遷移金属酸化物層と、前記第1の酸素不足型遷移金属酸化物層と前記白金含有層との間に配設され前記白金含有層と物理的に接触する第2の酸素不足型遷移金属酸化物層とを備え、前記第1の酸素不足型遷移金属酸化物層に含まれる酸素不足型遷移金属酸化物をMO、前記第2の酸素不足型遷移金属酸化物層に含まれる酸素不足型遷移金属酸化物をMOと表したとき、x<yを満たし、前記白金含有層は膜厚が1nm以上23nm以下であって前記抵抗変化層と物理的に接触している。
かかる構成では、Pt層から抵抗変化層への突起の発生が抑制され、電気的特性の再現性や動作の信頼性を向上させた抵抗変化型の不揮発性記憶素子を提供できる。また、抵抗変化層のうち抵抗値の変化が生じるPt層に接する部分が相対的に高抵抗となる。よって、“ならし”工程を不要とすることができる。
上記の不揮発性記憶素子において、前記遷移金属がタンタルであってもよく、また、前記白金含有層の膜厚が1nm以上10nm以下であってもよい。
本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
本発明は、上記のような構成を有し、以下のような効果を奏する。すなわち、電気的特性の再現性や動作の信頼性を向上させた抵抗変化型の不揮発性記憶素子を提供できる。
図1は、本発明の第1実施形態にかかる不揮発性記憶素子の概略構成の一例を示した断面図である。 図2は、本実施例で得られた素子断面のTEM写真であり、図2(a)は素子Aの断面、図2(b)は素子Bの断面、図2(c)は素子Cの断面を示す。 図3は、本発明の第1実施形態の実施例において、素子A、素子B、素子Cの初期抵抗をPt層の膜厚に対してプロット(plot)した結果を示す図である。 図4は、本発明の第1実施形態の実施例において、素子A、素子B、素子Cが抵抗変化動作するか否かを検証した結果を示す図であって、図4(a)は素子Oの抵抗変化動作を示す図、図4(b)は素子Aの抵抗変化動作を示す図、図4(c)は素子Bの抵抗変化動作を示す図、図4(d)は素子Cの抵抗変化動作を示す図である。 図5は、Ptをどの程度堆積すれば全面を隙間なく覆う膜(連続膜)になるかをX線光電子分光(XPS;X-ray photoelectronspectroscopy)を用いて調べた結果を示す図であり、図5(a)はPt層の換算膜厚(correspondingthickness;Ptのスパッタレートとスパッタ時間から換算した膜厚)と結合エネルギー(binding energy)との関係を示す図であり、図5(b)は図5(a)の各スペクトルのメインピーク(27eV付近)のピーク位置をPt層の膜厚に対してプロットした図である。 図6は、本発明の第1実施形態における実験例2で作成した素子の概略構成を示す断面図である。 図7は、本発明の第1実施形態における実験例3で作成した素子における電気的パルスの電圧および抵抗値の関係を示す図であり、図7(a)は電気的パルスの印加回数と抵抗値の関係を示す図であり、図7(b)はそれぞれの電気的パルスの電圧を示す図である。 図8は、本発明の第2実施形態の実施例で得られた素子C’の断面のTEM写真である。 図9は、本発明の第2実施形態の実施例において、素子A’、素子B’、素子C’の初期抵抗をPt層の膜厚に対してプロットした図である。 図10は、本発明の第2実施形態の実施例において、素子A’、素子B’、素子C’が抵抗変化動作するか否かを検証した結果を示す図であって、図10(a)は素子A’の抵抗変化動作を示す図、図10(b)は素子B’の抵抗変化動作を示す図、図10(c)は素子C’の抵抗変化動作を示す図である。 図11は、本発明の変形例にかかる不揮発性記憶素子の概略構成の一例を示した断面図であり、図11(a)は第1変形例、図11(b)は第2変形例である。 図12は、本発明の変形例にかかる不揮発性記憶素子の概略構成の一例を示す図であり、図12(a)は第3変形例、図12(b)は第4変形例、図12(c)は第5変形例である。 図13は、従来の抵抗変化型の不揮発性記憶素子の概略構成を示す図である。 図14は、抵抗変化層に酸素不足型Ta酸化物を用いた不揮発性記憶素子の断面を示す透過型電子顕微鏡(TEM)写真であって、図14(a)はプロセス中の最高温度を400℃とした場合、図14(b)はプロセス中の最高温度を100℃とした場合を示す。 図15は、抵抗変化層に酸素不足型Hf酸化物を用いた不揮発性記憶素子の断面を示す透過型電子顕微鏡(TEM)写真であって、図15(a)はプロセス中の最高温度を400℃とした場合、図15(b)はプロセス中の最高温度を100℃とした場合を示す。
以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。
(第1実施形態)
[装置構成]
図1は、本発明の第1実施形態にかかる不揮発性記憶素子の概略構成の一例を示した断面図である。
図1に示すように、本実施形態の不揮発性記憶素子100は、基板101と、酸化物層102と、下部電極層103(第1電極)と、抵抗変化層106と、上部電極層109(第2電極)とがこの順に積層されてなる。抵抗変化層106は、下部電極層103の上に形成された第1の酸素不足型Ta酸化物層104(第1の酸素不足型遷移金属酸化物層)と、第1の酸素不足型Ta酸化物層104の上に形成された第2の酸素不足型Ta酸化物層105(第2の酸素不足型遷移金属酸化物層)とからなる。上部電極層109は、第2の酸素不足型Ta酸化物層105の上に形成されたPt層107(白金含有層)と、Pt層107の上に形成された導電体層108とからなる。
不揮発性記憶素子100において、上下で隣接する層は互いに物理的に接触するように形成されている。具体的には例えば、第2の酸素不足型Ta酸化物層105とPt層107とは物理的に接触するように形成されている。以下、図面上で上下に隣接する層について同様である。
第1の酸素不足型Ta酸化物層104に含まれる酸素不足型Ta酸化物をTaOと表し、第2の酸素不足型Ta酸化物層105に含まれる酸素不足型Ta酸化物をTaOと表した場合、0<x<2.5、0<y<2.5、x<yを満たす。
酸素不足型酸化物とは、化学量論的な酸化物と比較して酸素の含有量(原子比:総原子数に占める酸素原子数の割合)が少ない酸化物をいう。例えば本実施形態のように遷移金属がTaである場合、化学量論的な酸化物の組成はTaであって、TaとOの原子数の比率(O/Ta)は2.5である。したがって、酸素不足型Ta酸化物において、TaとOの原子比は0より大きく、2.5より小さいことになる。
Pt層107は白金を含有する。好ましくはPt層107は白金を主成分として含有する。さらに好ましくはPt層107は白金のみからなる。
[製造方法]
不揮発性記憶素子100の製造方法の一例を挙げれば、以下の通りである。
単結晶シリコンからなる基板を熱酸化法で処理することにより、基板101上に酸化物層102(厚さ200nm)を形成する。酸化物層102の上に、TaNからなる下部電極層103(厚さ40nm)をスパッタリング法により形成する。
得られた下部電極層103の上に、酸素不足型Ta酸化物層(厚さ30nm)をスパッタリング法により形成する。スパッタリング法としては、TaターゲットをArとOの混合ガス雰囲気中でスパッタリングする方法を採用できる。より詳細には、スパッタリングを開始する前のスパッタリング装置内の真空度(背圧)は7×10−4Pa程度、スパッタ時のパワーは250W、アルゴンガスと酸素ガスとをあわせた全ガス圧力は3.3Pa、酸素ガスの分圧比は3.8%、基板の設定温度は30℃、成膜時間は7分とすることができる。
得られた酸素不足型Ta酸化物層の表面をプラズマ酸化装置を用いて酸化することにより、均質な酸素不足型Ta酸化物層から、第1の酸素不足型Ta酸化物層104(厚さ約23nm)と第2の酸素不足型Ta酸化物層105(厚さ約8nm)とを形成する。
酸化処理が終ると、第2の酸素不足型Ta酸化物層105の上にPt層107をスパッタリング法によって形成する。Pt層107の膜厚(厚さ)の範囲は、例えば1nm以上23nm以下とすることができる。Pt層の好適な膜厚範囲については後述する。Pt層107の形成が終わると、その上にTiAlNからなる導電体層108(厚さ80nm)をスパッタリング法によって形成する。以上により、不揮発性記憶素子100が得られる。
[実施例]
1.製造方法
本実施例では、上述の製造方法に従って、Pt層の膜厚が異なる3種類の不揮発性記憶素子を作成した。Pt層の膜厚は素子Aで8nm、素子Bで13nm、素子Cで23nmであった。
また本実施例では、Pt層の膜厚が5nmである素子Oも作成した。
本実施例においてスパッタリングにより形成された酸素不足型Ta酸化物は、酸素含有率が約58atm%、厚さ30nmであった。該酸素不足型Ta酸化物をTaOと表した場合、酸素含有率約58atm%ではx=1.38であった。第2の酸素不足型Ta酸化物層に含まれる酸素不足型Ta酸化物をTaOと表した場合、y=2.47(酸素含有率が約71atm%)であった。すなわち、第2の酸素不足型Ta酸化物層105を構成する酸素不足型Ta酸化物は化学量論的組成であるTaO2.5(Ta)より若干酸素が欠損した状態になっており、第1の酸素不足型Ta酸化物層104を構成する酸素不足型Ta酸化物(x=1.38)よりも抵抗値が高くなっている。第1の酸素不足型Ta酸化物層の膜厚は23nm、第2の酸素不足型Ta酸化物層の膜厚は8nmであった。また、これらの素子には、シンタリング工程(sintering process)で400℃で10分間の加熱が施されている。
第1の酸素不足型Ta酸化物層の酸素含有率は、パターンのないウエハ上に同様の条件で作製した膜厚の厚い試料をラザフォード後方散乱法(RBS:Rutherford Back Scattering)で測定及び分析することによって求めた。また、第2の酸素不足型Ta酸化物層における酸素含有率は、パターンのないウエハ上に、前記ラザフォード後方散乱法で測定及び分析した試料と全く同じ条件で作製した膜厚の薄い酸化物層をX線反射率法(XRR: X-ray Reflectometer)で測定することによって、ラザフォード後方散乱法とX線反射率法間の相関係数を求め、X線反射率法により測定した。
2.断面の観察結果
得られた素子A、B、Cの断面をTEMで観察した。
図2は本実施例で得られた素子断面のTEM写真であり、図2(a)は素子Aの断面、図2(b)は素子Bの断面、図2(c)は素子Cの断面を示す。いずれの素子もPt層の厚さを除けば同一な構造を有し、下部電極層103a、b、c、第1の酸素不足型Ta酸化物層104a、b、c、第2の酸素不足型Ta酸化物層105a、b、c、Pt層107a、b、c、導電体層108a、b、cがそれぞれこの順に積層されてなる。
いずれの素子でも、第1の酸素不足型Ta酸化物層の厚さは23nm、第2の酸素不足型Ta酸化物層の厚さは8nmであった。
図2を詳細に検討すれば分かるように、素子AではPt層107aから突起が全く発生していない。素子BではPt層107bに2nm程度の凹凸が生じており、突起が発生しつつあることが分かる。素子Cでは一部に第2の酸素不足型Ta酸化物層105cの中央付近まで達する突起が発生している。ただし、図14(a)の例(Pt層の膜厚=80nm)と比較すれば、突起の形状は不明瞭である。
以上の結果から、Pt層の膜厚を薄くすることで、突起の発生が大幅に抑制されることが分かる。また、Pt層の膜厚が厚くなるにつれて、かかる抑制効果は弱まることが分かる。
3.初期抵抗
図3は、本発明の第1実施形態の実施例において、素子A、素子B、素子Cの初期抵抗をPt層の膜厚に対してプロットした結果である。比較例として、上部電極層としてPt層(80nm)のみを堆積させて作製した不揮発性記憶素子の初期抵抗もプロットしてある。
また、図3(a)には、本発明の第1実施形態の実施例において、素子Oの初期抵抗をPt層の膜厚に対してプロットした結果も示す。
初期抵抗とは、素子形成直後の抵抗値(下部電極層と上部電極層との間の抵抗値)を意味する。すなわち、加熱処理を含めた製造工程を経た素子につき,1回も電気的パルス(抵抗値を変化させるような、電圧の大きな電気的パルス)が印加されていない状態で測定された抵抗値が初期抵抗となる。初期抵抗の測定は、下部電極層と上部電極層との間に50mVという微弱な電圧を印加し、流れる電流を測定することにより求めた。
図3に示す通り、素子A(Pt層の膜厚=8nm)の初期抵抗は非常に高く、10Ω程度となっており、上述の図14(b)に示した素子(プロセス中の加熱工程を100℃程度に抑えて作製した素子)とほぼ同等の抵抗値であった。しかしながら初期抵抗は、素子B(Pt層の膜厚=13nm)では10Ωに低下し、素子C(Pt層の膜厚=23nm)では800Ω程度にまで減少した。一方で比較例として作製した素子(Pt層の膜厚=80nm)の初期抵抗は300Ω程度だった。つまり、比較例における初期抵抗は、素子Cの半分程度だった。
図3に示す通り、素子O(Pt層の膜厚=5nm)の初期抵抗も素子Aと同様に非常に高く、10Ω程度となっており、上述の図14(b)に示した素子(プロセス中の加熱工程を100℃程度に抑えて作製した素子)とほぼ同等の抵抗値であった。
Pt層の膜厚増加に伴う抵抗値の減少は、Pt層における突起ないし凹凸の形成と強い相関があると考えられる。すなわち、Pt層の膜厚が厚くなると、Ptの突起(凹凸)が第2の酸素不足型Ta酸化物層の内部に向かって成長し、第2の酸素不足型Ta酸化物層の膜厚が実効的に薄くなる部分が発生する。第2の酸素不足型Ta酸化物層は第1の酸素不足型Ta酸化物層よりも高抵抗である。このため、第2の酸素不足型Ta酸化物層の中にPtの突起が入り込めば、素子の初期抵抗は大きく減少することになる。逆に、素子の初期抵抗が高いということは、それだけPtの突起発生が抑制されていることを示す。
図3からは、Pt層の膜厚が20nmを超えると初期抵抗がほぼ一定(数百Ω程度)となり、抵抗値の減少が飽和する傾向が見て取れる。この結果から、Ptの突起及び突起様の凹凸を抑制するには、Pt層の膜厚を20nm以下にするのが好ましいと考えられる。
4.突起抑制メカニズムに関する考察
Pt層の膜厚を薄くした場合に突起の発生が抑制されるメカニズムは次のように考えられる。
上述したようにPtの突起は、Pt層に存在する粒界に沿ったPt原子のマイグレーションにより生じると推察される。もし粒界が存在しなければ、マイグレーションも起こりにくく、突起は発生しないと考えられる。一般に金属等を基板上に堆積した場合、膜厚が厚くなればなるほど、結晶の粒(グレイン、結晶の塊)は大きく成長し、その結果、粒界は明確になる。一方、膜厚が薄い場合は粒の成長が不十分となり、粒界は明確には現れない。このことは、図2(a)および図2(b)において図14(a)や図14(b)で見られたような明確な粒界が確認されないことにも表れている。それ故、素子AのようにPt層が非常に薄い(8nm程度)場合、粒界に沿ったPtのマイグレーションがおこらず、突起は発生しない。しかし、素子Bや素子CのようにPt層の膜厚が厚くなるにつれて、粒界が明確になり、突起様の凹凸が徐々に形成されるようになる。
突起発生を抑制するもう一つの要因と考えられるものは、Pt原子の量である。突起はPt原子のマイグレーションによって形成されるが、マイグレーションするPt原子自体が少なければ突起は形成されにくくなると推察される。本実施形態のようにPt層の膜厚を薄くする事は、Pt原子の量を減少させている事と同意である。つまり、素子A〜Cでは、マイグレーションするPt原子が少ないために突起の形成が抑えられたとも考えられる。
5.抵抗変化動作
図4は、本発明の第1実施形態の実施例において、素子A、素子B、素子Cが抵抗変化動作するか否かを検証した結果を示す図であって、図4(b)は素子Aの抵抗変化動作を示す図、図4(c)は素子Bの抵抗変化動作を示す図、図4(d)は素子Cの抵抗変化動作を示す図である。
また、図4(a)は素子Oの抵抗変化動作を示す図である。
以下、電圧の正負は下部電極層を基準とした上部電極層の電圧で表現する。すなわち下部電極層よりも高い電圧を上部電極層に印加した場合の電圧を正とし、逆に、下部電極層よりも低い電圧を上部電極層に印加した場合の電圧を負とする。電圧の印加は、パルス幅が100nsecの電気的パルスを用いて行った。抵抗値は、各回の電気的パルス印加前に、50mVという微弱な電圧を電極間に印加した際の電流を測定して求めた。
図4(a)において素子Oに印加された電気的パルスの電圧は以下の通りである。1回目:−3.5V、2回目:+3.6V、3回目:−1.2V、4回目:+1.6V、5回目以降は3回目以降と同様に、−1.2Vと+1.6Vとを交互に印加した。なお、図4(a)では、1回目のパルスを印加する前の抵抗値(初期抵抗)が10Ω以上(装置の測定限界以上)であり、図の欄外となっている。この図を見ると、素子Oについては、パルス数が20回を越えると、+1.6Vを印加すれば約1500Ωとなり、−1.2Vを印加すれば約140Ωの抵抗値となるというように、安定した抵抗変化動作を示すことがわかる。
図4(b)において素子Aに印加された電気的パルスの電圧は以下の通りである。1回目:−1.5V、2回目:+1.7V、3回目:−1.5V。4回目以下は2回目以降と同様に、+1.7Vと−1.5Vとを交互に印加した。なお、図4(b)では、1回目のパルスを印加する前の抵抗値(初期抵抗)が10Ω以上(装置の測定限界以上)であり、図の欄外となっている。この図を見ると、素子Aについては、パルス数が10回を越えると、+1.7Vを印加すれば約3000Ωとなり、−1.5Vを印加すれば約100Ωの抵抗値となるというように、安定した抵抗変化動作を示すことがわかる。
図4(c)において素子Bに印加された電気的パルスの電圧は以下の通りである。1回目:−1.5V、2回目:+1.7V、3回目:−1.5V。4回目以下は2回目以降と同様に、+1.7Vと−1.5Vとを交互に印加した。なお、図4(c)でも、1回目のパルスを印加する前の抵抗値(初期抵抗)が10Ω以上(装置の測定限界以上)であり、図の欄外となっている。図に示すように、素子Bについてはパルス数が4回を越えると、+1.7Vを印加すれば約3000Ωとなり、−1.5Vを印加すれば約100Ωの抵抗値となるというように、安定した抵抗変化動作を示すことがわかる。
図4(d)において素子Cに印加された電気的パルスの電圧は以下の通りである。1回目:+1.7V、2回目:−1.5V、3回目:+1.7V。4回目以下は2回目以降と同様に、−1.5Vと+1.7Vとを交互に印加した。図4(d)では、1回目のパルスを印加する前の抵抗値(初期抵抗)は約3000Ωであった。この図を見ると、素子Cについては、パルス数が3回を越えると、+1.7Vを印加すれば約3000Ωとなり、−1.5Vを印加すれば約100Ωの抵抗値となるというように、安定した抵抗変化動作を示すことがわかる。
なお、ここでは図示しないが、比較例(Pt層の膜厚=80nm)の素子でも、素子A〜Cとほぼ同等の抵抗変化動作が観測された。
以上の結果から、素子が抵抗変化動作するか否かは、Pt層の膜厚にほとんど影響されないと結論付ける事ができる。
[実験例1:Pt層の膜厚の好適な範囲]
図2の検討結果より、Pt層の膜厚を8nmにすればPtの突起は全く発生せず、Pt層の膜厚を13nm、23nmと増やすとPt界面の突起は増加した。しかし、図14(a)の素子(Pt層の膜厚=80nm)に生じていた突起とは若干異なって、図2(b)、(c)で見られた突起は、凹凸と表現すべきような形状をしていた。この事から、図2(c)のPt層の膜厚が23nmでも、ある程度は突起発生を抑制できていると考えられる。よって、突起発生を抑制するためには、Pt層の膜厚を23nm以下にすることが好ましいと言える。
また、図3の初期抵抗の測定結果では、20nm以下では、Pt層の膜厚の減少につれて、抵抗値が大きく増加する傾向が見られた。しかし、Pt層の膜厚が20nmを超えて増加しても、抵抗値はそれ以上低下せず、ほぼ一定となる傾向が見られた。初期抵抗の大きさは、Pt突起の形成と非常に強い相関があり、抵抗値が低い程、大きな突起が形成されていると考えられる。つまり、電気抵抗の大きな第2の酸素不足型Ta酸化物層の内部へ突起が成長し、実効的な第2の酸素不足型Ta酸化物層の膜厚が減少した結果、図3のような結果が得られたと考えられる。すなわち、図3の初期抵抗の測定結果からは、Ptの膜厚が20nm以下の領域で突起形成の抑制効果が大きく、20nmを超える領域ではあまり強い突起形成の抑制効果はないと言える。したがって、Pt層の膜厚は20nm以下にすることがさらに好ましいと言える。
図2の機器分析的な観点から得られた結果と、図3の電気特性的な観点から得られた結果はほぼ一致しており、突起形成の抑制効果が期待できるPt層の膜厚の上限値は20nm程度である。一方で、突起を完全になくすためには、図2の断面TEM観察結果より、Pt層の膜厚を8nm以下にする必要があると結論できる。
次に、Ptの膜厚の下限値について考察する。
上記の通り、Ptは抵抗変化を起こしやすい(電気的パルスを印加した際に抵抗値が変化しやすい)材料である。抵抗変化は電極と酸素不足型Ta酸化物層との界面の近傍における酸素原子の移動によって起こっている可能性がある。一方で、一般に良く知られているように、Ptは酸化還元反応の触媒となる材料である。これらの事から総合的に推測すると、本実施形態の素子では、Ptが酸素不足型Ta酸化物層に対して触媒的な作用を及ぼして酸素原子の移動を促進し、その結果、抵抗変化動作が起こりやすくなっているのではないかと考えられる。
つまり、本実施形態の素子では、抵抗値の上昇はPt層と酸素不足型Ta酸化物層の界面付近の酸化物層に酸素が供給されて(酸化)起こり、抵抗値の低下は界面付近の酸化物層から酸素が抜けて(還元)起こっていると考えられる。この際、Ptは、酸化物層の酸化還元反応が生じるための活性化エネルギーを低くする働き、すなわち、触媒作用をしていると考えられる。
このような観点からは、Pt層は酸素不足型Ta酸化物層の全面を隙間なく被覆している必要があると言える。もし、連続的に接触せず、島状に分離されたPt層が酸素不足型Ta酸化物層を部分的に被覆している場合、島状のPt層それぞれの大きさや密度によって抵抗変化を示す領域も変化し、抵抗値がばらつく要因になってしまう。
図5は、Ptをどの程度堆積すれば全面を隙間なく覆う膜(連続膜)になるかをX線光電子分光(XPS)を用いて調べた結果を示す図であり、図5(a)はPt層の換算膜厚と結合エネルギーとの関係を示す図であり、図5(b)は図5(a)の各スペクトルのメインピーク(27eV付近)のピーク位置をPt層の膜厚に対してプロットした図である。
図5における詳細な実験方法は下記の通りである。
まず、基板上に酸素不足型Ta酸化物層を堆積させ、表面を大気中で自然酸化した。その上に、スパッタリング法によって膜厚を変えながらPt層を堆積させ、各膜厚においてXPSスペクトルを測定した。Pt層の膜厚は、スパッタリング時間により調整した。「換算膜厚」とは、膜厚がスパッタリング時間に比例するとの仮定の下、スパッタリング時間から計算した仮想的な膜厚を言う。膜厚が厚くなると(連続膜となっていると)、換算膜厚と実際の膜厚とは一致する。膜厚が薄くなると、膜が一様な厚みを持たず、島状に分離するため、膜厚を定義することが困難となる。膜厚が薄い場合の「換算膜厚」は、島上に分離したPt層の平均的な膜厚にほぼ一致すると考えることができる。
図5(a)は、Taの内殻に存在する4f電子のスペクトルが、Pt層の膜厚に応じてどのように変化するかを示している。図では各スペクトルを比較しやすくするため、換算膜厚毎に横軸を上下にずらしてプロットしてある。
図5(a)に示すように、Taの4f電子のピークは、Pt層の膜厚が増加するにつれて、低エネルギー側にシフトしている。かかるシフトは、Ta酸化物層の上にPtが堆積されることに起因したエネルギーバンド構造(energyband structure)の変化(バンドベンディング:band bending)によると考えられる。シフトの程度は、Ta酸化物層の表面がPt層により覆われる割合が増加するにつれ、大きくなる。Ta酸化物層の全面がPt層で覆われると(連続膜となると)それ以上のピークシフトは起こらなくなる。このような事を考慮にいれて図5(a)を見ると、Pt層の換算膜厚が0nm〜1nmの範囲では、Taの4f電子のピークシフト(peakshift)が連続的に起こっている事が分かる。このことは、換算膜厚が1nm未満の範囲では、Pt層は連続膜ではなく、島状の不連続膜になっていることを意味する。一方で、換算膜厚1nm以上になると、Pt層は連続的な膜になっていると考えられる。
図5(b)は、図5(a)の各スペクトルのメインピーク(27eV付近)のピーク位置を、Pt層の膜厚に対してプロットしたものである。この図からも、Pt層の換算膜厚が1nm以上ではピークシフトが生じていないのが見て取れる。
上記の結果から、Ta酸化物上のPt層は、膜厚が1nm以上であれば連続膜となる事が分かる。遷移金属の酸化物であれば、ほぼ性質は類似している事から、Ta酸化物以外の遷移金属酸化物の上にPtを堆積させた場合でも、ほぼ同等の膜厚においてPt層が連続膜になると考えられる。
以上の結果および第1実施形態の実施例の結果を踏まえると、Pt層の膜厚範囲は1nm以上23nm以下であり、より好適には1nm以上20nm以下である。さらに、より好適には1nm以上13nm以下であり、さらに好適には1nm以上10nm以下であり、最も好ましくは1nm以上8nm以下である。また、Pt層の膜厚範囲の下限は1nmであるが、5nmとすることがより好ましく、8nmとすることがさらに好ましい。
[実験例2:抵抗変化をもたらす場所]
本実験例では、素子において抵抗値の変化をもたらす部位がどこにあるかにつき検討した。
図6は、本発明の第1実施形態における実験例2で作成した素子の概略構成を示す断面図である。本実験例では、図に示すように、本実験例の素子200では、100nmの酸素不足型Ta酸化物層205の下側にPtからなる電極202、204が形成され、酸素不足型Ta酸化物層205の上側にPtからなる電極201、203が形成された。電極201、202は酸素不足型Ta酸化物層205を挟んで互いに対向するように配設され、電極203、204は酸素不足型Ta酸化物層205を挟んで互いに対向するように配設された。素子200は、抵抗変化場所を特定することのみを目的に作製した素子であり、上記実施例における素子A〜Cとは、構造がかなり異なっている。しかし、酸素不足型Ta酸化物を電極材料で挟んだという点で、基本的構造は同一である。
本実験例では、電極202を基準として電極201に、パルス幅が100nsecで、電圧が+2.2Vおよび−1.8Vである電気的パルスが交互に印加された。素子200は、+2.2Vの電気的パルスが印加されると高抵抗状態となり、−1.8Vの電気的パルスが印加されると低抵抗状態となった。各抵抗状態において、4電極間の抵抗値がそれぞれ測定された。具体的には、電極202を基準として電極201に+2.2Vを印加して電極201と電極202の間の抵抗値が高くなった状態で、電極201と電極202との間、電極201と電極203との間、電極201と電極204との間、電極202と電極203との間、電極202と電極204との間、電極203と電極204との間の抵抗値をそれぞれ測定した。次に、電極202を基準として電極201に−1.8Vを印加して電極201と電極202の間の抵抗値が低くなった状態で、同様に4電極間の抵抗値がそれぞれ測定された。
以上のような測定を10回繰り返し、各電極間について測定された抵抗値の平均値をまとめた結果を表1に示す。
すなわち、電極201を含む電極対の抵抗値のみ変化が生じており、電極201を含まない電極対の抵抗値は変化が見られなかった。この事から、本実験例では電極201の近傍のみにおいて抵抗値の変化が生じていた事が分かる。
以上の事より、酸素不足型Ta酸化物を抵抗変化層に用いた抵抗変化素子で抵抗値の変化をもたらしているのは、酸素不足型Ta酸化物層の中でも電極に近い部分だけであることが分かった。また、高抵抗状態に変化する時に高電位となる側の電極の近傍が抵抗値の変化をもたらすことも分かった(本実験例では、高抵抗状態に変化するとき、電極202に対して電極201は高電位[+2.2V]となっている)。
以上の結果を踏まえて、図4の結果を見直す。すると、上述のように、図4(a)から(d)に示した抵抗変化は、全て、下部電極層を基準にして上部電極層に正の電圧を印加した時に高抵抗化するような変化を示していた。この結果と本実験例の結果とをあわせて考えると、素子A〜Cで抵抗値の変化をもたらしているのは、下部電極層側ではなく、上部電極層側、すなわち、Pt層と抵抗変化膜との界面付近であると考えられる。一方、図4の結果から分かるように、抵抗変化動作はPt層の膜厚に影響を受けない。
これらの結果を合わせて考えると、Pt層は抵抗値の変化になんらかの寄与をしているが、その寄与の度合いは膜厚に依存しないと推察される。言い換えると、Pt層の膜厚を薄くしても、素子としての特性は悪影響を受けないと推察される。
なお、素子A〜Cの構造で、下部電極層にTaNを用いたのは、下部電極層側での抵抗変化を起こりにくくして、Pt層を設置した上部電極層側での純粋な電気的特性を測定しようと試みたからである。本願の範囲では詳しくは述べないが、遷移金属酸化物を抵抗変化層に用いた不揮発性記憶素子では、抵抗変化現象が電極の材料に大きく依存する。上述のようにPtは抵抗変化動作が起こりやすい材料の代表である。一方で、TaNはPtに比べて抵抗変化動作が非常に起こりにくい材料に分類される。
[実験例3:第2の酸素不足型Ta酸化物層の役割]
実験例2(図6および表1)に示した実験結果を踏まえて、第2の酸素不足型Ta酸化物層の役割について説明する。図7は、本発明の第1実施形態における実験例3で作成した素子における電気的パルスの電圧および抵抗値の関係を示す図であり、図7(a)は電気的パルスの印加回数と抵抗値の関係を示す図であり、図7(b)はそれぞれの電気的パルスの電圧を示す図である。
本実験例では、図1の構造から第2の酸素不足型Ta酸化物層を除いた構造(表面の酸化による第2の酸素不足型Ta酸化物層の形成を省略した構造)を有する素子(以下、素子Dと表す)に、電気的パルスを印加した際の抵抗値の変化を測定した。
本実験例では、Pt層の膜厚を13nmとした。すなわち、素子Dは、第1の酸素不足型のTa酸化物層を形成した直後にPt層を13nm堆積して作製したもので、第2の酸素不足型のTa酸化物層105が存在しない点以外は素子Bと全く同等の素子とした。
この素子では、図を見て分かるとおり、抵抗変化を発現させるためには、若干の工夫が必要であった。すなわち、正電圧側の電気的パルスの電圧を+6.0Vから+1.5Vまで徐々に低下させるような“ならし”が必要であった。そして最終的には+1.5Vを印加すれば約3500Ωへと変化し、−1.3Vを印加すれば約750Ωに変化するというように、安定した抵抗変化動作を示した。
一方で、この素子Dと類似した素子である素子Bは、図4(c)に示したように、特段の“ならし”をしなくても、安定した抵抗変化動作を示した。このような電気特性の違いは、第2の酸素不足型Ta酸化物層の有無に原因があると考えられる。すなわち、第2の酸素不足型Ta酸化物層が存在することにより、抵抗変化動作を容易に実現するという効果がある。その理由についてはまだ不明な点も多いが、次のようなメカニズムが提案できる。
本実施形態の抵抗変化型の不揮発性記憶素子で見られる抵抗変化動作は、上部電極層に正の電圧を印加した時に抵抗変化層の上部電極層側が高抵抗化し、負の電圧を印加した時に抵抗変化層の上部電極層側が低抵抗化するような現象である。この事から抵抗変化動作は、マイナスの電荷を持つ酸素原子の移動により起こっていると考えられる。より具体的に説明すれば、上部電極層に正の電圧を印加すれば負に帯電している酸素原子が抵抗変化層の上部電極層側に集まり、高抵抗層を形成して、高抵抗化する。逆に負の電圧を印加すれば、酸素原子が抵抗変化層(酸素不足型Ta酸化物層)内に拡散して高抵抗層がなくなり、抵抗が下がると考える。
第2の酸素不足型Ta酸化物層は、酸素の移動が生じるべき部位(抵抗変化層のうち電極界面に近い部分)に、当初から有効に電圧を印加し、そこに酸素の移動経路を形成するという役割を担っていると考えられる。つまり、初期状態の素子に電圧を印加した場合、第2の酸素不足型Ta酸化物層の抵抗は非常に高いので、その電圧はほぼ全てが第2の酸素不足型Ta酸化物層に印加される事になる。そうすると、第2の酸素不足型Ta酸化物層の一部が破壊されて抵抗値が低下する。この破壊の際に、酸素の移動経路が形成されると考えられる。一方で、電極界面近傍に高抵抗層である第2の酸素不足型Ta酸化物層が存在しなければ、電圧は抵抗変化層全体に均等にかかり、酸素の移動経路が形成されにくくなる。その結果、抵抗変化現象も起こりにくくなる。
第2の酸素不足型Ta酸化物層が存在しない場合でも、定常的に動作させる電圧よりも高い電圧を加えたり(図7の結果では+2V〜+6Vの電圧)多数の電気的パルスを加えたりする“ならし”工程によって、酸素が移動する経路が一旦形成されれば、その後は安定した抵抗変化動作が起こると考えられる。
上記のような検討から、高抵抗な第2の酸素不足型Ta酸化物層は、抵抗変化動作をさせたい電極界面の側に形成する必要がある。本実施形態の場合、抵抗変化動作しやすいのはPt層の存在する上部電極層側であるから、上部電極層側との界面に第2の酸素不足型Ta酸化物層を形成することになる。
Pt層と物理的に接触する酸素不足型Ta酸化物層を第2の酸素不足型Ta酸化物層とし、Pt層と物理的に接触しない酸素不足型Ta酸化物層を第1の酸素不足型Ta酸化物層とし、Pt層と第1の酸素不足型Ta酸化物層とで第2の酸素不足型Ta酸化物層を挟持する。第1の酸素不足型Ta酸化物層に含まれる酸素不足型Ta酸化物をTaO、第2の酸素不足型Ta酸化物層に含まれる酸素不足型Ta酸化物をTaOと表す。このとき、x<yを満たすことによって、Pt層側の酸素不足型Ta酸化物層が相対的に高抵抗となり、“ならし”工程が不要となる。
(第2実施形態)
第2実施形態では、導電体層の材料にTiAlNではなくIrを用いる点で、第1実施形態と異なっている。なお、第1実施形態でTiAlNを用いたのは、ドライエッチング(dry etching)等の加工を容易にするためである。導電体層の材料としては、導電性を有するものであればどのような材料でも用いることができる。
本実施形態における装置構成および製造方法は、導電体層の材料が異なることを除けば第1実施形態と同様であるので、詳細な説明を省略する。
[実施例]
1.製造方法
本実施例における素子の製造方法は、導電体層の材料をIrとすることと、Pt層の膜厚が異なっていることを除けば、第1実施形態の実施例と同様である。本実施例でも、Pt層の膜厚が異なる3種類の不揮発性記憶素子を作成した。Pt層の膜厚は、素子A’で5nm、素子B’で7.5nm、素子C’で10nmであった。Irからなる導電体層の膜厚は20nmであった。またこれらの素子には、シンタリング工程で400℃で10分間の加熱が施されている。
2.断面の観察結果
得られた素子A’、B’、C’の断面をTEMで観察した。
図8は、本発明の第2実施形態の実施例で得られた素子C’の断面のTEM写真である。下部電極層303、第1の酸素不足型Ta酸化物層304、第2の酸素不足型Ta酸化物層305、Pt層と導電体層からなる上部電極層309がそれぞれこの順に積層されてなる。なお、IrとPtとは性質が類似するため、図8では導電体層とPt層とを判別することが困難となっている。
図8に示すように、Pt層が最も厚い素子C’(Pt層の膜厚=10nm)でも、Pt層(上部電極層309)から突起が全く発生していない。また、Pt層がさらに薄い素子B’(Pt層の膜厚=7.5nm)、素子A’(Pt層の膜厚=5nm)でも、Pt層(上部電極層309)から突起が発生しないことを確認した。以上により、導電体層の材料がTiAlNであってもIrであっても、Pt層の膜厚を薄くすることで突起発生を抑制できることが分かった。
3.初期抵抗
図9は、本発明の第2実施形態の実施例において、素子A’、素子B’、素子C’の初期抵抗をPt層の膜厚に対してプロットした図である。比較例として、第1実施形態の実施例のデータ(図3)もプロットしてある。初期抵抗の定義および測定方法は第1実施形態の実施例と同様である。
図9に示す通り、素子A’、B’、C’共に初期抵抗は非常に高く(10Ω程度)、第1実施形態の実施例における素子A(Pt層の膜厚=8nm)とほぼ一致していた。よって、本実施例では、素子A’、B’、C’共に、素子Aと同様に突起発生を十分に抑制できていることが分かる。
図9において、Pt層の膜厚が10nm以下、あるいは8nm以下の素子の初期抵抗である10Ωは、第1の酸素不足型Ta酸化物層(低抵抗層)に対して相対的に抵抗率の高い第2の酸素不足型Ta酸化物層(高抵抗層)の抵抗値にほぼ等しい。Pt層の膜厚が10nm以下、あるいは8nm以下の素子では、突起が発生しないために、初期抵抗が第2の酸素不足型Ta酸化物層105の抵抗値に等しくなっていると推察される。Pt層の膜厚を10nm以下、あるいは8nm以下とすることで、突起の発生をほぼ完全に抑制し、初期抵抗の値を第2の酸素不足型Ta酸化物層の組成や厚さにより、さらに確実に制御することができる。
4.抵抗変化動作
図10は、本発明の第2実施形態の実施例において、素子A’、素子B’、素子C’が抵抗変化動作するか否かを検証した結果を示す図であって、図10(a)は素子A’の抵抗変化動作を示す図、図10(b)は素子B’の抵抗変化動作を示す図、図10(c)は素子C’の抵抗変化動作を示す図である。実験方法は第1実施形態の実施例と同様とした。
図10(a)において素子A’に印加された電気的パルスの電圧は以下の通りである。1回目:−2.5V、2回目:+2.0V、3回目:−1.2V。4回目以下は2回目以降と同様に、+2.0Vと−1.2Vとを交互に印加した。なお、図10(a)では、1回目のパルスを印加する前の抵抗値(初期抵抗)が10Ω以上(装置の測定限界以上)であり、図の欄外となっている。図に示すように、素子A’についてはパルス数が4回を越えると、+2.0Vを印加すれば約10000Ωとなり、−1.2Vを印加すれば約450Ωの抵抗値となるというように、安定した抵抗変化動作を示すことがわかる。
図10(b)において素子B’に印加された電気的パルスの電圧は以下の通りである。1回目:−2.0V、2回目:+2.0V、3回目:−1.2V。4回目以下は2回目以降と同様に、+2.0Vと−1.2Vとを交互に印加した。なお、図10(b)でも、1回目のパルスを印加する前の抵抗値(初期抵抗)が10Ω以上(装置の測定限界以上)であり、図の欄外となっている。図に示すように、素子B’についてはパルス数が2回を越えると、+2.0Vを印加すれば約9000Ωとなり、−1.2Vを印加すれば約550Ωの抵抗値となるというように、安定した抵抗変化動作を示すことがわかる。
図10(c)において素子C’に印加された電気的パルスの電圧は以下の通りである。1回目:−1.8V、2回目:+2.0V、3回目:−1.2V。4回目以下は2回目以降と同様に、+2.0Vと−1.2Vとを交互に印加した。なお、図10(c)でも、1回目のパルスを印加する前の抵抗値(初期抵抗)が10Ω以上(装置の測定限界以上)であり、図の欄外となっている。図に示すように、素子C’についてはパルス数が2回を越えると、+2.0Vを印加すれば約6000Ωとなり、−1.2Vを印加すれば約450Ωの抵抗値となるというように、安定した抵抗変化動作を示すことがわかる。
以上の結果から、導電体層がIrからなる場合でも、素子が抵抗変化動作するか否かは、Pt層の膜厚にほとんど影響されないと結論付ける事ができる。
上記のように、Pt層上に形成する導電体層の材料としてIrを用いても、Pt層の膜厚を薄くすれば、Ptの突起の形成は抑制でき、かつ、電気的パルスを印加することで抵抗値を変化させる事ができる。導電体層の材料としてTiAlNを使った第1実施形態の結果と本実施形態結果とをあわせて考えれば、導電体層はPtの突起の形成や電気的パルスによる抵抗変化現象には影響しない。つまり、第2実施形態でも第1実施形態と同様の効果が得られる。
なお、原理的には電極はPt層だけでも良いが、Pt層が薄いため素子形成時の加工が困難になるという問題がある(例えば、ドライエッチングの加工時に少しオーバーエッチング[over etching]をしただけで、Pt層が削られ消失してしまうという可能性がある)。それ故に、薄いPt層を補強し、加工を容易にするために導電体層が必要となる。ただし、導電体層の材料は、導電性を有していればどのような材料でも良いと考えられる。
(第1実施形態および第2実施形態の変形例)
第1実施形態及び第2実施形態の実施例では、抵抗変化層として、酸素含有率が58atm%で膜厚23nmの第1の酸素不足型Ta酸化物と、酸素含有率が71atm%で8nmの第2酸素含有率の積層構造を用いたが、これに限定されるものではない。課題を解決するための手段の欄で述べたように、Pt層における突起の発生は、遷移金属酸化物を抵抗変化層に用いた場合に共通する課題である。本願で提案した突起発生の抑制方法は、Pt層を薄くすれば粒界の成長が抑制され、その結果としてPtのマイグレーションが少なくなるというメカニズムに基づくのであり、かかるメカニズムは抵抗変化層の材料に影響されないと考えられる。従って、本発明におけるPt突起の抑制方法は、上記以外の組成及び膜厚を有する第1及び第2の酸素不足型Ta酸化物層を抵抗変化層に用いた場合でも適用可能である。さらに、抵抗変化層にTa以外の遷移金属M(例えばハフニウム)の酸素不足型酸化物を使った不揮発性記憶素子にも応用可能である。この場合、上述の説明においてTaを任意の遷移金属Mに置換すれば、同様の構成により同様の効果が得られる。
第1実施形態及び第2実施形態では、電極の材料としてPtの単体を用いた。しかし、電極の材料はこれに限定されるものではなく、主成分としてPtを含む材料(例えば合金、Ptが主成分なのでPt単体金属と類似の性質を有する)を用いた場合でも、膜厚を薄くする事により突起発生は抑制できると考えられる。
素子の構成は、図1に示す構造を上下逆転させた構成としてもよい。図11(a)は本発明の第1変形例にかかる不揮発性記憶素子の概略構成の一例を示した断面図である。本変形例の不揮発性記憶素子400aは、基板401aの上に、酸化物層402aと、導電体層403aとPt層404aとからなる下部電極層405aと、高抵抗の(相対的にさらに酸化された)第2の酸素不足型Ta酸化物層406aと低抵抗の(相対的にさらに還元された)第1の酸素不足型Ta酸化物層407aとからなる抵抗変化層408aと、上部電極層409aとがこの順に積層されてなる。
第1の酸素不足型Ta酸化物層407aに含まれる酸素不足型Ta酸化物をTaOと表し、第2の酸素不足型Ta酸化物層406aに含まれる酸素不足型Ta酸化物をTaOと表した場合、0<x<2.5、0<y<2.5、x<yを満たす。
なお本変形例では、第2の酸素不足型Ta酸化物層は、第1の酸素不足型Ta酸化物層を酸化する方法では形成できない。そのため、例えば、スパッタリング等の堆積時に酸素含有量を調整する必要がある。
抵抗変化層の上下に高抵抗の(相対的にさらに酸化された)酸素不足型Ta酸化物層とPt層とを設けてもよい。図11(b)は本発明の第2変形例にかかる不揮発性記憶素子の概略構成の一例を示した断面図である。本変形例の不揮発性記憶素子400bは、基板401bの上に、酸化物層402bと、下部導電体層403bと下部Pt層404bとからなる下部電極層405bと、下部第2の酸素不足型Ta酸化物層406bと第1の酸素不足型Ta酸化物層407bと上部第2の酸素不足型Ta酸化物層408bとからなる抵抗変化層409bと、上部Pt層410bと上部導電体層411bとからなる上部電極層412bとがこの順に積層されてなる。ただしこの場合、抵抗変化動作は上側の界面(上部第2の酸素不足型Ta酸化物層408bと上部Pt層410bとの界面)および下側の界面(下部第2の酸素不足型Ta酸化物層406bと下部Pt層404bとの界面)の両方で起こる。
さらに、図1において第2の酸素不足型酸化物層105を有しない構造であっても良い。図7に示した素子Dの測定結果でも分かるように、第2の酸素不足型酸化物層が存在しなくても電圧の印加方法を適宜調整することで抵抗変化動作は実現できる。
図12は、さらに他の本発明の変形例にかかる不揮発性記憶素子の概略構成の一例を示す図であり、図12(a)は第3変形例、図12(b)は第4変形例、図12(c)は第5変形例である。
第3変形例の不揮発性記憶素子500aは、図1の不揮発性記憶素子100から第2の酸素不足型酸化物層105を省略した構成を有する。基板501aの上に、酸化物層502aと、下部電極層503aと、抵抗変化層504aと、Pt層505aと導電体層506aとからなる上部電極層507aがこの順に積層されてなる。
第4変形例の不揮発性記憶素子500bは、図12(a)の不揮発性記憶素子500aを上下逆転させた構造を有する。基板501bの上に、酸化物層502bと、導電体層503bとPt層504bからなる下部電極層505bと、抵抗変化層506bと、上部電極層507bとがこの順に積層されてなる。
第5変形例の不揮発性記憶素子500cは、図11(b)の不揮発性記憶素子400bにおいて、上部第2の酸素不足型Ta酸化物層と下部第2の酸素不足型Ta酸化物層を省略した構造を有する。基板501cの上に、酸化物層502cと、下部導電体層503cと下部Pt層504cとからなる下部電極層505cと、抵抗変化層506cと、上部Pt層507cと上部導電体層508cとからなる上部電極層509cとがこの順に積層されてなる。
なお、上述のように、不揮発性記憶素子の主部(上部電極層及び下部電極層とこれに挟まれた抵抗変化層)を基板上に形成した酸化物層の上に形成したが、これに限定されるものではない。不揮発性記憶素子の主部は、金属配線上等に設けられてもよい。
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び/又は機能の詳細を実質的に変更できる。
本発明の不揮発性記憶素子は、電気的特性の再現性や動作の信頼性を向上させた抵抗変化型の不揮発性記憶素子として有用である。本発明の不揮発性記憶素子は、例えば、デジタル家電、メモリカード、携帯型電話機、およびパーソナルコンピュータなどの種々の電子機器に用いることができる。
100 不揮発性記憶素子
101 基板
102 酸化物層
103 下部電極層
104 第1の酸素不足型Ta酸化物層
105 第2の酸素不足型Ta酸化物層
106 抵抗変化層
107 Pt層
108 導電体層
109 上部電極層
200 素子
201、202、203、204 電極
205 酸素不足型Ta酸化物層
303 下部電極層
304 第1の酸素不足型Ta酸化物層
305 第2の酸素不足型Ta酸化物層
309 上部電極層
400a、b 不揮発性記憶素子
401a、b 基板
402a、b 酸化物層
403a 導電体層
403b 下部導電体層
404a Pt層
404b 下部Pt層
405a、b 下部電極層
406a 第2の酸素不足型Ta酸化物層
406b 下部第2の酸素不足型Ta酸化物層
407a、b 第1の酸素不足型Ta酸化物層
408a 抵抗変化層
408b 上部第2の酸素不足型Ta酸化物層
409a 上部電極層
409b 抵抗変化層
410b 上部Pt層
411b 上部導電体層
412b 上部電極層
500a、b、c 不揮発性記憶素子
501a、b、c 基板
502a、b、c 酸化物層
503a 下部電極層
503b 導電体層
503c 下部導電体層
504a 抵抗変化層
504b Pt層
504c 下部Pt層
505a Pt層
505b、c 下部電極層
506a 導電体層
506b、c 抵抗変化層
507a、b 上部電極層
507c 上部Pt層
508c 上部導電体層
509c 上部電極層
600 不揮発性記憶素子
601 下部電極層
602 抵抗変化層
603 上部電極層
703a、b、c、d 下部電極層
704a、b 第1の酸素不足型Ta酸化物層
705a、b 第2の酸素不足型Ta酸化物層
706c、d 酸素不足型Hf酸化物層
709a、b、c、d 上部電極層
本発明は、不揮発性記憶素子に関する。より詳しくは、印加される電気的信号に応じて抵抗値が変化する抵抗変化型の不揮発性記憶素子に関する。
近年、デジタル技術の進展に伴い、携帯型情報機器および情報家電などの電子機器が、より一層高機能化している。そのため、不揮発性記憶素子の大容量化、書き込み電力の低減、書き込み/読み出し時間の高速化、および長寿命化の要求が高まっている。
こうした要求に対して、既存のフローティングゲートを用いたフラッシュメモリの微細化には限界があると言われている。そこで、最近、抵抗変化層を記憶部の材料として用いる新たな抵抗変化型の不揮発性記憶素子に注目が集まっている。
図13は、従来の抵抗変化型の不揮発性記憶素子の概略構成を示す図である。図13に示すように、従来の不揮発性記憶素子600は、抵抗変化層602を下部電極層601と上部電極層603とでサンドイッチしたような非常に単純な構造で構成される。上下の電極間に、ある閾値以上の大きさの電圧を有する所定の電気的パルスを与えることで、上下の電極間の抵抗値が、高抵抗値あるいは低抵抗値へと変化する(抵抗変化動作する)。抵抗値と数値(データ)とを対応させることで、情報の記録が行われる。
抵抗変化型の不揮発性記憶素子は、構造及び動作が単純であることから、さらなる微細化や低コスト化が可能であると期待されている。さらに、高抵抗状態と低抵抗状態との間の変化が100ns以下という極めて短い時間で起こる場合もある事から、高速動作という観点でも注目を集めており、種々の提案が成されている。
最近、特に、抵抗変化層602に金属酸化物を使った抵抗変化型の不揮発性記憶素子に関する提案が多くなされている。このような金属酸化物を使った抵抗変化型の不揮発性記憶素子は、抵抗変化層に用いる材料によって大きく2種類に分類される。
第1は、特許文献1等に開示されている、ペロブスカイト材料(Pr(1−x)CaMnO(PCMO)、LaSrMnO(LSMO)、GdBaCo(GBCO)等)を抵抗変化層として用いた抵抗変化型の不揮発性記憶素子である。
第2は、特許文献2等に開示されている、2元系の遷移金属酸化物(遷移金属と酸素のみから構成された化合物)を用いた抵抗変化型の不揮発性記憶素子である。2元系の遷移金属酸化物は、上述のペロブスカイト材料と比較して、組成が非常に単純であるため、製造時の組成制御および成膜が比較的容易である。その上、半導体製造プロセスとの整合性も比較的良好であるという利点もある。かかる理由から最近では、2元系の遷移金属酸化物を用いた抵抗変化型の不揮発性記憶素子について、特に精力的に研究が行われている。
例えば、特許文献2では、抵抗変化材料として、ニッケル(Ni)、ニオブ(Nb)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、コバルト(Co)、鉄(Fe)、銅(Cu)、クロム(Cr)等の遷移金属の化学量論的な酸化物(oxide in stoichiometry)、及び、遷移金属の酸化物であって化学量論的組成を有する酸化物と比較して酸素含有量(原子比:総原子数に占める酸素原子数の割合、以下同様)が少ない酸化物(以下、酸素不足型遷移金属酸化物と呼ぶ)を抵抗変化材料として使った抵抗変化素子が開示されている。
特許文献3では、酸素不足型タンタル(Ta)酸化物を抵抗変化材料として使った抵抗変化素子が開示されている。同文献では、酸素不足型Ta酸化物をTaOと表した時、0.8≦x≦1.9(酸素濃度に換算して、44.4%から65.5%)を満足する範囲において、抵抗変化動作する素子が得られることが報告されている。
ここで酸素不足型酸化物をもう少し詳しく説明する。例えば、Taの場合、化学量論的組成を有する酸化物として、Taが知られている。Taでは、Ta原子とO原子が2:5の割合(原子比、以下同様)で含まれており、酸素含有率(原子比、以下同様)で表現すると71.4atm%である。酸素含有率が71.4atm%よりも低くなった状態の酸化物を、酸素不足型酸化物と呼ぶ。なお、この例の場合、Taの酸化物であるので、酸素不足型Ta酸化物と表現できる。
特許文献4には、チッ化チタンの表面を酸化してナノメートルオーダーのチタン酸化物(TiO)結晶膜を形成した構造を抵抗変化層に用いる例も開示されている。
以上のように、抵抗変化層の材料として、様々な材料が開示されている。しかし、抵抗変化層を挟む電極の材料として開示されているのは、ほとんどが、貴金属、すなわち、金(Au)、銀(Ag)、白金(Pt)、パラジウム(Pd)、ロジウム(Rh)、イリジウム(Ir)、ルテニウム(Ru)、オスミウム(Os)である。非特許文献1においては、電極材料として貴金属材料を用いた場合には、ポリシリコンや非金属材料を用いた場合に比べ抵抗変化動作を起こしやすいと記述されている。
貴金属の中でも、特にPtは最も頻繁に使用されている。特許文献1乃至4の全てにおいて、Ptを電極に使った抵抗変化型の不揮発性記憶素子が開示されている。つまり、金属酸化膜を使った抵抗変化型の不揮発性記憶素子の電極として、最も望ましい材料の一つがPtであると言える。
先行技術文献において、Ptを使った電極層の厚さ(膜厚)は、特許文献3においては100〜150nm、特許文献3においては100nmである。
特許文献5は、下部電極と、下部電極上に形成された抵抗記憶層と、抵抗記憶層上に形成された上部電極とを有し、高抵抗状態と低抵抗状態とを記憶し、電圧の印加によって高抵抗状態と低抵抗状態とを切り換える抵抗記憶素子であって、下部電極又は上部電極は、抵抗記憶層側に形成された貴金属より成る第1の導電膜と、第1の導電膜に接し、第1の導電膜より膜厚が厚い、非貴金属より成る第2の導電膜とを有する抵抗記憶素子を開示する。特許文献5においては、貴金属を使った電極層の厚さ(膜厚)は、10nm以上20nm以下である。
特開2005−340806号公報 特開2006−140464号公報 国際公開2008/059701号公報 特開2007−180202号公報 国際公開2008/117371号
I.G.Beak et al., Tech. Digest IEDM 2004, 587頁
電極層にPtを用いた従来の抵抗変化型の不揮発性記憶素子において、電気的特性(特に初期抵抗)の再現性や動作の信頼性(耐久性)の更なる向上が望まれていた。
本発明はかかる課題を解決するためになされたもので、電気的特性の再現性や動作の信頼性を向上させた抵抗変化型の不揮発性記憶素子を提供することを目的とする。
本件発明者らは、上記課題を解決すべく鋭意検討した。その結果、以下の点に気づいた。
図14は、抵抗変化層に酸素不足型Ta酸化物を用いた不揮発性記憶素子の断面を示す透過型電子顕微鏡(TEM)写真であって、図14(a)はプロセス中の最高温度を400℃とした場合、図14(b)はプロセス中の最高温度を100℃とした場合を示す。
図14(a)に示した素子は、膜厚が約50nmであるPt層からなる下部電極層703aの上に、膜厚が約23nmである第1の酸素不足型Ta酸化物層704aと、膜厚が約8nmである第2の酸素不足型Ta酸化物層705aと、膜厚が約80nmであるPt層からなる上部電極層709aとをこの順に積層させることで得られた。第1の酸素不足型Ta酸化物層704aの酸素含有量は、第2の酸素不足型Ta酸化物層705aの酸素含有量よりも高くした。図14(a)の素子は、半導体デバイスの製造にかかるプロセス技術を使用して作成された。プロセス中の加熱工程の最高温度は約400℃とした。400℃とは、例えば銅やアルミニウムからなる電極配線の形成を行う際に必要となる熱処理(シンタリングプロセス:sintering process)の温度である。
なお、各層の厚さは、透過型電子顕微鏡(TEM)写真に基づいて計測した。
図14(a)を詳細に検討すれば明らかなように、400℃の加熱を行った場合には、下部電極層703aから写真上方向に向かって、また上部電極層709aから写真下方向に向かって、すなわち、上部及び下部の電極から抵抗変化層側に向かって、Ptからなる小さな突起(写真中丸で囲った部分)が形成されていた。突起のほとんどは、上下のPt層の粒界(結晶粒界:grain boundary)付近から伸びていた。特に注目されるのは、上部電極層709aから延びた突起が、第2の酸素不足型Ta酸化物層の厚みの半分程度にまで達していることである。
一方で図14(b)に示した素子の製造方法は、図14(a)の素子と同様であるが、プロセス中の加熱工程の最高温度を100℃程度に抑えた。図14(b)に示すように、Ptからなる突起は発生していなかった。すなわち、下部電極層703bから第1の酸素不足型Ta酸化物層704bに向かうような突起や、上部電極層709bから第2の酸素不足型Ta酸化物層705bに向かうような突起は全く発生していなかった。
それぞれの素子について初期抵抗(加熱工程を含む試料作製工程が完了した直後における、上部電極層と下部電極層との間の抵抗値)を測定したところ、図14(a)に示した試料(Pt突起あり)では約10Ω程度であり、図14(b)に示した試料(Pt突起なし)では10Ω程度であった。すなわち突起が発生している場合には、初期抵抗が6桁も低くなっていた。
後述するように、第2の酸素不足型Ta酸化物層は素子の初期抵抗を調整するために設けたものであって、素子を安定して抵抗変化動作させるために極めて重要な役割を果たすものである。図14(a)のような突起が存在すれば、設計通りの初期抵抗が得られなくなる。すなわち突起部分では、第2の酸素不足型Ta酸化物層の膜厚が実質的に薄くなり、素子突起のない場合に比べ全体の抵抗値が低くなる。
突起が発生したとしても、その再現性が高ければ、突起の寄与も考慮して抵抗値を設計できる。しかしながら、突起の発生密度やその大きさ等を現実に高い再現性をもって制御することは困難である。そのため突起の発生は、素子の電気的特性の再現性を低下させる原因になる。
さらに、図14(a)のような状態で上部電極層と下部電極層との間に電圧を印加すると、電界ないし電流は突起部に集中する。このような状態で、繰り返し電圧を印加すれば、突起部周辺で酸素不足型Ta酸化物層が破壊され、上部電極層と下部電極層がショートして、抵抗変化が起こらなくなる可能性もある。すなわち突起は、素子の信頼性(耐久性)を低下させる要因にもなり得る。
以上の事から、電極から酸素不足型Ta酸化物層に向かった突起の発生を抑制することができれば、素子の電気的特性の再現性や動作の信頼性を向上できると期待される。
突起形成のメカニズムについては以下のような提案がなされた。すなわち、試料形成プロセスの加熱工程におけるPt層の変化が一つの要因であると考えられた。Pt層が高温になったときにPt原子がマイグレーション(migration)を起こせば、突起が発生しうる。突起がPt層の粒界から成長しているのは、マイグレーションがPt層の粒界に沿って生じやすいためと考えられた。
さらに本件発明者らは、抵抗変化層に含まれる遷移金属としてTaの代わりにHfを用いた場合でも同様な問題が生じるか否かを検証した。図15は、抵抗変化層に酸素不足型Hf酸化物を用いた不揮発性記憶素子の断面を示す透過型電子顕微鏡(TEM)写真であって、図15(a)はプロセス中の最高温度を400℃とした場合、図15(b)はプロセス中の最高温度を100℃とした場合を示す。
図15(a)に示した素子は、膜厚が約150nmであるW(タングステン)からなる下部電極層703cの上に、膜厚が約30nmである酸素不足型Hf酸化物層706cと、膜厚が約75nmであるPtからなる上部電極層709cとをこの順に積層させることで得られた。図15(a)の素子も、半導体デバイスの製造にかかるプロセス技術を使用して作成された。プロセス中の加熱工程の最高温度は約400℃とした。
図15(a)を詳細に検討すれば明らかなように、400℃の加熱を行った場合には、上部電極層709cから写真下方向に向かって、すなわち、上部電極層から抵抗変化層側に向かって、Ptからなる幅広の突起(写真中丸で囲った部分)が形成されていた。
一方で図15(b)に示した素子は、膜厚が約150nmであるW層からなる下部電極層703cの上に、膜厚が約30nmである酸素不足型Hf酸化物層706cと、膜厚が約75nmであるPt層からなる上部電極層709cとをこの順に積層させることで得られた。図15(b)の素子では、プロセス中の加熱工程の最高温度を100℃程度に抑えた。図15(b)に示すように、プロセス中の最高温度を100℃程度とした素子では、Ptからなる突起は発生していなかった。
以上の結果から、膜厚が大きいPt層(電極層)と酸素不足型遷移金属酸化物を構成要素として有する不揮発性記憶素子では、該遷移金属の種類に関係なく、高温に曝されることによりPtの突起が形成されやすいと考えられた。
また、上記の例ではPt単体からなる電極について述べたが、Ptを主成分とする材料(Ptの性質が強く残っているような合金材料)でも、同様の突起が形成されると推察された。つまり不揮発性記憶素子の電極材料として白金を使用した場合、プロセス再現性や信頼性の向上が課題となると考えられた。
ここで、素子形成時に加熱の工程を省略すれば、突起の形成が抑制できると期待される。しかしながら、一般の半導体プロセスにおいて、数百度程度の加熱工程は必要不可欠であり、素子製造プロセス中の加熱温度の上限を100℃程度とすることは現実的でない。
かかる知見に基づきさらに検討を加えた結果、本件発明者らは、白金を含む電極層の膜厚を薄くすることで突起の発生を抑制できることを見い出した。
すなわち、上記課題を解決すべく、本発明の不揮発性記憶素子は、第1電極と、第2電極と、前記第1電極と前記第2電極との間に配設され、前記第1電極と前記第2電極との間に印加される電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備え、前記抵抗変化層は、遷移金属の酸化物であって化学量論的組成を有する酸化物と比較して原子比である酸素の含有量が少ない酸化物である酸素不足型遷移金属酸化物を含み、前記第1電極と前記第2電極との少なくとも一方は白金を含む白金含有層を備え、前記抵抗変化層は少なくとも、前記白金含有層と物理的に接触しない第1の酸素不足型遷移金属酸化物層と、前記第1の酸素不足型遷移金属酸化物層と前記白金含有層との間に配設され前記白金含有層と物理的に接触する第2の酸素不足型遷移金属酸化物層とを備え、前記第1の酸素不足型遷移金属酸化物層に含まれる酸素不足型遷移金属酸化物をMO、前記第2の酸素不足型遷移金属酸化物層に含まれる酸素不足型遷移金属酸化物をMOと表したとき、x<yを満たし、前記白金含有層は膜厚が1nm以上23nm以下であって前記抵抗変化層と物理的に接触している。
かかる構成では、Pt層から抵抗変化層への突起の発生が抑制され、電気的特性の再現性や動作の信頼性を向上させた抵抗変化型の不揮発性記憶素子を提供できる。また、抵抗変化層のうち抵抗値の変化が生じるPt層に接する部分が相対的に高抵抗となる。よって、“ならし”工程を不要とすることができる。
上記の不揮発性記憶素子において、前記遷移金属がタンタルであってもよく、また、前記白金含有層の膜厚が1nm以上10nm以下であってもよい。
本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
本発明は、上記のような構成を有し、以下のような効果を奏する。すなわち、電気的特性の再現性や動作の信頼性を向上させた抵抗変化型の不揮発性記憶素子を提供できる。
図1は、本発明の第1実施形態にかかる不揮発性記憶素子の概略構成の一例を示した断面図である。 図2は、本実施例で得られた素子断面のTEM写真であり、図2(a)は素子Aの断面、図2(b)は素子Bの断面、図2(c)は素子Cの断面を示す。 図3は、本発明の第1実施形態の実施例において、素子A、素子B、素子Cの初期抵抗をPt層の膜厚に対してプロット(plot)した結果を示す図である。 図4は、本発明の第1実施形態の実施例において、素子A、素子B、素子Cが抵抗変化動作するか否かを検証した結果を示す図であって、図4(a)は素子Oの抵抗変化動作を示す図、図4(b)は素子Aの抵抗変化動作を示す図、図4(c)は素子Bの抵抗変化動作を示す図、図4(d)は素子Cの抵抗変化動作を示す図である。 図5は、Ptをどの程度堆積すれば全面を隙間なく覆う膜(連続膜)になるかをX線光電子分光(XPS;X-ray photoelectron spectroscopy)を用いて調べた結果を示す図であり、図5(a)はPt層の換算膜厚(corresponding thickness;Ptのスパッタレートとスパッタ時間から換算した膜厚)と結合エネルギー(binding energy)との関係を示す図であり、図5(b)は図5(a)の各スペクトルのメインピーク(27eV付近)のピーク位置をPt層の膜厚に対してプロットした図である。 図6は、本発明の第1実施形態における実験例2で作成した素子の概略構成を示す断面図である。 図7は、本発明の第1実施形態における実験例3で作成した素子における電気的パルスの電圧および抵抗値の関係を示す図であり、図7(a)は電気的パルスの印加回数と抵抗値の関係を示す図であり、図7(b)はそれぞれの電気的パルスの電圧を示す図である。 図8は、本発明の第2実施形態の実施例で得られた素子C’の断面のTEM写真である。 図9は、本発明の第2実施形態の実施例において、素子A’、素子B’、素子C’の初期抵抗をPt層の膜厚に対してプロットした図である。 図10は、本発明の第2実施形態の実施例において、素子A’、素子B’、素子C’が抵抗変化動作するか否かを検証した結果を示す図であって、図10(a)は素子A’の抵抗変化動作を示す図、図10(b)は素子B’の抵抗変化動作を示す図、図10(c)は素子C’の抵抗変化動作を示す図である。 図11は、本発明の変形例にかかる不揮発性記憶素子の概略構成の一例を示した断面図であり、図11(a)は第1変形例、図11(b)は第2変形例である。 図12は、本発明の変形例にかかる不揮発性記憶素子の概略構成の一例を示す図であり、図12(a)は第3変形例、図12(b)は第4変形例、図12(c)は第5変形例である。 図13は、従来の抵抗変化型の不揮発性記憶素子の概略構成を示す図である。 図14は、抵抗変化層に酸素不足型Ta酸化物を用いた不揮発性記憶素子の断面を示す透過型電子顕微鏡(TEM)写真であって、図14(a)はプロセス中の最高温度を400℃とした場合、図14(b)はプロセス中の最高温度を100℃とした場合を示す。 図15は、抵抗変化層に酸素不足型Hf酸化物を用いた不揮発性記憶素子の断面を示す透過型電子顕微鏡(TEM)写真であって、図15(a)はプロセス中の最高温度を400℃とした場合、図15(b)はプロセス中の最高温度を100℃とした場合を示す。
以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。
(第1実施形態)
[装置構成]
図1は、本発明の第1実施形態にかかる不揮発性記憶素子の概略構成の一例を示した断面図である。
図1に示すように、本実施形態の不揮発性記憶素子100は、基板101と、酸化物層102と、下部電極層103(第1電極)と、抵抗変化層106と、上部電極層109(第2電極)とがこの順に積層されてなる。抵抗変化層106は、下部電極層103の上に形成された第1の酸素不足型Ta酸化物層104(第1の酸素不足型遷移金属酸化物層)と、第1の酸素不足型Ta酸化物層104の上に形成された第2の酸素不足型Ta酸化物層105(第2の酸素不足型遷移金属酸化物層)とからなる。上部電極層109は、第2の酸素不足型Ta酸化物層105の上に形成されたPt層107(白金含有層)と、Pt層107の上に形成された導電体層108とからなる。
不揮発性記憶素子100において、上下で隣接する層は互いに物理的に接触するように形成されている。具体的には例えば、第2の酸素不足型Ta酸化物層105とPt層107とは物理的に接触するように形成されている。以下、図面上で上下に隣接する層について同様である。
第1の酸素不足型Ta酸化物層104に含まれる酸素不足型Ta酸化物をTaOと表し、第2の酸素不足型Ta酸化物層105に含まれる酸素不足型Ta酸化物をTaOと表した場合、0<x<2.5、0<y<2.5、x<yを満たす。
酸素不足型酸化物とは、化学量論的な酸化物と比較して酸素の含有量(原子比:総原子数に占める酸素原子数の割合)が少ない酸化物をいう。例えば本実施形態のように遷移金属がTaである場合、化学量論的な酸化物の組成はTaであって、TaとOの原子数の比率(O/Ta)は2.5である。したがって、酸素不足型Ta酸化物において、TaとOの原子比は0より大きく、2.5より小さいことになる。
Pt層107は白金を含有する。好ましくはPt層107は白金を主成分として含有する。さらに好ましくはPt層107は白金のみからなる。
[製造方法]
不揮発性記憶素子100の製造方法の一例を挙げれば、以下の通りである。
単結晶シリコンからなる基板を熱酸化法で処理することにより、基板101上に酸化物層102(厚さ200nm)を形成する。酸化物層102の上に、TaNからなる下部電極層103(厚さ40nm)をスパッタリング法により形成する。
得られた下部電極層103の上に、酸素不足型Ta酸化物層(厚さ30nm)をスパッタリング法により形成する。スパッタリング法としては、TaターゲットをArとOの混合ガス雰囲気中でスパッタリングする方法を採用できる。より詳細には、スパッタリングを開始する前のスパッタリング装置内の真空度(背圧)は7×10−4Pa程度、スパッタ時のパワーは250W、アルゴンガスと酸素ガスとをあわせた全ガス圧力は3.3Pa、酸素ガスの分圧比は3.8%、基板の設定温度は30℃、成膜時間は7分とすることができる。
得られた酸素不足型Ta酸化物層の表面をプラズマ酸化装置を用いて酸化することにより、均質な酸素不足型Ta酸化物層から、第1の酸素不足型Ta酸化物層104(厚さ約23nm)と第2の酸素不足型Ta酸化物層105(厚さ約8nm)とを形成する。
酸化処理が終ると、第2の酸素不足型Ta酸化物層105の上にPt層107をスパッタリング法によって形成する。Pt層107の膜厚(厚さ)の範囲は、例えば1nm以上23nm以下とすることができる。Pt層の好適な膜厚範囲については後述する。Pt層107の形成が終わると、その上にTiAlNからなる導電体層108(厚さ80nm)をスパッタリング法によって形成する。以上により、不揮発性記憶素子100が得られる。
[実施例]
1.製造方法
本実施例では、上述の製造方法に従って、Pt層の膜厚が異なる3種類の不揮発性記憶素子を作成した。Pt層の膜厚は素子Aで8nm、素子Bで13nm、素子Cで23nmであった。
また本実施例では、Pt層の膜厚が5nmである素子Oも作成した。
本実施例においてスパッタリングにより形成された酸素不足型Ta酸化物は、酸素含有率が約58atm%、厚さ30nmであった。該酸素不足型Ta酸化物をTaOと表した場合、酸素含有率約58atm%ではx=1.38であった。第2の酸素不足型Ta酸化物層に含まれる酸素不足型Ta酸化物をTaOと表した場合、y=2.47(酸素含有率が約71atm%)であった。すなわち、第2の酸素不足型Ta酸化物層105を構成する酸素不足型Ta酸化物は化学量論的組成であるTaO2.5(Ta)より若干酸素が欠損した状態になっており、第1の酸素不足型Ta酸化物層104を構成する酸素不足型Ta酸化物(x=1.38)よりも抵抗値が高くなっている。第1の酸素不足型Ta酸化物層の膜厚は23nm、第2の酸素不足型Ta酸化物層の膜厚は8nmであった。また、これらの素子には、シンタリング工程(sintering process)で400℃で10分間の加熱が施されている。
第1の酸素不足型Ta酸化物層の酸素含有率は、パターンのないウエハ上に同様の条件で作製した膜厚の厚い試料をラザフォード後方散乱法(RBS:Rutherford Back Scattering)で測定及び分析することによって求めた。また、第2の酸素不足型Ta酸化物層における酸素含有率は、パターンのないウエハ上に、前記ラザフォード後方散乱法で測定及び分析した試料と全く同じ条件で作製した膜厚の薄い酸化物層をX線反射率法(XRR : X-ray Reflectometer)で測定することによって、ラザフォード後方散乱法とX線反射率法間の相関係数を求め、X線反射率法により測定した。
2.断面の観察結果
得られた素子A、B、Cの断面をTEMで観察した。
図2は本実施例で得られた素子断面のTEM写真であり、図2(a)は素子Aの断面、図2(b)は素子Bの断面、図2(c)は素子Cの断面を示す。いずれの素子もPt層の厚さを除けば同一な構造を有し、下部電極層103a、b、c、第1の酸素不足型Ta酸化物層104a、b、c、第2の酸素不足型Ta酸化物層105a、b、c、Pt層107a、b、c、導電体層108a、b、cがそれぞれこの順に積層されてなる。
いずれの素子でも、第1の酸素不足型Ta酸化物層の厚さは23nm、第2の酸素不足型Ta酸化物層の厚さは8nmであった。
図2を詳細に検討すれば分かるように、素子AではPt層107aから突起が全く発生していない。素子BではPt層107bに2nm程度の凹凸が生じており、突起が発生しつつあることが分かる。素子Cでは一部に第2の酸素不足型Ta酸化物層105cの中央付近まで達する突起が発生している。ただし、図14(a)の例(Pt層の膜厚=80nm)と比較すれば、突起の形状は不明瞭である。
以上の結果から、Pt層の膜厚を薄くすることで、突起の発生が大幅に抑制されることが分かる。また、Pt層の膜厚が厚くなるにつれて、かかる抑制効果は弱まることが分かる。
3.初期抵抗
図3は、本発明の第1実施形態の実施例において、素子A、素子B、素子Cの初期抵抗をPt層の膜厚に対してプロットした結果である。比較例として、上部電極層としてPt層(80nm)のみを堆積させて作製した不揮発性記憶素子の初期抵抗もプロットしてある。
また、図3(a)には、本発明の第1実施形態の実施例において、素子Oの初期抵抗をPt層の膜厚に対してプロットした結果も示す。
初期抵抗とは、素子形成直後の抵抗値(下部電極層と上部電極層との間の抵抗値)を意味する。すなわち、加熱処理を含めた製造工程を経た素子につき,1回も電気的パルス(抵抗値を変化させるような、電圧の大きな電気的パルス)が印加されていない状態で測定された抵抗値が初期抵抗となる。初期抵抗の測定は、下部電極層と上部電極層との間に50mVという微弱な電圧を印加し、流れる電流を測定することにより求めた。
図3に示す通り、素子A(Pt層の膜厚=8nm)の初期抵抗は非常に高く、10Ω程度となっており、上述の図14(b)に示した素子(プロセス中の加熱工程を100℃程度に抑えて作製した素子)とほぼ同等の抵抗値であった。しかしながら初期抵抗は、素子B(Pt層の膜厚=13nm)では10Ωに低下し、素子C(Pt層の膜厚=23nm)では800Ω程度にまで減少した。一方で比較例として作製した素子(Pt層の膜厚=80nm)の初期抵抗は300Ω程度だった。つまり、比較例における初期抵抗は、素子Cの半分程度だった。
図3に示す通り、素子O(Pt層の膜厚=5nm)の初期抵抗も素子Aと同様に非常に高く、10Ω程度となっており、上述の図14(b)に示した素子(プロセス中の加熱工程を100℃程度に抑えて作製した素子)とほぼ同等の抵抗値であった。
Pt層の膜厚増加に伴う抵抗値の減少は、Pt層における突起ないし凹凸の形成と強い相関があると考えられる。すなわち、Pt層の膜厚が厚くなると、Ptの突起(凹凸)が第2の酸素不足型Ta酸化物層の内部に向かって成長し、第2の酸素不足型Ta酸化物層の膜厚が実効的に薄くなる部分が発生する。第2の酸素不足型Ta酸化物層は第1の酸素不足型Ta酸化物層よりも高抵抗である。このため、第2の酸素不足型Ta酸化物層の中にPtの突起が入り込めば、素子の初期抵抗は大きく減少することになる。逆に、素子の初期抵抗が高いということは、それだけPtの突起発生が抑制されていることを示す。
図3からは、Pt層の膜厚が20nmを超えると初期抵抗がほぼ一定(数百Ω程度)となり、抵抗値の減少が飽和する傾向が見て取れる。この結果から、Ptの突起及び突起様の凹凸を抑制するには、Pt層の膜厚を20nm以下にするのが好ましいと考えられる。
4.突起抑制メカニズムに関する考察
Pt層の膜厚を薄くした場合に突起の発生が抑制されるメカニズムは次のように考えられる。
上述したようにPtの突起は、Pt層に存在する粒界に沿ったPt原子のマイグレーションにより生じると推察される。もし粒界が存在しなければ、マイグレーションも起こりにくく、突起は発生しないと考えられる。一般に金属等を基板上に堆積した場合、膜厚が厚くなればなるほど、結晶の粒(グレイン、結晶の塊)は大きく成長し、その結果、粒界は明確になる。一方、膜厚が薄い場合は粒の成長が不十分となり、粒界は明確には現れない。このことは、図2(a)および図2(b)において図14(a)や図14(b)で見られたような明確な粒界が確認されないことにも表れている。それ故、素子AのようにPt層が非常に薄い(8nm程度)場合、粒界に沿ったPtのマイグレーションがおこらず、突起は発生しない。しかし、素子Bや素子CのようにPt層の膜厚が厚くなるにつれて、粒界が明確になり、突起様の凹凸が徐々に形成されるようになる。
突起発生を抑制するもう一つの要因と考えられるものは、Pt原子の量である。突起はPt原子のマイグレーションによって形成されるが、マイグレーションするPt原子自体が少なければ突起は形成されにくくなると推察される。本実施形態のようにPt層の膜厚を薄くする事は、Pt原子の量を減少させている事と同意である。つまり、素子A〜Cでは、マイグレーションするPt原子が少ないために突起の形成が抑えられたとも考えられる。
5.抵抗変化動作
図4は、本発明の第1実施形態の実施例において、素子A、素子B、素子Cが抵抗変化動作するか否かを検証した結果を示す図であって、図4(b)は素子Aの抵抗変化動作を示す図、図4(c)は素子Bの抵抗変化動作を示す図、図4(d)は素子Cの抵抗変化動作を示す図である。
また、図4(a)は素子Oの抵抗変化動作を示す図である。
以下、電圧の正負は下部電極層を基準とした上部電極層の電圧で表現する。すなわち下部電極層よりも高い電圧を上部電極層に印加した場合の電圧を正とし、逆に、下部電極層よりも低い電圧を上部電極層に印加した場合の電圧を負とする。電圧の印加は、パルス幅が100nsecの電気的パルスを用いて行った。抵抗値は、各回の電気的パルス印加前に、50mVという微弱な電圧を電極間に印加した際の電流を測定して求めた。
図4(a)において素子Oに印加された電気的パルスの電圧は以下の通りである。1回目:−3.5V、2回目:+3.6V、3回目:−1.2V、4回目:+1.6V、5回目以降は3回目以降と同様に、−1.2Vと+1.6Vとを交互に印加した。なお、図4(a)では、1回目のパルスを印加する前の抵抗値(初期抵抗)が10Ω以上(装置の測定限界以上)であり、図の欄外となっている。この図を見ると、素子Oについては、パルス数が20回を越えると、+1.6Vを印加すれば約1500Ωとなり、−1.2Vを印加すれば約140Ωの抵抗値となるというように、安定した抵抗変化動作を示すことがわかる。
図4(b)において素子Aに印加された電気的パルスの電圧は以下の通りである。1回目:−1.5V、2回目:+1.7V、3回目:−1.5V。4回目以下は2回目以降と同様に、+1.7Vと−1.5Vとを交互に印加した。なお、図4(b)では、1回目のパルスを印加する前の抵抗値(初期抵抗)が10Ω以上(装置の測定限界以上)であり、図の欄外となっている。この図を見ると、素子Aについては、パルス数が10回を越えると、+1.7Vを印加すれば約3000Ωとなり、−1.5Vを印加すれば約100Ωの抵抗値となるというように、安定した抵抗変化動作を示すことがわかる。
図4(c)において素子Bに印加された電気的パルスの電圧は以下の通りである。1回目:−1.5V、2回目:+1.7V、3回目:−1.5V。4回目以下は2回目以降と同様に、+1.7Vと−1.5Vとを交互に印加した。なお、図4(c)でも、1回目のパルスを印加する前の抵抗値(初期抵抗)が10Ω以上(装置の測定限界以上)であり、図の欄外となっている。図に示すように、素子Bについてはパルス数が4回を越えると、+1.7Vを印加すれば約3000Ωとなり、−1.5Vを印加すれば約100Ωの抵抗値となるというように、安定した抵抗変化動作を示すことがわかる。
図4(d)において素子Cに印加された電気的パルスの電圧は以下の通りである。1回目:+1.7V、2回目:−1.5V、3回目:+1.7V。4回目以下は2回目以降と同様に、−1.5Vと+1.7Vとを交互に印加した。図4(d)では、1回目のパルスを印加する前の抵抗値(初期抵抗)は約3000Ωであった。この図を見ると、素子Cについては、パルス数が3回を越えると、+1.7Vを印加すれば約3000Ωとなり、−1.5Vを印加すれば約100Ωの抵抗値となるというように、安定した抵抗変化動作を示すことがわかる。
なお、ここでは図示しないが、比較例(Pt層の膜厚=80nm)の素子でも、素子A〜Cとほぼ同等の抵抗変化動作が観測された。
以上の結果から、素子が抵抗変化動作するか否かは、Pt層の膜厚にほとんど影響されないと結論付ける事ができる。
[実験例1:Pt層の膜厚の好適な範囲]
図2の検討結果より、Pt層の膜厚を8nmにすればPtの突起は全く発生せず、Pt層の膜厚を13nm、23nmと増やすとPt界面の突起は増加した。しかし、図14(a)の素子(Pt層の膜厚=80nm)に生じていた突起とは若干異なって、図2(b)、(c)で見られた突起は、凹凸と表現すべきような形状をしていた。この事から、図2(c)のPt層の膜厚が23nmでも、ある程度は突起発生を抑制できていると考えられる。よって、突起発生を抑制するためには、Pt層の膜厚を23nm以下にすることが好ましいと言える。
また、図3の初期抵抗の測定結果では、20nm以下では、Pt層の膜厚の減少につれて、抵抗値が大きく増加する傾向が見られた。しかし、Pt層の膜厚が20nmを超えて増加しても、抵抗値はそれ以上低下せず、ほぼ一定となる傾向が見られた。初期抵抗の大きさは、Pt突起の形成と非常に強い相関があり、抵抗値が低い程、大きな突起が形成されていると考えられる。つまり、電気抵抗の大きな第2の酸素不足型Ta酸化物層の内部へ突起が成長し、実効的な第2の酸素不足型Ta酸化物層の膜厚が減少した結果、図3のような結果が得られたと考えられる。すなわち、図3の初期抵抗の測定結果からは、Ptの膜厚が20nm以下の領域で突起形成の抑制効果が大きく、20nmを超える領域ではあまり強い突起形成の抑制効果はないと言える。したがって、Pt層の膜厚は20nm以下にすることがさらに好ましいと言える。
図2の機器分析的な観点から得られた結果と、図3の電気特性的な観点から得られた結果はほぼ一致しており、突起形成の抑制効果が期待できるPt層の膜厚の上限値は20nm程度である。一方で、突起を完全になくすためには、図2の断面TEM観察結果より、Pt層の膜厚を8nm以下にする必要があると結論できる。
次に、Ptの膜厚の下限値について考察する。
上記の通り、Ptは抵抗変化を起こしやすい(電気的パルスを印加した際に抵抗値が変化しやすい)材料である。抵抗変化は電極と酸素不足型Ta酸化物層との界面の近傍における酸素原子の移動によって起こっている可能性がある。一方で、一般に良く知られているように、Ptは酸化還元反応の触媒となる材料である。これらの事から総合的に推測すると、本実施形態の素子では、Ptが酸素不足型Ta酸化物層に対して触媒的な作用を及ぼして酸素原子の移動を促進し、その結果、抵抗変化動作が起こりやすくなっているのではないかと考えられる。
つまり、本実施形態の素子では、抵抗値の上昇はPt層と酸素不足型Ta酸化物層の界面付近の酸化物層に酸素が供給されて(酸化)起こり、抵抗値の低下は界面付近の酸化物層から酸素が抜けて(還元)起こっていると考えられる。この際、Ptは、酸化物層の酸化還元反応が生じるための活性化エネルギーを低くする働き、すなわち、触媒作用をしていると考えられる。
このような観点からは、Pt層は酸素不足型Ta酸化物層の全面を隙間なく被覆している必要があると言える。もし、連続的に接触せず、島状に分離されたPt層が酸素不足型Ta酸化物層を部分的に被覆している場合、島状のPt層それぞれの大きさや密度によって抵抗変化を示す領域も変化し、抵抗値がばらつく要因になってしまう。
図5は、Ptをどの程度堆積すれば全面を隙間なく覆う膜(連続膜)になるかをX線光電子分光(XPS)を用いて調べた結果を示す図であり、図5(a)はPt層の換算膜厚と結合エネルギーとの関係を示す図であり、図5(b)は図5(a)の各スペクトルのメインピーク(27eV付近)のピーク位置をPt層の膜厚に対してプロットした図である。
図5における詳細な実験方法は下記の通りである。
まず、基板上に酸素不足型Ta酸化物層を堆積させ、表面を大気中で自然酸化した。その上に、スパッタリング法によって膜厚を変えながらPt層を堆積させ、各膜厚においてXPSスペクトルを測定した。Pt層の膜厚は、スパッタリング時間により調整した。「換算膜厚」とは、膜厚がスパッタリング時間に比例するとの仮定の下、スパッタリング時間から計算した仮想的な膜厚を言う。膜厚が厚くなると(連続膜となっていると)、換算膜厚と実際の膜厚とは一致する。膜厚が薄くなると、膜が一様な厚みを持たず、島状に分離するため、膜厚を定義することが困難となる。膜厚が薄い場合の「換算膜厚」は、島上に分離したPt層の平均的な膜厚にほぼ一致すると考えることができる。
図5(a)は、Taの内殻に存在する4f電子のスペクトルが、Pt層の膜厚に応じてどのように変化するかを示している。図では各スペクトルを比較しやすくするため、換算膜厚毎に横軸を上下にずらしてプロットしてある。
図5(a)に示すように、Taの4f電子のピークは、Pt層の膜厚が増加するにつれて、低エネルギー側にシフトしている。かかるシフトは、Ta酸化物層の上にPtが堆積されることに起因したエネルギーバンド構造(energy band structure)の変化(バンドベンディング:band bending)によると考えられる。シフトの程度は、Ta酸化物層の表面がPt層により覆われる割合が増加するにつれ、大きくなる。Ta酸化物層の全面がPt層で覆われると(連続膜となると)それ以上のピークシフトは起こらなくなる。このような事を考慮にいれて図5(a)を見ると、Pt層の換算膜厚が0nm〜1nmの範囲では、Taの4f電子のピークシフト(peak shift)が連続的に起こっている事が分かる。このことは、換算膜厚が1nm未満の範囲では、Pt層は連続膜ではなく、島状の不連続膜になっていることを意味する。一方で、換算膜厚1nm以上になると、Pt層は連続的な膜になっていると考えられる。
図5(b)は、図5(a)の各スペクトルのメインピーク(27eV付近)のピーク位置を、Pt層の膜厚に対してプロットしたものである。この図からも、Pt層の換算膜厚が1nm以上ではピークシフトが生じていないのが見て取れる。
上記の結果から、Ta酸化物上のPt層は、膜厚が1nm以上であれば連続膜となる事が分かる。遷移金属の酸化物であれば、ほぼ性質は類似している事から、Ta酸化物以外の遷移金属酸化物の上にPtを堆積させた場合でも、ほぼ同等の膜厚においてPt層が連続膜になると考えられる。
以上の結果および第1実施形態の実施例の結果を踏まえると、Pt層の膜厚範囲は1nm以上23nm以下であり、より好適には1nm以上20nm以下である。さらに、より好適には1nm以上13nm以下であり、さらに好適には1nm以上10nm以下であり、最も好ましくは1nm以上8nm以下である。また、Pt層の膜厚範囲の下限は1nmであるが、5nmとすることがより好ましく、8nmとすることがさらに好ましい。
[実験例2:抵抗変化をもたらす場所]
本実験例では、素子において抵抗値の変化をもたらす部位がどこにあるかにつき検討した。
図6は、本発明の第1実施形態における実験例2で作成した素子の概略構成を示す断面図である。本実験例では、図に示すように、本実験例の素子200では、100nmの酸素不足型Ta酸化物層205の下側にPtからなる電極202、204が形成され、酸素不足型Ta酸化物層205の上側にPtからなる電極201、203が形成された。電極201、202は酸素不足型Ta酸化物層205を挟んで互いに対向するように配設され、電極203、204は酸素不足型Ta酸化物層205を挟んで互いに対向するように配設された。素子200は、抵抗変化場所を特定することのみを目的に作製した素子であり、上記実施例における素子A〜Cとは、構造がかなり異なっている。しかし、酸素不足型Ta酸化物を電極材料で挟んだという点で、基本的構造は同一である。
本実験例では、電極202を基準として電極201に、パルス幅が100nsecで、電圧が+2.2Vおよび−1.8Vである電気的パルスが交互に印加された。素子200は、+2.2Vの電気的パルスが印加されると高抵抗状態となり、−1.8Vの電気的パルスが印加されると低抵抗状態となった。各抵抗状態において、4電極間の抵抗値がそれぞれ測定された。具体的には、電極202を基準として電極201に+2.2Vを印加して電極201と電極202の間の抵抗値が高くなった状態で、電極201と電極202との間、電極201と電極203との間、電極201と電極204との間、電極202と電極203との間、電極202と電極204との間、電極203と電極204との間の抵抗値をそれぞれ測定した。次に、電極202を基準として電極201に−1.8Vを印加して電極201と電極202の間の抵抗値が低くなった状態で、同様に4電極間の抵抗値がそれぞれ測定された。
以上のような測定を10回繰り返し、各電極間について測定された抵抗値の平均値をまとめた結果を表1に示す。
すなわち、電極201を含む電極対の抵抗値のみ変化が生じており、電極201を含まない電極対の抵抗値は変化が見られなかった。この事から、本実験例では電極201の近傍のみにおいて抵抗値の変化が生じていた事が分かる。
以上の事より、酸素不足型Ta酸化物を抵抗変化層に用いた抵抗変化素子で抵抗値の変化をもたらしているのは、酸素不足型Ta酸化物層の中でも電極に近い部分だけであることが分かった。また、高抵抗状態に変化する時に高電位となる側の電極の近傍が抵抗値の変化をもたらすことも分かった(本実験例では、高抵抗状態に変化するとき、電極202に対して電極201は高電位[+2.2V]となっている)。
以上の結果を踏まえて、図4の結果を見直す。すると、上述のように、図4(a)から(d)に示した抵抗変化は、全て、下部電極層を基準にして上部電極層に正の電圧を印加した時に高抵抗化するような変化を示していた。この結果と本実験例の結果とをあわせて考えると、素子A〜Cで抵抗値の変化をもたらしているのは、下部電極層側ではなく、上部電極層側、すなわち、Pt層と抵抗変化膜との界面付近であると考えられる。一方、図4の結果から分かるように、抵抗変化動作はPt層の膜厚に影響を受けない。
これらの結果を合わせて考えると、Pt層は抵抗値の変化になんらかの寄与をしているが、その寄与の度合いは膜厚に依存しないと推察される。言い換えると、Pt層の膜厚を薄くしても、素子としての特性は悪影響を受けないと推察される。
なお、素子A〜Cの構造で、下部電極層にTaNを用いたのは、下部電極層側での抵抗変化を起こりにくくして、Pt層を設置した上部電極層側での純粋な電気的特性を測定しようと試みたからである。本願の範囲では詳しくは述べないが、遷移金属酸化物を抵抗変化層に用いた不揮発性記憶素子では、抵抗変化現象が電極の材料に大きく依存する。上述のようにPtは抵抗変化動作が起こりやすい材料の代表である。一方で、TaNはPtに比べて抵抗変化動作が非常に起こりにくい材料に分類される。
[実験例3:第2の酸素不足型Ta酸化物層の役割]
実験例2(図6および表1)に示した実験結果を踏まえて、第2の酸素不足型Ta酸化物層の役割について説明する。図7は、本発明の第1実施形態における実験例3で作成した素子における電気的パルスの電圧および抵抗値の関係を示す図であり、図7(a)は電気的パルスの印加回数と抵抗値の関係を示す図であり、図7(b)はそれぞれの電気的パルスの電圧を示す図である。
本実験例では、図1の構造から第2の酸素不足型Ta酸化物層を除いた構造(表面の酸化による第2の酸素不足型Ta酸化物層の形成を省略した構造)を有する素子(以下、素子Dと表す)に、電気的パルスを印加した際の抵抗値の変化を測定した。
本実験例では、Pt層の膜厚を13nmとした。すなわち、素子Dは、第1の酸素不足型のTa酸化物層を形成した直後にPt層を13nm堆積して作製したもので、第2の酸素不足型のTa酸化物層105が存在しない点以外は素子Bと全く同等の素子とした。
この素子では、図を見て分かるとおり、抵抗変化を発現させるためには、若干の工夫が必要であった。すなわち、正電圧側の電気的パルスの電圧を+6.0Vから+1.5Vまで徐々に低下させるような“ならし”が必要であった。そして最終的には+1.5Vを印加すれば約3500Ωへと変化し、−1.3Vを印加すれば約750Ωに変化するというように、安定した抵抗変化動作を示した。
一方で、この素子Dと類似した素子である素子Bは、図4(c)に示したように、特段の“ならし”をしなくても、安定した抵抗変化動作を示した。このような電気特性の違いは、第2の酸素不足型Ta酸化物層の有無に原因があると考えられる。すなわち、第2の酸素不足型Ta酸化物層が存在することにより、抵抗変化動作を容易に実現するという効果がある。その理由についてはまだ不明な点も多いが、次のようなメカニズムが提案できる。
本実施形態の抵抗変化型の不揮発性記憶素子で見られる抵抗変化動作は、上部電極層に正の電圧を印加した時に抵抗変化層の上部電極層側が高抵抗化し、負の電圧を印加した時に抵抗変化層の上部電極層側が低抵抗化するような現象である。この事から抵抗変化動作は、マイナスの電荷を持つ酸素原子の移動により起こっていると考えられる。より具体的に説明すれば、上部電極層に正の電圧を印加すれば負に帯電している酸素原子が抵抗変化層の上部電極層側に集まり、高抵抗層を形成して、高抵抗化する。逆に負の電圧を印加すれば、酸素原子が抵抗変化層(酸素不足型Ta酸化物層)内に拡散して高抵抗層がなくなり、抵抗が下がると考える。
第2の酸素不足型Ta酸化物層は、酸素の移動が生じるべき部位(抵抗変化層のうち電極界面に近い部分)に、当初から有効に電圧を印加し、そこに酸素の移動経路を形成するという役割を担っていると考えられる。つまり、初期状態の素子に電圧を印加した場合、第2の酸素不足型Ta酸化物層の抵抗は非常に高いので、その電圧はほぼ全てが第2の酸素不足型Ta酸化物層に印加される事になる。そうすると、第2の酸素不足型Ta酸化物層の一部が破壊されて抵抗値が低下する。この破壊の際に、酸素の移動経路が形成されると考えられる。一方で、電極界面近傍に高抵抗層である第2の酸素不足型Ta酸化物層が存在しなければ、電圧は抵抗変化層全体に均等にかかり、酸素の移動経路が形成されにくくなる。その結果、抵抗変化現象も起こりにくくなる。
第2の酸素不足型Ta酸化物層が存在しない場合でも、定常的に動作させる電圧よりも高い電圧を加えたり(図7の結果では+2V〜+6Vの電圧)多数の電気的パルスを加えたりする“ならし”工程によって、酸素が移動する経路が一旦形成されれば、その後は安定した抵抗変化動作が起こると考えられる。
上記のような検討から、高抵抗な第2の酸素不足型Ta酸化物層は、抵抗変化動作をさせたい電極界面の側に形成する必要がある。本実施形態の場合、抵抗変化動作しやすいのはPt層の存在する上部電極層側であるから、上部電極層側との界面に第2の酸素不足型Ta酸化物層を形成することになる。
Pt層と物理的に接触する酸素不足型Ta酸化物層を第2の酸素不足型Ta酸化物層とし、Pt層と物理的に接触しない酸素不足型Ta酸化物層を第1の酸素不足型Ta酸化物層とし、Pt層と第1の酸素不足型Ta酸化物層とで第2の酸素不足型Ta酸化物層を挟持する。第1の酸素不足型Ta酸化物層に含まれる酸素不足型Ta酸化物をTaO、第2の酸素不足型Ta酸化物層に含まれる酸素不足型Ta酸化物をTaOと表す。このとき、x<yを満たすことによって、Pt層側の酸素不足型Ta酸化物層が相対的に高抵抗となり、“ならし”工程が不要となる。
(第2実施形態)
第2実施形態では、導電体層の材料にTiAlNではなくIrを用いる点で、第1実施形態と異なっている。なお、第1実施形態でTiAlNを用いたのは、ドライエッチング(dry etching)等の加工を容易にするためである。導電体層の材料としては、導電性を有するものであればどのような材料でも用いることができる。
本実施形態における装置構成および製造方法は、導電体層の材料が異なることを除けば第1実施形態と同様であるので、詳細な説明を省略する。
[実施例]
1.製造方法
本実施例における素子の製造方法は、導電体層の材料をIrとすることと、Pt層の膜厚が異なっていることを除けば、第1実施形態の実施例と同様である。本実施例でも、Pt層の膜厚が異なる3種類の不揮発性記憶素子を作成した。Pt層の膜厚は、素子A’で5nm、素子B’で7.5nm、素子C’で10nmであった。Irからなる導電体層の膜厚は20nmであった。またこれらの素子には、シンタリング工程で400℃で10分間の加熱が施されている。
2.断面の観察結果
得られた素子A’、B’、C’の断面をTEMで観察した。
図8は、本発明の第2実施形態の実施例で得られた素子C’の断面のTEM写真である。下部電極層303、第1の酸素不足型Ta酸化物層304、第2の酸素不足型Ta酸化物層305、Pt層と導電体層からなる上部電極層309がそれぞれこの順に積層されてなる。なお、IrとPtとは性質が類似するため、図8では導電体層とPt層とを判別することが困難となっている。
図8に示すように、Pt層が最も厚い素子C’(Pt層の膜厚=10nm)でも、Pt層(上部電極層309)から突起が全く発生していない。また、Pt層がさらに薄い素子B’(Pt層の膜厚=7.5nm)、素子A’(Pt層の膜厚=5nm)でも、Pt層(上部電極層309)から突起が発生しないことを確認した。以上により、導電体層の材料がTiAlNであってもIrであっても、Pt層の膜厚を薄くすることで突起発生を抑制できることが分かった。
3.初期抵抗
図9は、本発明の第2実施形態の実施例において、素子A’、素子B’、素子C’の初期抵抗をPt層の膜厚に対してプロットした図である。比較例として、第1実施形態の実施例のデータ(図3)もプロットしてある。初期抵抗の定義および測定方法は第1実施形態の実施例と同様である。
図9に示す通り、素子A’、B’、C’共に初期抵抗は非常に高く(10Ω程度)、第1実施形態の実施例における素子A(Pt層の膜厚=8nm)とほぼ一致していた。よって、本実施例では、素子A’、B’、C’共に、素子Aと同様に突起発生を十分に抑制できていることが分かる。
図9において、Pt層の膜厚が10nm以下、あるいは8nm以下の素子の初期抵抗である10Ωは、第1の酸素不足型Ta酸化物層(低抵抗層)に対して相対的に抵抗率の高い第2の酸素不足型Ta酸化物層(高抵抗層)の抵抗値にほぼ等しい。Pt層の膜厚が10nm以下、あるいは8nm以下の素子では、突起が発生しないために、初期抵抗が第2の酸素不足型Ta酸化物層105の抵抗値に等しくなっていると推察される。Pt層の膜厚を10nm以下、あるいは8nm以下とすることで、突起の発生をほぼ完全に抑制し、初期抵抗の値を第2の酸素不足型Ta酸化物層の組成や厚さにより、さらに確実に制御することができる。
4.抵抗変化動作
図10は、本発明の第2実施形態の実施例において、素子A’、素子B’、素子C’が抵抗変化動作するか否かを検証した結果を示す図であって、図10(a)は素子A’の抵抗変化動作を示す図、図10(b)は素子B’の抵抗変化動作を示す図、図10(c)は素子C’の抵抗変化動作を示す図である。実験方法は第1実施形態の実施例と同様とした。
図10(a)において素子A’に印加された電気的パルスの電圧は以下の通りである。1回目:−2.5V、2回目:+2.0V、3回目:−1.2V。4回目以下は2回目以降と同様に、+2.0Vと−1.2Vとを交互に印加した。なお、図10(a)では、1回目のパルスを印加する前の抵抗値(初期抵抗)が10Ω以上(装置の測定限界以上)であり、図の欄外となっている。図に示すように、素子A’についてはパルス数が4回を越えると、+2.0Vを印加すれば約10000Ωとなり、−1.2Vを印加すれば約450Ωの抵抗値となるというように、安定した抵抗変化動作を示すことがわかる。
図10(b)において素子B’に印加された電気的パルスの電圧は以下の通りである。1回目:−2.0V、2回目:+2.0V、3回目:−1.2V。4回目以下は2回目以降と同様に、+2.0Vと−1.2Vとを交互に印加した。なお、図10(b)でも、1回目のパルスを印加する前の抵抗値(初期抵抗)が10Ω以上(装置の測定限界以上)であり、図の欄外となっている。図に示すように、素子B’についてはパルス数が2回を越えると、+2.0Vを印加すれば約9000Ωとなり、−1.2Vを印加すれば約550Ωの抵抗値となるというように、安定した抵抗変化動作を示すことがわかる。
図10(c)において素子C’に印加された電気的パルスの電圧は以下の通りである。1回目:−1.8V、2回目:+2.0V、3回目:−1.2V。4回目以下は2回目以降と同様に、+2.0Vと−1.2Vとを交互に印加した。なお、図10(c)でも、1回目のパルスを印加する前の抵抗値(初期抵抗)が10Ω以上(装置の測定限界以上)であり、図の欄外となっている。図に示すように、素子C’についてはパルス数が2回を越えると、+2.0Vを印加すれば約6000Ωとなり、−1.2Vを印加すれば約450Ωの抵抗値となるというように、安定した抵抗変化動作を示すことがわかる。
以上の結果から、導電体層がIrからなる場合でも、素子が抵抗変化動作するか否かは、Pt層の膜厚にほとんど影響されないと結論付ける事ができる。
上記のように、Pt層上に形成する導電体層の材料としてIrを用いても、Pt層の膜厚を薄くすれば、Ptの突起の形成は抑制でき、かつ、電気的パルスを印加することで抵抗値を変化させる事ができる。導電体層の材料としてTiAlNを使った第1実施形態の結果と本実施形態結果とをあわせて考えれば、導電体層はPtの突起の形成や電気的パルスによる抵抗変化現象には影響しない。つまり、第2実施形態でも第1実施形態と同様の効果が得られる。
なお、原理的には電極はPt層だけでも良いが、Pt層が薄いため素子形成時の加工が困難になるという問題がある(例えば、ドライエッチングの加工時に少しオーバーエッチング[over etching]をしただけで、Pt層が削られ消失してしまうという可能性がある)。それ故に、薄いPt層を補強し、加工を容易にするために導電体層が必要となる。ただし、導電体層の材料は、導電性を有していればどのような材料でも良いと考えられる。
(第1実施形態および第2実施形態の変形例)
第1実施形態及び第2実施形態の実施例では、抵抗変化層として、酸素含有率が58atm%で膜厚23nmの第1の酸素不足型Ta酸化物と、酸素含有率が71atm%で8nmの第2酸素含有率の積層構造を用いたが、これに限定されるものではない。課題を解決するための手段の欄で述べたように、Pt層における突起の発生は、遷移金属酸化物を抵抗変化層に用いた場合に共通する課題である。本願で提案した突起発生の抑制方法は、Pt層を薄くすれば粒界の成長が抑制され、その結果としてPtのマイグレーションが少なくなるというメカニズムに基づくのであり、かかるメカニズムは抵抗変化層の材料に影響されないと考えられる。従って、本発明におけるPt突起の抑制方法は、上記以外の組成及び膜厚を有する第1及び第2の酸素不足型Ta酸化物層を抵抗変化層に用いた場合でも適用可能である。さらに、抵抗変化層にTa以外の遷移金属M(例えばハフニウム)の酸素不足型酸化物を使った不揮発性記憶素子にも応用可能である。この場合、上述の説明においてTaを任意の遷移金属Mに置換すれば、同様の構成により同様の効果が得られる。
第1実施形態及び第2実施形態では、電極の材料としてPtの単体を用いた。しかし、電極の材料はこれに限定されるものではなく、主成分としてPtを含む材料(例えば合金、Ptが主成分なのでPt単体金属と類似の性質を有する)を用いた場合でも、膜厚を薄くする事により突起発生は抑制できると考えられる。
素子の構成は、図1に示す構造を上下逆転させた構成としてもよい。図11(a)は本発明の第1変形例にかかる不揮発性記憶素子の概略構成の一例を示した断面図である。本変形例の不揮発性記憶素子400aは、基板401aの上に、酸化物層402aと、導電体層403aとPt層404aとからなる下部電極層405aと、高抵抗の(相対的にさらに酸化された)第2の酸素不足型Ta酸化物層406aと低抵抗の(相対的にさらに還元された)第1の酸素不足型Ta酸化物層407aとからなる抵抗変化層408aと、上部電極層409aとがこの順に積層されてなる。
第1の酸素不足型Ta酸化物層407aに含まれる酸素不足型Ta酸化物をTaOと表し、第2の酸素不足型Ta酸化物層406aに含まれる酸素不足型Ta酸化物をTaOと表した場合、0<x<2.5、0<y<2.5、x<yを満たす。
なお本変形例では、第2の酸素不足型Ta酸化物層は、第1の酸素不足型Ta酸化物層を酸化する方法では形成できない。そのため、例えば、スパッタリング等の堆積時に酸素含有量を調整する必要がある。
抵抗変化層の上下に高抵抗の(相対的にさらに酸化された)酸素不足型Ta酸化物層とPt層とを設けてもよい。図11(b)は本発明の第2変形例にかかる不揮発性記憶素子の概略構成の一例を示した断面図である。本変形例の不揮発性記憶素子400bは、基板401bの上に、酸化物層402bと、下部導電体層403bと下部Pt層404bとからなる下部電極層405bと、下部第2の酸素不足型Ta酸化物層406bと第1の酸素不足型Ta酸化物層407bと上部第2の酸素不足型Ta酸化物層408bとからなる抵抗変化層409bと、上部Pt層410bと上部導電体層411bとからなる上部電極層412bとがこの順に積層されてなる。ただしこの場合、抵抗変化動作は上側の界面(上部第2の酸素不足型Ta酸化物層408bと上部Pt層410bとの界面)および下側の界面(下部第2の酸素不足型Ta酸化物層406bと下部Pt層404bとの界面)の両方で起こる。
さらに、図1において第2の酸素不足型酸化物層105を有しない構造であっても良い。図7に示した素子Dの測定結果でも分かるように、第2の酸素不足型酸化物層が存在しなくても電圧の印加方法を適宜調整することで抵抗変化動作は実現できる。
図12は、さらに他の本発明の変形例にかかる不揮発性記憶素子の概略構成の一例を示す図であり、図12(a)は第3変形例、図12(b)は第4変形例、図12(c)は第5変形例である。
第3変形例の不揮発性記憶素子500aは、図1の不揮発性記憶素子100から第2の酸素不足型酸化物層105を省略した構成を有する。基板501aの上に、酸化物層502aと、下部電極層503aと、抵抗変化層504aと、Pt層505aと導電体層506aとからなる上部電極層507aがこの順に積層されてなる。
第4変形例の不揮発性記憶素子500bは、図12(a)の不揮発性記憶素子500aを上下逆転させた構造を有する。基板501bの上に、酸化物層502bと、導電体層503bとPt層504bからなる下部電極層505bと、抵抗変化層506bと、上部電極層507bとがこの順に積層されてなる。
第5変形例の不揮発性記憶素子500cは、図11(b)の不揮発性記憶素子400bにおいて、上部第2の酸素不足型Ta酸化物層と下部第2の酸素不足型Ta酸化物層を省略した構造を有する。基板501cの上に、酸化物層502cと、下部導電体層503cと下部Pt層504cとからなる下部電極層505cと、抵抗変化層506cと、上部Pt層507cと上部導電体層508cとからなる上部電極層509cとがこの順に積層されてなる。
なお、上述のように、不揮発性記憶素子の主部(上部電極層及び下部電極層とこれに挟まれた抵抗変化層)を基板上に形成した酸化物層の上に形成したが、これに限定されるものではない。不揮発性記憶素子の主部は、金属配線上等に設けられてもよい。
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び/又は機能の詳細を実質的に変更できる。
本発明の不揮発性記憶素子は、電気的特性の再現性や動作の信頼性を向上させた抵抗変化型の不揮発性記憶素子として有用である。本発明の不揮発性記憶素子は、例えば、デジタル家電、メモリカード、携帯型電話機、およびパーソナルコンピュータなどの種々の電子機器に用いることができる。
100 不揮発性記憶素子
101 基板
102 酸化物層
103 下部電極層
104 第1の酸素不足型Ta酸化物層
105 第2の酸素不足型Ta酸化物層
106 抵抗変化層
107 Pt層
108 導電体層
109 上部電極層
200 素子
201、202、203、204 電極
205 酸素不足型Ta酸化物層
303 下部電極層
304 第1の酸素不足型Ta酸化物層
305 第2の酸素不足型Ta酸化物層
309 上部電極層
400a、b 不揮発性記憶素子
401a、b 基板
402a、b 酸化物層
403a 導電体層
403b 下部導電体層
404a Pt層
404b 下部Pt層
405a、b 下部電極層
406a 第2の酸素不足型Ta酸化物層
406b 下部第2の酸素不足型Ta酸化物層
407a、b 第1の酸素不足型Ta酸化物層
408a 抵抗変化層
408b 上部第2の酸素不足型Ta酸化物層
409a 上部電極層
409b 抵抗変化層
410b 上部Pt層
411b 上部導電体層
412b 上部電極層
500a、b、c 不揮発性記憶素子
501a、b、c 基板
502a、b、c 酸化物層
503a 下部電極層
503b 導電体層
503c 下部導電体層
504a 抵抗変化層
504b Pt層
504c 下部Pt層
505a Pt層
505b、c 下部電極層
506a 導電体層
506b、c 抵抗変化層
507a、b 上部電極層
507c 上部Pt層
508c 上部導電体層
509c 上部電極層
600 不揮発性記憶素子
601 下部電極層
602 抵抗変化層
603 上部電極層
703a、b、c、d 下部電極層
704a、b 第1の酸素不足型Ta酸化物層
705a、b 第2の酸素不足型Ta酸化物層
706c、d 酸素不足型Hf酸化物層
709a、b、c、d 上部電極層

Claims (3)

  1. 第1電極と、
    第2電極と、
    前記第1電極と前記第2電極との間に配設され、前記第1電極と前記第2電極との間に印加される電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備え、
    前記抵抗変化層は、遷移金属の酸化物であって化学量論的組成を有する酸化物と比較して原子比である酸素の含有量が少ない酸化物である酸素不足型遷移金属酸化物を含み、
    前記第1電極と前記第2電極との少なくとも一方は白金を含む白金含有層を備え、
    前記抵抗変化層は少なくとも、前記白金含有層と物理的に接触しない第1の酸素不足型遷移金属酸化物層と、前記第1の酸素不足型遷移金属酸化物層と前記白金含有層との間に配設され前記白金含有層と物理的に接触する第2の酸素不足型遷移金属酸化物層とを備え、
    前記第1の酸素不足型遷移金属酸化物層に含まれる酸素不足型遷移金属酸化物をMO、前記第2の酸素不足型遷移金属酸化物層に含まれる酸素不足型遷移金属酸化物をMOと表したとき、
    x<yを満たし、
    前記白金含有層は膜厚が1nm以上23nm以下であって前記抵抗変化層と物理的に接触している、不揮発性記憶素子。
  2. 前記遷移金属がタンタルである、請求項1または2に記載の不揮発性記憶素子。
  3. 前記白金含有層の膜厚が1nm以上10nm以下である、請求項1または2に記載の不揮発性記憶素子。
JP2010541224A 2008-12-04 2009-12-01 不揮発性記憶素子 Active JP5400797B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010541224A JP5400797B2 (ja) 2008-12-04 2009-12-01 不揮発性記憶素子

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008310201 2008-12-04
JP2008310201 2008-12-04
PCT/JP2009/006515 WO2010064410A1 (ja) 2008-12-04 2009-12-01 不揮発性記憶素子
JP2010541224A JP5400797B2 (ja) 2008-12-04 2009-12-01 不揮発性記憶素子

Publications (2)

Publication Number Publication Date
JPWO2010064410A1 true JPWO2010064410A1 (ja) 2012-05-10
JP5400797B2 JP5400797B2 (ja) 2014-01-29

Family

ID=42233068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010541224A Active JP5400797B2 (ja) 2008-12-04 2009-12-01 不揮発性記憶素子

Country Status (4)

Country Link
US (1) US8445885B2 (ja)
JP (1) JP5400797B2 (ja)
CN (1) CN102227809A (ja)
WO (1) WO2010064410A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011030559A1 (ja) * 2009-09-14 2011-03-17 パナソニック株式会社 不揮発性記憶装置及びその製造方法
US8437173B2 (en) 2010-03-19 2013-05-07 Panasonic Corporation Nonvolatile memory element, manufacturing method thereof, design support method therefor, and nonvolatile memory device
US8675393B2 (en) 2010-03-25 2014-03-18 Panasonic Corporation Method for driving non-volatile memory element, and non-volatile memory device
WO2012001993A1 (ja) * 2010-07-02 2012-01-05 パナソニック株式会社 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
CN102667947B (zh) * 2010-09-28 2014-07-23 松下电器产业株式会社 电阻变化型非易失性存储元件的形成方法
US20130082230A1 (en) * 2010-10-01 2013-04-04 Koji Katayama Method of manufacturing nonvolatile memory element, and nonvolatile memory element
US8861257B2 (en) 2010-11-24 2014-10-14 Panasonic Corporation Nonvolatile memory element, manufacturing method thereof, nonvolatile memory device, and design support method for nonvolatile memory element
US9251898B2 (en) 2011-02-10 2016-02-02 Panasonic Intellectual Property Management Co., Ltd. Method for programming nonvolatile memory element, method for initializing nonvolatile memory element, and nonvolatile memory device
EP3581904B1 (en) 2018-06-15 2021-06-02 Melexis Technologies NV Platinum metallisation
KR20200115949A (ko) 2019-03-29 2020-10-08 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473332B1 (en) * 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing
JP4205938B2 (ja) * 2002-12-05 2009-01-07 シャープ株式会社 不揮発性メモリ装置
US7235407B2 (en) * 2004-05-27 2007-06-26 Sharp Laboratories Of America, Inc. System and method for forming a bipolar switching PCMO film
KR100593750B1 (ko) * 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
KR100693409B1 (ko) * 2005-01-14 2007-03-12 광주과학기술원 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
JP2008060091A (ja) * 2005-01-14 2008-03-13 Matsushita Electric Ind Co Ltd 抵抗変化素子
KR100622268B1 (ko) 2005-07-04 2006-09-11 한양대학교 산학협력단 ReRAM 소자용 다층 이원산화박막의 형성방법
JP3989506B2 (ja) * 2005-12-27 2007-10-10 シャープ株式会社 可変抵抗素子とその製造方法ならびにそれを備えた半導体記憶装置
JP4699932B2 (ja) * 2006-04-13 2011-06-15 パナソニック株式会社 抵抗変化素子とそれを用いた抵抗変化型メモリならびにその製造方法
KR101206034B1 (ko) * 2006-05-19 2012-11-28 삼성전자주식회사 산소결핍 금속산화물을 이용한 비휘발성 메모리 소자 및 그제조방법
JP5007724B2 (ja) * 2006-09-28 2012-08-22 富士通株式会社 抵抗変化型素子
JP5010891B2 (ja) * 2006-10-16 2012-08-29 富士通株式会社 抵抗変化型素子
EP2077580B1 (en) * 2006-11-17 2011-11-30 Panasonic Corporation Nonvolatile memory element, nonvolatile memory device, nonvolatile semiconductor device, and method for manufacturing nonvolatile memory element
WO2008075412A1 (ja) * 2006-12-19 2008-06-26 Fujitsu Limited 抵抗変化素子及びその製造方法
WO2008117371A1 (ja) 2007-03-23 2008-10-02 Fujitsu Limited 抵抗記憶素子及び不揮発性半導体記憶装置
JP5422552B2 (ja) * 2007-05-09 2014-02-19 インターモレキュラー, インコーポレイテッド 抵抗性スイッチング不揮発性メモリ要素
JP4253038B2 (ja) * 2007-06-05 2009-04-08 パナソニック株式会社 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置

Also Published As

Publication number Publication date
US20110233510A1 (en) 2011-09-29
WO2010064410A1 (ja) 2010-06-10
CN102227809A (zh) 2011-10-26
US8445885B2 (en) 2013-05-21
JP5400797B2 (ja) 2014-01-29

Similar Documents

Publication Publication Date Title
JP5400797B2 (ja) 不揮発性記憶素子
JP5270044B2 (ja) 不揮発性記憶素子の製造方法および不揮発性記憶素子
JP5488463B2 (ja) 半導体記憶装置及びその動作方法
US9397292B2 (en) Methods for forming resistive switching memory elements by heating deposited layers
JP5036909B2 (ja) 抵抗変化型素子及びその製造方法
US8309946B2 (en) Resistance variable element
TW201133967A (en) Memristors based on mixed-metal-valence compounds
WO2011043448A1 (ja) 半導体装置及びその製造方法
US8574957B2 (en) Method for manufacturing nonvolatile semiconductor memory element
WO2009140305A1 (en) Correlated electron material and process for making
JP5572749B2 (ja) 不揮発性記憶素子及びその製造方法
CN107068860B (zh) 阻变存储器及其制备方法
EP2652808A1 (fr) Element memristif et memoire electronique basee sur de tels elements.
WO2008062623A1 (fr) Dispositif de mémoire non volatile
CN101689548B (zh) 非易失性存储元件、非易失性存储装置和向非易失性存储元件的数据写入方法
TW201539814A (zh) 電阻式隨機存取記憶體及其製造方法
JPWO2010073897A1 (ja) 抵抗変化素子
TWI637485B (zh) 電阻變化元件及其製造方法
JP4655021B2 (ja) 可変抵抗素子
KR101195946B1 (ko) 저온 고압 열처리를 이용한 저항변화메모리의 제조방법 및 이를 이용하여 제조된 저항변화메모리
WO2018214142A1 (zh) 阻变存储器及其制备方法
JP6825085B2 (ja) 抵抗変化素子の製造方法及び抵抗変化素子
CN109920908B (zh) 一种具有超薄转变功能层的阻变存储器及其制备方法
JP2010003827A (ja) 不揮発性記憶素子
CN116456813A (zh) 阻变式存储元件及其制备方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131025

R150 Certificate of patent or registration of utility model

Ref document number: 5400797

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250