CN102667667A - 用于显示输出断续的方法和*** - Google Patents

用于显示输出断续的方法和*** Download PDF

Info

Publication number
CN102667667A
CN102667667A CN2010800582568A CN201080058256A CN102667667A CN 102667667 A CN102667667 A CN 102667667A CN 2010800582568 A CN2010800582568 A CN 2010800582568A CN 201080058256 A CN201080058256 A CN 201080058256A CN 102667667 A CN102667667 A CN 102667667A
Authority
CN
China
Prior art keywords
interface
data
video signal
display
time schedule
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800582568A
Other languages
English (en)
Other versions
CN102667667B (zh
Inventor
C·Q·T·卡特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATI Technologies ULC
Original Assignee
ATI Technologies ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATI Technologies ULC filed Critical ATI Technologies ULC
Publication of CN102667667A publication Critical patent/CN102667667A/zh
Application granted granted Critical
Publication of CN102667667B publication Critical patent/CN102667667B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Power Sources (AREA)

Abstract

本发明揭露一种用以减少计算器***中的数据传输接口的电能消耗的装置和方法。在一个实施例中，用以减少第一器件和第二器件间的数据传输接口的电能消耗的方法，包含，识别第一数据与第二数据间的闲置间隔、在该闲置间隔期间失能该数据传输接口、在该闲置间隔的结尾处致能该数据传输接口、以及传输该第二数据。该方法也可包含通知该第二器件该数据传输接口正被暂时失能的步骤。举例来说，另一个实施例，包含于计算器***中的图形控制器器件与时序控制器间的接口（例如，显示端口接口）传输显示数据（或视讯帧）。

Description

用于显示输出断续的方法和***
技术领域
本发明大致上是涉及减少视讯显示器件的电能消耗。
背景技术
举例来说，膝上型计算器具有有限的电池寿命，并且因此在这种器件上保存电能是特别重要的。显示视讯消耗器件（例如，膝上型计算器）中的大部分电能。视讯显示器件的电能消耗的程度受到许多因素的影响，包含显示尺寸、显示时脉(clock)速率、显示分辨率、亮度、显示增强（例如，背光显示器、图形处理器类型、图形处理器与该显示器间的连接等）。
更佳地利用与该显示器件相关的现有电池电能的努力包含主动地管理该显示器的亮度、背光、显示时脉速率、省电模式等。然而，这种主动管理的措施可减少该使用者的资源的功能性及/或可利用性。
减少电能消耗并延伸电池寿命的另一个技术是将该图形处理器件与该显示器件间的接口(interface)维持在较低速率。然而，当于该接口传输特别数量的视讯数据时，由减慢该接口所达成的电能中的整体减少可能并不显着。
视讯通常在器件间、以帧(frame)为基础的格式加以传输。举例来说，视讯编码器编码视讯帧，并接着予以传输。视讯显示器件在来自于下一个帧的数据产生（render）并显示前，将接收并显示整个帧。出现复杂的技术，用以将帧的显示在屏幕上产生，以致于可满足各种品质及性能标准。
因此，所需要的是减少视讯显示器件的电能消耗的方法和***，其中，该视讯显示器件是利用视讯数据串流的一个帧接着一个帧的本质。
发明内容
本发明呈现用来减少计算器***中的数据传输接口的电能消耗的装置和方法。在一个实施例中，一种用以减少第一器件与第二器件间的数据传输接口的电能消耗的方法包含，识别第一数据与第二数据间的闲置间隔(free interval)、在该闲置间隔期间失能(disable)该数据传输接口、在该闲置间隔的结尾(end)处致能(enable)该数据传输接口、以及传输该第二数据。该方法也可包含通知该第二器件该数据传输接口正被暂时失能的步骤。
另一个实施例包含在计算器***中的图形控制器器件与时序控制器器件间的接口（例如，显示端口接口(DisplayPort interface)）传输显示数据（或视讯帧）。该闲置间隔可为视讯帧间的空白间隔(blankinginterval)。
在另一个实施例中，一种用于时序控制器器件以减少显示器中的电能消耗的方法包含，从图形控制器接收接口将被暂时关闭的指示、以及冻结显示第一视讯框的显示器。用于时序控制器的该方法也可包含接收第二视讯帧，用以在该显示器中显示。该第二视讯帧可为代表重新致能该先前失能的接口的活化指示(activation indication)。
依据另一个实施例，图形控制器装置，包含，输出断续控制模块(output stutter control module)，其是配置以在第一及第二视讯帧间识别空白间隔；通知显示器控制器该图形控制器与该时序控制器间的接口将暂时关闭；在该空白间隔期间，失能该接口；以及，在该空白间隔的结尾处致能该接口。
依据本发明的又一个实施例，时序控制器装置包含，接收器输出断续控制模块，其是配置以从图形控制器接收接口将暂时关闭的指示；以及冻结显示第一视讯框的显示器。该接收器输出断续控制模块可进一步配置以接收第二视讯帧，以在该显示器中显示。该第二视讯帧可为对应于重新致能该先前失能的接口的活化指示。
本发明的另外实施例、特征和优点，连同本发明的各种实施例的结构和操作，在下文中参考附随的图式而予以详细地描述。
附图说明
所述伴随的图式（其并入至说明书中，并且构成说明书的一部分）例示本发明的实施例，并且，连同上述的一般性描述及下文中的实施例的详细描述，用作解释本发明的原则。在所述图式中：
图1显示依据本发明的实施例的***；
图2为依据本发明的实施例的图形控制器器件；
图3为依据本发明的实施例的时序控制器器件；
图4为显示依据本发明的实施例在该图形控制器器件中所实作的工艺的步骤的流程图；以及
图5为显示依据本发明的实施例在该时序控制器器件中所实作的工艺的步骤的流程图。
具体实施方式
本发明的实施例可在各种显示器件中致能显示视讯的实质电能节省。虽然本发明在此处是针对特别应用而以例示实施例加以描述，然而，应了解的是，本发明并不受限于此。本领域中可存取此处所提供的教示的熟习技术者，将认识其范围内以及本发明将被利用到的额外领域内的额外修正、应用和实施例。
本发明的实施例可使用在接口是在图形控制器器件与显示器件间操作的任何计算器***或计算器件中。举例但非限制，实施例可包含计算器，其包含膝上型计算器、个人计算器、或具有显示终端、游戏平台、娱乐平台、个人数字助理、和视讯平台（包含例如平板电视显示器）的任何其它计算器。
如在背景技术段落中所注意的，该显示器件（例如，膝上型显示器）其自身在***（例如，计算器***）中是实质的电能消耗者。膝上型计算器为本发明的实施例可为最有益处的范例。器件（例如，膝上型计算器）的有限电池电能容量增加可节省电能、并且因此可造成延伸的电池寿命的技术的重要性。本发明的实施例可有利地实作在范例器件中，该范例器件包含膝上型计算器显示器、一体成型式（all-in-one）个人计算器、电视显示器、及嵌入式显示端口接口的应用。
本发明的实施例在图形控制器器件与时序控制器器件间的接口上、利用逐帧的方式（frame-by-frame），传输视讯数据。本发明的实施例可导致实质地优于传统保存电池电能的方法（例如，通过以较低速率将该接口运作至该时序控制器器件）。举例来说，在将固定数量的视讯数据（例如，固定数目的视讯帧）传输通过该图形控制器器件与时序控制器器件间的该接口下，降低该接口的操作速率可能不会降低整体的电能消耗数量。对照于传统方法，本发明的实施例可致能及失能该图形控制器器件与时序控制器器件间的接口，以致于该接口在帧间的间隔的期间是失能的。以这种主动控制该接口的方式，在那些时常发生的帧间隔期间的电池电能的消耗不是减少、就是消失。举例来说，在一个实施例中，该接口可在传输一个帧的期间以最大传输速度运作，并且在两个帧间的空白间隔期间完全地关闭。
图1是依据本发明的实施例的***。***100包含图形控制器器件101、时序控制器器件102、以及显示器件103。图形控制器器件101是以接口104耦接至时序控制器器件102。时序控制器102是以接口105耦接至显示器件103。
图形控制器器件101可耦接至例如计算器***中的许多其它硬件或软件组件。图形控制器器件101可为插置于计算器***的主机板中的专属图形卡、插置于该主机板内的另一个组件的一部分、或该主机板的集成部分。举例来说，图形控制器器件101可插置于周边组件接口（PCI）总线，该计算器***的中央处理单元（CPU）经由该总线连接该计算器***的其它组件。从外部来源（未显示）接收视讯、产生及/或编辑视讯，可在图形控制器器件101中举行。在图形控制器器件101中产生及/或编辑或甚至处理的视讯接着转成帧的格式，以传输至时序控制器器件102。器件101的更多细节在下文中将参照图2予以描述。
图形控制器器件101与时序控制器102间的接口104可包含数据路径以及用于控制讯号的路径。在一个实施例中，接口104可实作为连接图形控制器器件101（举例来说，包含在膝上型计算器的主机板内）及时序控制器件102（例如，包含在膝上型计算器的显示器内）的排线（ribbon-cable）。排线包含多个导线对，各个导线对是称为信道（lane）。在许多实施例中，各个信道在该图形控制器器件中包含对应输出驱动器，并且在该时序控制器器件包含接收器。接口104可支持一个或多个接口标准，例如但不限于显示端口接口标准、高定义多媒体接口（HDMI）标准、数字视觉接口（DVI）、视讯图形数组（VGA）或其变体、以及低电压差分讯号（LVDS）。在一个实施例中，接口104为支持显示端口接口标准的排线。显示端口为设计用来克服旧式接口标准的许多限制的工业标准接口。
于接口104上所传输的数据可包含像素数据（例如，各个像素的红蓝绿（RGB）彩色样本数据）。于接口104上所传输的控制信息可包含时序同步讯号（例如，水平同步讯号、垂直同步讯号、及数据致能讯号）。
时序控制器器件102包含硬件及软件模块，以接收视讯帧，并处理接收的视讯帧，用来在显示器件103上显示。时序控制器102可例如包含在显示器103上显示各个帧或其各个组件的功能。举例来说，时序控制器102可产生数据讯号及在显示器130的LCD上显示各个视讯帧所需的栅控制讯号。时序控制器器件102的进一步细节在下文中参照图3加以描述。
显示器103可为任何显示器件或屏幕。例如，阴极射线管（CRT）或平板显示器。平板显示器有许多型式，液晶显示器（LCD）、电致发光（electroluminescent）显示器（ELD）、以及主动式矩阵薄膜晶体管显示器（TFT）作为范例。举例来说，在计算器***（例如，膝上型计算器）中，该显示器通常是平板显示器。显示器103可于接口105上，接收将显示的数据、该显示器件上将更新的位置、以及任何时序信息。
图2显示依据本发明的实施例的图形控制器器件101的更多细节。图形控制器器件101包含控制器201、帧缓冲器(frame buffer)202、显示器管线203、编码器204、时序产生器205、输出断续控制器件206、及输出驱动器207。控制器201可为任何处理器，包含中央处理单元（CPU）或图形处理单元（GPU）。控制器201控制图形控制器器件101中器件的操作。举例来说，控制器201可执行逻辑指令，以实作显示器管线203、编码器204、时序产生器205、输出断续控制器件206、及输出驱动器207的一个或多个。在其它实施例中，没有个别的控制器201出现在图形控制器器件101中，并且，图形控制器器件101中的器件可由中央处理单元（CPU）控制，该中央处理单元控制计算器***的一个或多个组件，包含图形控制器器件101。器件203-207的逻辑指令可实作成软件、硬件、或其组合。举例来说，在一个实施例中，一个或多个器件203-207的逻辑指令可以程序语言指定，例如，C、C++、或汇编语言(Assembly)。在另一个实施例中，一个或多个器件203-207的逻辑指令可以硬件描述语言（例如，Verilog、RTL、及netlists）指定，以通过产生掩膜工件/照像掩膜致能最终地配置制造工艺，以产生实现本发明在此处所描述的态样的硬件器件。
帧缓冲器202包含一个或多个存储器器件（例如，动态随机存取存储器（DRAM））。帧缓冲器202是用于将视讯数据维持在存储器中，但处理（包含显示器管线203和编码器204中的处理）正在进行。帧缓冲器202或其它存储器器件（未显示）是用来在将该视讯数据编码成通讯帧之前或之后，维持该视讯数据，直到个别的帧已传输出输出驱动器207为止。帧缓冲器201可维持真正输出至显示器103的任何数据。
显示器管线203包含处理视讯数据内容的功能。举例来说，接着进来的视讯（MPEG2格式）可予以译码、重新格式化、重新在显示器管线203中转成适用于本地循序扫描（local raster scan）显示的帧。显示器管线203可产生串流式的视讯帧，以作为输出。举例来说，将显示的像素数据可从显示器管线203、以循序扫描的方式（例如，在该显示器中逐线地、由左至右、以及由上至下）输出。该视讯帧串流可接着运行通过编码器204。编码器204可依据预定编码及/或压缩标准编码该视讯帧串流。举例来说，编码器204可对来自于显示器管线、并具有接口104及/或显示器103所需的传输及显示格式数据串流予以编码。编码器204可依据客制化的格式或依据某项标准（例如，显示端口、嵌入式显示端口、DVI、LVDS、或HDMI），来编码该数据。在一些实施例中，编码器204可依据动画专家小组第2版（MPEG2）视讯压缩标准，来编码该视讯帧。在一些实施例中，编码器204可整合至显示器管线203中，在这种情况下，来自于显示器管线203的输出可为编码后的帧串流。显示器管线203的操作速度可为所显示的影像的品质的主要因素。举例来说，复杂的图形（例如，在快步伐（fast-paced）游戏或特定视讯景像中所产生的）可能需要该显示器管线以非常快的速率处理帧，其中，各个帧也包含复杂的图形。控制处理器201可使用一个或多个时脉来控制显示器管线203的操作速度，其中，该时脉调节像素处理速度并且调节显示器管线203与帧缓冲器202间的该接口的操作速度。
时序产生器器件205接收从编码器204所输出的视讯帧、以及来自于显示器管线203的其它控制信息。控制信息可包含形成帧的信息、例如，帧间隔、帧长度等。时序产生器205产生时序，该时序包含预配置或可动态地配置的帧间（interframe）间隔（也就是，空白间隔）。举例来说，时序产生器205可确保从器件205输出传输的帧串流中的任何两个视讯帧间具有不变的帧间间隔。时序产生器205也可产生包含各个帧的水平同步及垂直同步讯号的控制讯号。
来自于时序产生器205的数据及控制信息在到达输出驱动器器件207前，是通过输出断续控制器件206加以处理。在一些实施例中，视讯数据可由输出驱动器器件207直接地接收，但控制信息可流动经过输出断续控制器件206。
输出断续控制器件206包含致能及失能接口104的功能。举例来说，在正在被传输的帧的结尾之前的预定时间期间处，输出断续控制器件206决定以失能接口104，并且当传输那个帧已完成时，通知讯息传输至时序控制器器件102，而接口104之后被失能。输出断续控制器件206接下来及时地重新致能接口104，以传输下一个帧。输出断续控制器件206可使用从时序产生器205、个别的时序来源（例如，时脉）、或依据接收的帧所接收的时序信息，来重新致能接口104。举例来说，输出断续控制模块206可通过监视由时序产生器205所维持的帧计数器，以侦测帧的开始。在一个实施例中，致能及失能接口104包含个别地致能及失能输出驱动器207。
在一些实施例中，输出断续控制器件206也可失能其它电能消耗组件，例如，显示器管线203与帧缓冲器202间的存储器接口。输出断续控制器件206中的电路可决定该存储器接口是否可在该空白间隔的部分或全部期间失能。在本发明的许多实施例中，当传输视讯内容的数量的全部时间与该接口可依据本发明的教示而失能的期间间的比值增加时，减少电能消耗的方案的有效性会较大。举例来说，可于帧被传输时、通过将该接口在所有信道上均以最大传输速率的方式运行，来增加该比值。
输出驱动器207包含于接口104上传输帧的功能。输出驱动器207也可包含于接口104上传输任何需要的控制讯号的功能。在一个实施例中，输出驱动器207可包含差分式传输器。举例来说，在一个实施例中，输出驱动器207包含使用低电压差分讯号接口标准（LVDS）于接口104上传输视讯帧及控制信息所必需的功能。一般说来，差分式传输器消耗较少电能，这是因为相较于使用电压变化的数据传输，可以较低电压来达成依赖对应的正及负讯号的差分的数据传输。
图3显示依据本发明的实施例的时序控制器器件102的组件。时序控制器器件102可包含处理器或控制器301、接收器302、译码器303、帧缓冲器304、编码器305、时序器件306、输出驱动器器件307、及接收器输出断续控制模块308。控制器301可包含与控制器201相同或类似的器件、或与控制器201不同类型的处理器。控制器301的功能包含执行实作一个或多个该器件302-307的逻辑指令。
接收器302是耦接至接口104，以接收来自于图形控制器器件101的输出驱动器207的视讯数据及控制讯号。在一个实施例中，其中，输出驱动器207是配置以使用LVDS标准来于接口104上传输视讯及控制信息，接收器302是配置以依据LVDS标准接收来自于接口104的视讯帧及控制信息。该接收的控制信息可包含时序同步讯号，例如，水平同步讯号、垂直同步讯号、及数据致能讯号。在本发明的一些实施例中，接收器302可为差分式接收器，例如，在输出驱动器207包含差分式传输器的实施例中。
接收器输出断续控制器件308直接地（或特别经过接收器302）耦接至接口104，以接收并响应由图形控制器器件101所发出的接口控制讯息。举例来说，接收器输出断续控制器件308可于接口104上接收指示该接口104将被暂时关闭的讯息。在接收到此讯息时，接收器输出断续控制器件308可分辨接下来未出现接着进来的数据是暂时的（对比于当视讯串流完成或终止时，于接口104上未出现数据），并且在时序控制器器件102中初始化适当的动作。举例来说，在一个实施例中，接收器输出断续控制器件308可触发编码器305及时序器件306，以产生指令至显示器件103，以冻结该显示器（也就是，在该显示器上维持目前显示的影像）。在一些实施例中，显示器件103可通过重新传输来自于帧缓冲器304的最后传输的帧，而被引导至冻结目前显示的影像。在其它实施例中，控制讯号（例如，举例来说，具有延伸时间间隔的数据致能讯号）可发送至显示器件103。
该接收的视讯帧及控制信息接着被输入至译码器器件303。译码器303译码该编码过的帧，举例来说，在该图形控制器器件101中以MPEG2格式所编码的帧可在译码器303被译码。译码器303可使用帧缓冲器304来予以操作，该帧缓冲器可为任何类型的存储器缓冲器，例如但不限定为DRAM。举例来说，将被译码的帧以及译码后的帧可保存在帧缓冲器304中。译码器303也可包含附加的功能，以在该译码后的视讯数据上实施任何种类的处理。
该视讯帧可接着由编码器器件305予以编码。举例来说，编码可导致各个视讯帧被个别地编码为水平像素行以及垂直像素列。编码器305中所作成的编码的形式可特别针对显示器103及/或接口105的特性。
该编码的数据接着由输出驱动器307处理，并于接口105上被传输至显示器103。对应于该编码的数据和在显示器103上显示那个数据的时序可由时序器件306产生。该视讯数据及任何控制信息接着于接口105上被传输至显示器103。
图4是依据本发明的一个实施例在该图形控制器器件101中所执行的处理步骤的流程图。在步骤410中，器件（例如，举例来说，输出断续控制器件206）侦测传输帧已经完成。在步骤410中，可依据图形控制器器件101的输出驱动器207于何时传输出该帧的最后位，侦测传输该帧的结尾。
在步骤420中，图形控制器器件101中的器件（举例来说，输出断续控制器件206）传输打算通知时序控制器件102接口104正在被失能的讯息。该讯息可实作为控制讯号或数据封包。为了效率的原因，该讯息希望是实作成短控制讯号。然而，本发明的实施例可包含被实作成控制讯号及/或数据封包的讯息，其中，该控制讯号及/或数据封包含有该失能通知以及额外的信息（例如，失能的期望时间、及该接口将被失能的时间期间）。本发明的实施例可使用内建的命令接口、连串序列（training sequence）、及该嵌入的显示端口及外部显示端口接口标准的视讯串流状态指示器。
在步骤430中，该接口（举例来说，接口104，在接口104上，视讯数据及控制讯息是从图形控制器器件101传输至时序控制器器件102）是失能的。接口104的失能可由例如该输出断续控制器件206予以初始化。在本发明的许多实施例中，失能接口104使那个接口不消耗电能，直到它被重新致能为止。本发明的一些实施例包含某种模式，在该模式中，步骤430中接口104的失能使接口104转换至低电能模式，相较于正常操作模式，在该低电能模式中，消耗实质较少电能。举例来说，在低电能模式中，接口104的排线中只有最小数目的信道可被致能。
在步骤440中，决定该重新致能时间（也就是，重新致能该失能的接口的时间，而在该接口上，视讯数据及控制讯息是从图形控制器器件101传输至时序控制器器件102，例如，接口104）。举例来说，输出断续控制器件205可依据已知及/或固定帧间隔及先前帧的结尾，来决定该重新致能时间。在另一个实施例中，时序产生器器件205可触发输出断续控制器件206中的事件，以指示该重新致能时间。
在步骤450中，重新致能该接口（例如，接口104，视讯数据及控制讯息是在该接口上从图形控制器器件101传输至时序控制器器件102）。重新致能接口104可包含重新开始从输出驱动器器件207传输出数据。在一些实施例中，重新致能接口104可包含触发其它组件（例如，举例来说，显示器管线203及编码器205），以重新开始处理视讯。并且，在一些实施例中，该重新致能接口104可包含供应电能至接口104，如果它先前已经被关闭电能或如果它已经转换至低电能模式了。
在步骤460中，接续于接口104被重新致能，输出驱动器器件207于接口104上传输视讯的下一个帧。一般说来，传输该第一个帧的结尾与传输该第二个帧的开始间的总释放时间，是维持在固定及/或已知的帧间隔。所有例如依据本发明的实施例失能及重新致能该接口所需的处理，均在该帧间隔内实施。
图5为依据本发明的实施例发生在时序控制器器件102中的处理步骤的流程图。在步骤510中，从图形控制器器件101接收指示该接口104将暂时失能的讯息。本发明的实施例可以许多方式中的一种方式来实作此通知。在一个实施例中，可使用接口104中的个别讯号线。在另一个实施例中，可使用特定讯息结构。在其它实施例中，指示失能该接口的讯息也可具有其它信息，包含该接口仍然维持失能的期望间隔，以致于时序控制器器件102具有现有更多信息用于其处理。该指示的特别结构将依据该图形控制器器件101及该时序控制器器件102间所同意的该接口标准而加以变化。
在步骤520及步骤530中，时序控制器器件102是转换至等待数据（wait-for-data）模式，而显示的影像是维持在该显示器上。在该等待数据模式中，时序控制器器件102及其组件可作用以维持该显示的影像，直到接收到下一个帧为止。时序控制器器件102可必需调整显示更新（refresh）速率、显示时脉速率、或在接口104失能的期间重复地显示部分该相同的帧。
在步骤540中，时序控制器器件102侦测接收新的视讯帧。举例来说，图形控制器器件101可在该帧间隔释放后，已经传输该新的帧。当该新的帧在该时序控制器器件102处接收时，该时序控制器器件的组件转换至正常活动模式。转换至该正常活动模式可在步骤550中发生。
接着在步骤560中，该新的帧被处理以显示。时序控制器器件102中的处理可包含译码该接收的视讯帧、以及通过经由输出驱动器器件307输出该循序扫描数据来驱动该显示器。举例来说，该译码后的视讯数据可使用在输出驱动器器件307中，以个别地驱动LCD显示器的列及行显示驱动器。
在其它实施例中，视显示器的类型而定，该译码后的视讯数据可在该数据从输出驱动器307输出前重新编码，并且经历时序回复工艺(timing recovery process)。举例来说，其自身有处理能力的显示器件可需要这种重新编码及/或时序回复。重新编码可涉及将该视讯数据编码成缩压或未压缩的视讯编码格式。举例来说，编码器305可使用帧缓冲器304中的视讯数据实施该重新编码。时序器件306可依据在接收器302及/或译码器303处所接收的数据，实施时序回复。
在一些实施例中，时序控制器器件102也可包含保护电路（未显示），该保护电路将于侦测到预定错误情况时，触发重置（reset）或回复工艺。举例来说，在时序控制器器件102已经在工艺500的步骤520中转换至该等待数据状态后，如果在预定时间期间内没有接收新的帧（其中，该时间期间可依据该帧间隔来予以设定），则该保护电路将决定错误情况已经发生，并且将重置时序控制器器件102。在一些实施例中，保护电路可于预配置的时间间隔内产生假帧，在该预配置的时间间隔内，没有从图形控制器器件101接收帧。针对该***100的其它组件，有类似的保护机制。
在另一个实施例中，本发明可在时序控制器器件与显示器件间的接口上实作。举例来说，可使用本发明的实施例来减少时序控制器器件102与显示器件103间的接口105的电能消耗。操作的原理将类似于以上关于接口104所解释的。特定言之，输出断续控制器件将耦接至该时序控制器器件的输出驱动器307，而对应的接收器控制器件将耦接至该显示器件上的接收器。在致能及失能接口105下，耦接至该时序控制器器件102的输出驱动器307的该输出断续控制器件可类似于输出断续控制器件206而作用。该显示器件103的该接收器控制器件可类似于接收器输出断续控制器件308而作用，以响应接口105的致能及失能。
在以上的描述中，本发明的实施例已经以一个或多个显示器件予以描述。本领域中的熟习技术者也将认识到，此处的教示可应用至许多其它器件，其中，数据于接口上从一个器件被传输至另一个器件，而该接口是可被供应电能或停止供应电能。本发明的实施例可施行的其它器件包含例如音讯或多媒体器件，其中，音讯或多媒体数据是在接口上传输。如以上所注意的，本发明的实施例在电能受限的环境中（例如，电池操作的器件）特别有优势。然而，也可将本发明的实施例使用在仍能长时间供应电能的交流电供电器件中，以实现显着的电能节省。举例来说，可实作本发明的实施例，以减少电视译码器与该电视显示器间的HDMI-接口所消耗的电能。
发明内容和说明书摘要可提出一个或多个、但非发明人所能想到的所有本发明的范例实施例，并且因此，发明内容和说明书摘要并不打算以任何方式限制本发明及附加的权利要求。
已经通过例示实施特定功能及其关系的功能性建构方块的帮助，来描述本发明。为了方便描述起见，这些功能性建构方块的界限在此处是任意地定义。也可定义不同的界限，只要仍能适当地实施该特定的功能及其关系。
该特定实施例的先前描述将如此完整地透露本发明的一般特性，而其它特性在没有过度实验下，可应用本领域中的知识快速地修正及/或适配用于这种特定实施例的不同应用，而不致于背离本发明的通常概念。因此，这种适配及修正，是依据此处所出现的教示或指引，而打算落在本发明实施例的均等物的意义及范围内。应了解到，此处的措词及术语是用于描述、而非限制，以致于说明书的术语和措词应由熟习技术者，参考教示和指引，来予以解读。
本发明的广度及范围不应受限于任何上述的范例实施例，但是应只依据接下来的权利要求及其均等物来予以定义。

Claims (20)

1.一种减少在第一器件及第二器件间的数据传输接口的电能消耗的方法，该方法包含：
在第一数据与第二数据间所识别的闲置间隔期间失能该数据传输接口；
在该闲置间隔的结尾处致能该数据传输接口；以及
传输该第二数据。
2.如权利要求1所述的方法，进一步包含：
通知该第二器件该数据传输接口正被暂时失能。
3.如权利要求2所述的方法，其中，该通知包含：
于该数据传输接口传输通知至该第二器件。
4.如权利要求1所述的方法，进一步包含：
侦测该第一数据的结尾；以及
侦测该第一数据并非最后数据，其中，该最后数据指示数据串流的结尾。
5.如权利要求1所述的方法，其中，该失能包含：
停止供应电能至该数据传输接口。
6.如权利要求1所述的方法，其中，该第一数据及该第二数据分别对应于第一视讯帧及第二视讯帧。
7.如权利要求6所述的方法，其中，该第一器件为图形控制器。
8.如权利要求7所述的方法，其中，该致能包含：
供应电能至该数据传输接口；以及
在该图形控制器的编码器中，重新激活启动序列。
9.如权利要求7所述的方法，其中，该第二器件为时序控制器。
10.如权利要求1所述的方法，其中，该第一器件及该第二器件分别对应于时序控制器及显示器。
11.一种减少电能消耗的方法，包含：
从图形控制器接收接口将被暂时关闭的指示；以及
冻结显示第一视讯框的显示器，该冻结是对应于该指示。
12.如权利要求11所述的方法，进一步包含：
经由该接口接收第二视讯帧，用以在该显示器中显示。
13.如权利要求12所述的方法，其中，该第二视讯帧是代表对应于致能该接口的活化指示。
14.如权利要求11所述的方法，其中，该接收该指示包含：
于该接口接收讯息。
15.如权利要求11所述的方法，其中，该冻结包含：
重新产生先前视讯帧；以及
在该显示器中显示该先前视讯帧。
16.一种图形控制器，包含：
输出断续控制模块，配置以：
通知时序控制器接口将暂时关闭，其中，该接口是在该图形控制器与该时序控制器间；
在第一及第二视讯帧间识别的空白间隔期间失能该接口；以及
在该空白间隔的结尾处致能该接口。
17.一种时序控制器，包含：
接收器输出断续控制模块，配置以：
从图形控制器接收接口将暂时关闭的指示，其中，该接口耦接该图形控制器与该时序控制器；以及
冻结显示器显示经由该接口所接收的第一视讯框，该冻结是对应于该指示。
18.如权利要求17所述的时序控制器，进一步包含：
经由该接口接收第二视讯帧，用以在该显示器中显示，
其中，该第二视讯帧是代表对应于致能该接口的活化指示。
19.一种显示器装置，包含：
图形控制器；
时序控制器；
接口，耦接该图形控制器与该时序控制器；
输出断续控制模块，耦接至该接口及至该图形控制器，其中，该输出断续控制模块是配置以：
通知该时序控制器该接口将暂时关闭；
在第一和第二视讯帧间所识别的空白间隔期间失能该接口；
以及
在该空白间隔的结尾处致能该接口。
20.如权利要求19所述的显示器装置，其中，该接口是显示端口接口。
CN201080058256.8A 2009-10-22 2010-10-19 用于显示输出断续的方法和*** Active CN102667667B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/604,216 2009-10-22
US12/604,216 US8937621B2 (en) 2009-10-22 2009-10-22 Method and system for display output stutter
PCT/IB2010/002668 WO2011048467A2 (en) 2009-10-22 2010-10-19 Method and system for display output stutter

Publications (2)

Publication Number Publication Date
CN102667667A true CN102667667A (zh) 2012-09-12
CN102667667B CN102667667B (zh) 2015-11-25

Family

ID=43898040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080058256.8A Active CN102667667B (zh) 2009-10-22 2010-10-19 用于显示输出断续的方法和***

Country Status (6)

Country Link
US (2) US8937621B2 (zh)
EP (1) EP2470976B1 (zh)
JP (1) JP5748761B2 (zh)
KR (1) KR101610271B1 (zh)
CN (1) CN102667667B (zh)
WO (1) WO2011048467A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538000A (zh) * 2015-01-08 2015-04-22 北京集创北方科技有限公司 一种端对端接口协议实现面板***低功耗的方法
TWI496134B (zh) * 2013-07-22 2015-08-11 Elitegroup Computer Sys Co Ltd 整合式計算機、計算機系統及用於該整合式計算機之輸出輸入信號自動偵測方法
US9152201B2 (en) 2009-10-22 2015-10-06 Ati Technologies Ulc Method and system for display output stutter

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8933947B2 (en) * 2009-09-10 2015-01-13 Ati Technologies Ulc Reading a local memory of a processing unit
GB2481447B (en) * 2010-06-25 2012-06-27 Visteon Global Tech Inc Matrix addressed display system
CN103959198B (zh) * 2011-11-30 2017-09-12 英特尔公司 降低3d工作负荷的功率
KR102009440B1 (ko) * 2012-12-14 2019-08-12 엘지디스플레이 주식회사 데이터 인터페이스 제어 장치 및 방법
US9769417B1 (en) * 2014-11-05 2017-09-19 Lattice Semiconductor Corporation Metadata transfer in audio video systems
CN107240381B (zh) * 2017-07-31 2019-11-26 京东方科技集团股份有限公司 一种显示装置的显示方法及显示装置
KR102438167B1 (ko) 2018-02-14 2022-08-31 삼성디스플레이 주식회사 타이밍 컨트롤러 리셋 회로 및 이를 포함하는 표시 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5615376A (en) * 1994-08-03 1997-03-25 Neomagic Corp. Clock management for power reduction in a video display sub-system
US5821924A (en) * 1992-09-04 1998-10-13 Elonex I.P. Holdings, Ltd. Computer peripherals low-power-consumption standby system
US6121962A (en) * 1997-06-16 2000-09-19 Samsung Electronics Co., Ltd. Computer system and method for controlling screen display of a monitor in a power management mode
US6137473A (en) * 1994-09-02 2000-10-24 Nec Corporation System and method for switching control between a host computer and a remote interface device
US20020036625A1 (en) * 2000-09-05 2002-03-28 Kabushiki Kaisha Toshiba Display device and driving method thereof
US20080196044A1 (en) * 1999-11-29 2008-08-14 Stanley Randy P Automatically enabling information to be displayed after a processor-based system is turned off
US20090070479A1 (en) * 2003-06-02 2009-03-12 Qualcomm Incorporated Generating and implementing a signal protocol and interface for higher data rates
US20090141197A1 (en) * 2007-12-04 2009-06-04 Samsung Electronics Co., Ltd. Liquid crystal display apparatus and method thereof for preventing transient noise

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6782483B2 (en) * 1990-03-23 2004-08-24 Matsushita Electric Industrial Co., Ltd. Data processing apparatus
US5751722A (en) * 1992-02-10 1998-05-12 Canon Kabushiki Kaisha Method of displaying a frozen image when transmission of image information is suspended in a multimedia system
JP2002156954A (ja) * 2000-09-05 2002-05-31 Toshiba Corp 液晶表示装置
US7346698B2 (en) * 2000-12-20 2008-03-18 G. W. Hannaway & Associates Webcasting method and system for time-based synchronization of multiple, independent media streams
US7036032B2 (en) * 2002-01-04 2006-04-25 Ati Technologies, Inc. System for reduced power consumption by phase locked loop and method thereof
US6836149B2 (en) * 2002-04-12 2004-12-28 Stmicroelectronics, Inc. Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit
WO2006135710A2 (en) 2005-06-09 2006-12-21 Neocific, Inc. Methods and apparatus for power efficient broadcasting and communication systems
DE602006017069D1 (de) * 2005-05-24 2010-11-04 Panasonic Corp Aufzeichnungs- und wiedergabeeinrichtung
US7877589B2 (en) * 2006-09-29 2011-01-25 Intel Corporation Configuring a device for operation on a computing platform
US9866785B2 (en) * 2007-08-15 2018-01-09 Advanced Micro Devices, Inc. Automatic reduction of video display device power consumption
US8578192B2 (en) * 2008-06-30 2013-11-05 Intel Corporation Power efficient high frequency display with motion blur mitigation
US8937621B2 (en) 2009-10-22 2015-01-20 Ati Technologies Ulc Method and system for display output stutter

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821924A (en) * 1992-09-04 1998-10-13 Elonex I.P. Holdings, Ltd. Computer peripherals low-power-consumption standby system
US5615376A (en) * 1994-08-03 1997-03-25 Neomagic Corp. Clock management for power reduction in a video display sub-system
US6137473A (en) * 1994-09-02 2000-10-24 Nec Corporation System and method for switching control between a host computer and a remote interface device
US6121962A (en) * 1997-06-16 2000-09-19 Samsung Electronics Co., Ltd. Computer system and method for controlling screen display of a monitor in a power management mode
US20080196044A1 (en) * 1999-11-29 2008-08-14 Stanley Randy P Automatically enabling information to be displayed after a processor-based system is turned off
US20020036625A1 (en) * 2000-09-05 2002-03-28 Kabushiki Kaisha Toshiba Display device and driving method thereof
US20090070479A1 (en) * 2003-06-02 2009-03-12 Qualcomm Incorporated Generating and implementing a signal protocol and interface for higher data rates
US20090141197A1 (en) * 2007-12-04 2009-06-04 Samsung Electronics Co., Ltd. Liquid crystal display apparatus and method thereof for preventing transient noise

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9152201B2 (en) 2009-10-22 2015-10-06 Ati Technologies Ulc Method and system for display output stutter
TWI496134B (zh) * 2013-07-22 2015-08-11 Elitegroup Computer Sys Co Ltd 整合式計算機、計算機系統及用於該整合式計算機之輸出輸入信號自動偵測方法
CN104538000A (zh) * 2015-01-08 2015-04-22 北京集创北方科技有限公司 一种端对端接口协议实现面板***低功耗的方法
CN104538000B (zh) * 2015-01-08 2018-03-02 北京集创北方科技股份有限公司 一种面板显示***的视频流数据传输方法

Also Published As

Publication number Publication date
EP2470976B1 (en) 2019-05-08
EP2470976A4 (en) 2015-01-14
US20130009970A1 (en) 2013-01-10
WO2011048467A2 (en) 2011-04-28
US9152201B2 (en) 2015-10-06
US20110096079A1 (en) 2011-04-28
WO2011048467A3 (en) 2011-09-01
CN102667667B (zh) 2015-11-25
JP2013508846A (ja) 2013-03-07
US8937621B2 (en) 2015-01-20
KR101610271B1 (ko) 2016-04-07
JP5748761B2 (ja) 2015-07-15
EP2470976A2 (en) 2012-07-04
KR20120098731A (ko) 2012-09-05

Similar Documents

Publication Publication Date Title
CN102667667A (zh) 用于显示输出断续的方法和***
US8745366B2 (en) Method and apparatus to support a self-refreshing display device coupled to a graphics controller
CN102682682B (zh) 用于控制具有自刷新能力的显示设备的方法和***
US20120207208A1 (en) Method and apparatus for controlling a self-refreshing display device coupled to a graphics controller
US9165537B2 (en) Method and apparatus for performing burst refresh of a self-refreshing display device
US20120206461A1 (en) Method and apparatus for controlling a self-refreshing display device coupled to a graphics controller
CN102841671B (zh) 支持耦连到图形控制器的自刷新显示设备的方法和装置
EP2619653B1 (en) Techniques to transmit commands to a target device
KR101467127B1 (ko) 디스플레이 활동을 제어하기 위한 기법들
CN106415698B (zh) 具有动态帧速率支持的功率优化
KR20140110242A (ko) 디스플레이 드라이브 집적회로 및 영상 표시 시스템
US11545067B2 (en) Display apparatus and a method of driving the same
US20230148254A1 (en) Accelerated frame transmission

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant