CN102651402A - 布线、薄膜晶体管、薄膜晶体管面板及其制造方法 - Google Patents

布线、薄膜晶体管、薄膜晶体管面板及其制造方法 Download PDF

Info

Publication number
CN102651402A
CN102651402A CN2012100464172A CN201210046417A CN102651402A CN 102651402 A CN102651402 A CN 102651402A CN 2012100464172 A CN2012100464172 A CN 2012100464172A CN 201210046417 A CN201210046417 A CN 201210046417A CN 102651402 A CN102651402 A CN 102651402A
Authority
CN
China
Prior art keywords
layer
metal
wiring
diffusing
diffusion preventing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100464172A
Other languages
English (en)
Other versions
CN102651402B (zh
Inventor
朴在佑
赵圣行
金景燮
赵东演
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102651402A publication Critical patent/CN102651402A/zh
Application granted granted Critical
Publication of CN102651402B publication Critical patent/CN102651402B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种布线、一种薄膜晶体管、一种薄膜晶体管面板及其制造方法。薄膜晶体管包括：栅电极；栅极绝缘层，位于栅电极上；半导体，位于栅极绝缘层上；漏电极和源电极，位于半导体上并且彼此分隔开。漏电极和源电极中的每个包括防止金属原子的扩散的第一金属扩散防止层和位于第一金属扩散防止层上的第二金属扩散防止层。第一金属扩散防止层和第二金属扩散防止层中的至少一个包括沿基本垂直于半导体的方向的柱状结构的晶粒。第一金属扩散防止层的第一晶界和第二金属扩散防止层的第二晶界在沿垂直于半导体的方向上基本是不连续的。

Description

布线、薄膜晶体管、薄膜晶体管面板及其制造方法
技术领域
本发明涉及一种布线、一种薄膜晶体管、一种薄膜晶体管面板及其制造方法。
背景技术
通常，包含铬(Cr)、铝(Al)、钼(Mo)或它们的合金的布线或电极主要用在半导体装置或液晶显示装置中。对于半导体装置的微制造，由于高度集成和快速的操作速度，与铝相比电阻较低且对电迁移和应力迁移抵抗性较高的铜已经用于半导体装置中的布线或电极。
即使在由液晶显示装置等代表的显示装置的领域中，由于分辨率和显示面积的增大以及包括可以集成在显示装置中的传感器和驱动器电路的装置的集成，需要低电阻布线。因此，由铜制成的栅极布线或数据布线或者薄膜晶体管(TFT)的同样由铜制成的栅电极、漏电极和源电极应用于显示装置。
然而，当铜用于布线或电极时，铜扩散到相邻的电路元件或TFT的半导体层中劣化了像素元件或TFT的特性。因此，需要防止布线或电极中包含的金属原子(例如，铜原子)在相邻的元件或层周围散布或者扩散到相邻的元件或层中。
发明内容
本发明的示例性实施例至少解决了上面提到的问题和/或缺点，并且至少提供了下面描述的优点。因此，本发明的示例性实施例提供了一种防止铜的扩散的薄膜晶体管(TFT)及其制造方法。
本发明的另一示例性实施例提供了一种通过对其应用铜布线而具有优异的可靠性的用于大型高分辨率显示装置的TFT面板及其制造方法。
根据本发明的一个示例性实施例，提供了一种TFT，所述TFT包括：栅电极；栅极绝缘层，位于栅电极上；半导体，位于栅极绝缘层上；漏电极和源电极，位于半导体上并且彼此分隔开。漏电极和源电极中的每个包括防止金属原子的扩散的第一金属扩散防止层和位于第一金属扩散防止层上的第二金属扩散防止层。第一金属扩散防止层和第二金属扩散防止层中的至少一个包括沿基本垂直于半导体的方向的柱状结构的晶粒，第一金属扩散防止层的第一晶界和第二金属扩散防止层的第二晶界在沿垂直于半导体的方向上基本是不连续的。
根据本发明的另一示例性实施例，提供了一种TFT面板，所述TFT面板包括：栅电极，连接到位于绝缘基底上的栅极布线；栅极绝缘层，位于栅电极上；半导体，位于栅极绝缘层上；漏电极和源电极，位于半导体上并且彼此分隔开；以及像素电极，连接到漏电极和源电极。漏电极和源电极中的每个包括第一金属扩散防止层、第二金属扩散防止层和位于第二金属扩散防止层上的源极-漏极层。第一金属扩散防止层和第二金属扩散防止层中的至少一个包括沿基本垂直于半导体的方向的柱状结构的晶粒，第一金属扩散防止层的第一晶界和第二金属扩散防止层的第二晶界在沿垂直于半导体的方向上基本是不连续的。
根据本发明的又一示例性实施例，提供了一种布线，所述布线包括位于基底上的第一布线金属扩散防止层、位于第一布线金属扩散防止层上的第二布线金属扩散防止层和位于第二布线金属扩散防止层上的金属布线。第一布线金属扩散防止层和第二布线金属扩散防止层中的至少一个包括沿基本垂直于下面的层的方向的柱状结构的晶粒，第一布线金属扩散防止层的第一晶界和第二布线金属扩散防止层的第二晶界在与晶粒生长方向平行的方向是基本是不连续的。
根据本发明的再一示例性实施例，提供了一种用来制造TFT面板的方法。所述方法包括以下步骤：形成连接到在绝缘基底上的栅极布线的栅电极；在栅电极上形成栅极绝缘层；在栅极绝缘层上形成半导体；在半导体上形成彼此分隔开的漏电极和源电极；以及形成连接到漏电极或源电极的像素电极。在半导体上形成的是包括第一金属扩散防止层、第二金属扩散防止层和位于第二金属扩散防止层上的源极-漏极层的漏电极和源电极。第一金属扩散防止层和第二金属扩散防止层中的至少一个形成为包括沿基本垂直于下面的层的方向生长的柱状结构的晶粒，第一金属扩散防止层的第一晶界和第二金属扩散防止层的第二晶界在垂直于半导体的方向上基本不连续地形成。
附图说明
通过参照附图详细地描述本发明的示例性实施例，本发明的上述和其它特征将变得更加明显，在附图中：
图1是根据本发明的薄膜晶体管(TFT)的示例性实施例的剖视图；
图2A是传统TFT的源电极的侧面剖视的透射电子显微(TEM)图像；
图2B是示出了通过飞行时间二次离子质谱TOF-SIMS设备沿着图2A中示出的源电极的一侧的厚度方向进行的组分分析的曲线图；
图3至图13是示出了根据本发明的用来制造图1中示出的TFT的方法的示例性实施例的剖视图；
图14是根据本发明的TFT面板的示例性实施例的平面图；
图15是沿着图14中示出的TFT面板的15-15′线截取的剖视图；
图16是根据本发明的布线或电极的示例性实施例的剖视图。
具体实施方式
现在将参照附图详细地描述本发明的示例性实施例。在下面的描述中，仅仅提供诸如详细构造和组件的具体细节来帮助对本发明的示例性实施例的整体理解。因此，本领域技术人员应当清楚的是，可以在不脱离本发明的范围和精神的情况下对在此描述的实施例做出各种改变和修改。此外，为了清晰和简洁起见，省略了对公知功能和构造的描述。
在所有的附图中，相同的附图标号将理解为表示相同的元件、特征和结构。
应该理解的是，当元件或层被称作“在”另一元件或层“上”或者“连接到”另一元件或层时，该元件或层可以直接在另一元件或层或者中间元件或中间层上，或者直接连接到另一元件或层或者中间元件或中间层。相反，当元件被称作“直接在”另一元件或层“上”或者“直接连接到”另一元件或层时，不存在中间元件或中间层。如在此所使用的，“连接”可以指元件彼此物理和/或电连接。如在此使用的，术语“和/或”包括一个或多个相关所列的项目的任意组合和所有组合。
应该理解的是，尽管在这里可使用术语第一、第二、第三等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、层或部分与另一个区域、层或部分区分开来。因此，在不脱离本发明的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可被命名为第二元件、组件、区域、层或部分。
在这里可使用空间相对术语，如“下面的”、“上面的”等，用来容易地描述如图中所示的一个元件或特征与其它元件或特征的关系。应该理解的是，空间相对术语意在包含除了在附图中描绘的方位之外的装置在使用或操作中的不同方位。例如，如果在附图中装置被翻转，则被描述为相对于其它元件或特征在“下面”的元件随后将被定位为相对于其它元件或特征在“上面”。因此，示例性术语“在...下方”可包括“在...上方”和“在...下方”两种方位。所述装置可被另外定位(旋转90度或者在其它方位)，并相应地解释这里使用的空间相对描述符。
这里使用的术语仅为了描述特定实施例的目的，而不意图限制本发明。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加的一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
在此参照作为本发明的理想实施例(和中间结构)的示例性图示的剖视图来描述本发明的实施例。这样，预计出现例如由制造技术和/或公差的变化引起的图示的形状变化。因此，本发明的实施例不应该被理解为局限于在此示出的区域的具体形状，而是要包括例如由制造引起的形状上的偏差。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所通常理解的意思相同的意思。将进一步理解，除非这里明确定义，否则术语例如在通用的字典中定义的术语应该被解释为具有与相关领域的上下文中它们的意思相一致的意思，而不是将以理想的或者过于正式的意义来解释它们的意思。
除非在此另外指明或者除非与上下文明显矛盾，否则在此描述的所有方法可以以合适的顺序执行。除非另外声明，否则任何示例和所有示例的使用或者示例性语言(例如，“诸如”)仅仅意在更好地示出本发明，而不是对本发明的范围进行限制。说明书中的任何语言不应被解释为指明任何未说明的元件是对在此所使用的本发明的实施是必不可少的。
将参照图1至图13详细地描述根据本发明的薄膜晶体管(TFT)及其制造方法的示例性实施例。图1是根据本发明的薄膜晶体管(TFT)的示例性实施例的剖视图。图2A是传统TFT的源电极的侧面剖视的透射电子显微(TEM)图像。图2B是示出了通过飞行时间二次离子质谱(TOF-SIMS)设备沿着图2A中示出的源电极的一侧的厚度方向进行的组分分析的曲线图。图3至图13是示出了根据本发明的用来制造图1中示出的TFT的方法的示例性实施例的剖视图。
现在将参照图1详细地描述TFT的结构。根据本发明，图1中示出的TFT的构造方式是半导体层位于栅电极与包括在源电极或漏电极中的金属扩散防止层(或金属扩散阻挡层)之间。
栅电极124位于包含单晶、多晶、玻璃或塑料材料的透明基底110上。在本发明的一个示例性实施例中，栅电极124具有双层结构，该双层结构包括包含钛(Ti)或钛合金的第一子栅电极124a以及包含铜(Cu)或铜合金的第二子栅电极124b。栅电极124基于施加到栅电极124的电压来控制流经形成在源电极173和漏电极175之间沟道的电流。栅电极124可以包括从由Cr、Mo、Ti、Ta、Al、Cu、Ag和它们的混合物组成的组中选择的材料。在可选方案中，栅电极124可以具有下面的双层结构或三层结构。在示例性实施例中，例如，双层结构可以包括Al/Mo、Al/Ti、Al/Ta、Al/Ti、Al/TiNx、Al/Co、Cu/CuMn、Cu/Ti、Cu/TiNx或Cu/TiOx，而三层结构可以包括Mo/Al/Mo、Ti/Al/Ti、Co/Al/Co、TiNx/Al/Ti、CuMn/CuCuMn、Ti/Cu/Ti、TiNx/Cu/TiNx或TiOx/Cu/TiOx。
栅极绝缘层140直接位于栅电极124上。栅极绝缘层140可以包括无机绝缘材料、有机绝缘材料或者有机/无机绝缘材料。无机绝缘材料可以是氮化硅(SiNx)、氧化硅(SiOx)、氧化钛(TiO2)、氧化铝(Al2O3)或氧化锆(ZrO2)。有机绝缘材料可以是聚硅氧烷、苯基硅氧烷、聚酰亚胺、倍半硅氧烷、硅烷或者任何可以由本领域技术人员容易使用的有机绝缘材料。有机/无机绝缘材料可以是从上述无机绝缘材料选择的至少一种材料和从上述有机绝缘材料选择的至少一种材料的混合物，例如，氧化硅(SiOx)和聚硅氧烷的混合物。
具体地讲，包括聚硅氧烷的有机绝缘材料和包括聚硅氧烷的有机/无机绝缘材料具有诸如高的耐热性、高的光学透明度和在大约350℃或更高的温度下与其它层的良好粘附的特性。包括无机绝缘材料的栅极绝缘层140可以为大约2000埃至大约
Figure BDA0000138136640000052
厚，更优选地为大约
Figure BDA0000138136640000053
厚。包括有机绝缘材料或者有机/无机绝缘材料的栅极绝缘层140可以为大约厚至大约
Figure BDA0000138136640000062
厚，更优选地为大约
Figure BDA0000138136640000063
厚。厚度尺寸是垂直于透明基底110测量的。为了使栅电极124与半导体层154绝缘，栅极绝缘层140可以具有两个层或更多层，例如，包括接触栅电极124的氮化硅(SiNx)层和接触半导体层154的氧化硅(SiOx)层的两个层。
半导体层154直接位于栅极绝缘层140上。半导体层154可以包括非晶硅、晶体硅或氧化物半导体。半导体层154可以与栅电极124、源电极173和漏电极175叠置，并且形成TFT的沟道。利用源电极173和漏电极175之间的半导体层154形成在TFT的操作期间电荷运动所经过的TFT的沟道。半导体层154可以为大约
Figure BDA0000138136640000064
厚至大约厚，更优选地为大约
Figure BDA0000138136640000066
厚。氧化物半导体可以是具有由AXBXOX或AXBXCXOX表示的化学式的化合物，其中，A可以是Zn或Cd，B可以是Ga、Sn或In，C可以是Zn、Cd、Ga、In或Hf。此外，X≠0，A、B和C互不相同。根据本发明的另一实施例，氧化物半导体可以是选自于由InZnO、InGaO、InSnO、ZnSnO、GaSnO、GaZnO、GaZnSnO、GaInZnO、HfInZnO、HfZnSnO和ZnO组成的组中的材料。该氧化物半导体的有效迁移率是氢化非晶硅的有效迁移率的大约2至100倍。
线性欧姆接触材料165可以直接位于半导体层154上。线性欧姆接触材料165置于半导体层154和源电极173之间或者置于半导体层154和漏电极175之间，以降低它们之间的接触电阻。线性欧姆接触材料165不与沟道叠置。线性欧姆接触材料165可以为大约
Figure BDA0000138136640000067
至大约
Figure BDA0000138136640000068
厚。线性欧姆接触材料165可以是含有n型杂质的非晶硅层或氧化物GaZnO。当半导体层154包含氧化物半导体材料时，可以省略线性欧姆接触材料165，并且源电极173和漏电极175可以直接位于半导体层154上。
源电极173和漏电极175直接位于线性欧姆接触材料165或半导体层154上，并且彼此分隔开。源电极173和漏电极175中的每个包括主电极层174和金属扩散防止层177。即，源电极173包括第一源电极层174s和源极金属扩散防止层177s，漏电极175包括第一漏电极层174d和漏极金属扩散防止层177d。主电极层174包括第一源电极层174s和第一漏电极层174d，金属扩散防止层177包括源极金属扩散防止层177s和漏极金属扩散防止层177d。
源极金属扩散防止层177s包括第一源极金属扩散防止子层178s和第二源极金属扩散防止子层179s，漏极金属扩散防止层177d包括第一漏极金属扩散防止层178d和第二漏极金属扩散防止子层179d。第一源极金属扩散防止子层178s和第一漏极金属扩散防止层178d包含相同的材料，并且包括在第一金属扩散防止子层178中。第二源极金属扩散防止子层179s和第二漏极金属扩散防止子层179d包含相同的材料，并且包括在第二金属扩散防止子层179中。第一金属扩散防止子层178和第二金属扩散防止子层179均可以为大约
Figure BDA0000138136640000071
至大约
Figure BDA0000138136640000072
厚，更优选地为大约
Figure BDA0000138136640000073
至大约
Figure BDA0000138136640000074
厚。
根据本发明的实施例，第一源电极层174s和第一漏电极层174d可以包含与栅电极124的材料相同的材料，更优选地为铜(Cu)。根据本发明的实施例，对于金属扩散防止层177，晶界具有不连续的N层结构(其中，N≥2)。源极金属扩散防止层177s位于半导体层154和第一源电极层174s之间，漏极金属扩散防止层177d位于半导体层154和第一漏电极层174d之间。包括源极金属扩散防止层177s和漏极金属扩散防止层177d的金属扩散防止层177减少或有效地防止了第一源电极层174s和/或第一漏电极层174d的金属原子扩散到半导体层154中。如果金属原子扩散到半导体层154中，则TFT的截止电流Ioff会增大，从而导致TFT特性的劣化。
本申请的发明人已经发现下面参照图2A至图2B描述TFT经受劣化的机理。图2A是用于该实验的传统TFT的源电极的侧面剖视的TEM图像。更具体地讲，图2A是包含铜(Cu)的源电极、线性欧姆接触材料(或包含n型杂质的非晶层)和置于前两者之间的包含钛(Ti)的金属层的侧面剖视的TEM图像。参照图2A，在钛(Ti)层的特定部分中(在所述特定部分中，铜(Cu)原子扩散到钛(Ti)层中)，钛(Ti)层的晶体结构不同于相邻的钛(Ti)层的晶体结构。
图2B是示出了通过TOF-SIMS设备沿着图2A中示出的金属层的侧面剖视的厚度方向进行的组分分析的曲线图。水平轴(或x轴)表示金属层的深度
Figure BDA0000138136640000075
即，从铜(Cu)层到线性欧姆接触材料的距离。竖直轴(或y轴)表示二次离子出来的强度和原子浓度。在图2B示出的曲线图中，相对于与水平轴对应的深度，钛(Ti)原子和硅(Si)原子具有不同的强度值，相对于与水平轴对应的深度，铜(Cu)原子具有不同的原子浓度值。水平轴的值(即，深度
Figure BDA0000138136640000076
)为0的部分表示铜(Cu)层和钛(Ti)层之间的边界。水平轴的值为大约
Figure BDA0000138136640000077
的部分表示钛(Ti)层和线性欧姆接触材料之间的边界。参照图2B，可以发现，铜(Cu)层的Cu原子扩散到钛(Ti)层中。总之，由图2A和图2B发现，源电极的Cu原子沿着钛(Ti)层的晶界运动或扩散。因此，为了提高TFT的可靠性，需要防止主电极层174的金属原子沿着主电极层174周围的层的晶界运动。
根据本发明的实施例，第一金属扩散防止子层178的第一晶界178gb和第二金属扩散防止子层179的第二晶界179gb基本上是不连续的或者基本上是彼此相交的。根据本发明的实施例，第一金属扩散防止子层178和第二金属扩散防止子层179可以具有包括柱状结构的晶界的多晶结构(包括钛(Ti)原子)。以这种方式，第一金属扩散防止子层178的由具有大致柱状结构的晶粒形成的第一晶界178gb和第二金属扩散防止子层179的由具有大致柱状结构的晶粒形成的第二晶界179gb在与TFT的下层垂直的方向上基本是不连续地彼此相交，从而阻挡了主电极层174的金属原子(例如，铜原子或铜粒子)的运动。如图1所示，第一晶界178gb和第二晶界179gb沿着与透明基底110平行的方向彼此交替。
根据本发明的另一实施例，源电极173和漏电极175的第一金属扩散防止子层178和第二金属扩散防止子层179中的任何一个金属扩散防止子层可以具有非晶结构，而另一个金属扩散防止子层可以具有包括晶界的多晶结构。具有非晶结构的金属扩散防止子层可以包括氮化钛(TiNx)或氧化钛(TiOx)，而具有多晶结构的金属扩散防止子层可以包括柱状结构的钛(Ti)。在源电极173和漏电极175中具有非晶结构的金属扩散防止子层防止主电极层174的金属原子(例如，铜原子或铜粒子)扩散或运动到半导体层154中。形成源电极173和漏电极175的方法的示例性实施例将在描述TFT的制造方法时详细地描述。
保护层180可以直接位于源电极173和漏电极175上。保护层180可以包括上述的包括在栅极绝缘层140中的无机绝缘材料、有机绝缘材料或者有机/无机绝缘材料。包括无机绝缘材料的保护层180可以为大约
Figure BDA0000138136640000081
至大约
Figure BDA0000138136640000082
厚，更优选地为大约
Figure BDA0000138136640000083
厚。包括有机绝缘材料或者有机/无机绝缘材料的保护层180可以为大约
Figure BDA0000138136640000084
至大约
Figure BDA0000138136640000085
厚。根据本发明的实施例，保护TFT的沟道的保护层180可以包括：下保护层，直接接触半导体层154并且包括无机绝缘材料；上保护层，直接位于下保护层上并且包括有机绝缘材料。
包括在源电极173和漏电极175中的金属扩散防止层177的示例性实施例减少或有效地防止了包括在源电极173和漏电极175中的金属原子或粒子运动到半导体层154中，从而提高了TFT的可靠性。
现在将参照图3至图13来详细地描述用来制造图1中示出的TFT的方法的示例性实施例。为了避免冗余描述，将省略对参照图1示出的TFT的材料或结构的描述。虽然将在下文不对使用参照图1提到的所有可能的材料和结构制造TFT的方法进行描述，但是清楚的是，本领域技术人员可以使用上述材料和结构容易地制造TFT。图3至图13是示出了根据本发明的制造图1中示出的TFT的方法的示例性实施例的剖视图。
参照图3，在基底110上堆叠形成栅电极124的金属材料，并将该金属材料图案化以形成栅电极124。现在将在下面详细地描述根据本发明的形成具有双层结构栅电极124的方法的示例性实施例，所述双层结构包括具有钛(Ti)或钛(Ti)合金的第一子栅电极124a和具有铜(Cu)或铜(Cu)合金的第二子栅电极124b。
在基底110上直接堆叠形成第一子栅电极124a的钛(Ti)或钛(Ti)合金的第一栅电极层，在第一栅电极层上直接堆叠形成第二子栅电极124b的铜(Cu)或铜(Cu)合金的第二栅电极层。第一栅电极层可以为大约
Figure BDA0000138136640000091
至大约
Figure BDA0000138136640000092
厚，第二栅电极层可以为大约至大约
Figure BDA0000138136640000094
厚。在该双层结构上形成光致抗蚀剂(未示出)。通过具有光透过区域和光阻挡区域的掩模使光致抗蚀剂经受曝光和显影，其中，光透过区域具有栅电极图案。通过利用图案化的光致抗蚀剂作为掩模，通过诸如干蚀刻和湿蚀刻的蚀刻工艺对第一栅电极层和第二栅电极层的未被光致抗蚀剂覆盖的材料进行蚀刻。
在湿蚀刻工艺中，可以通过一种蚀刻剂对第一栅电极层和第二栅电极层的材料一起进行蚀刻，或者可以通过单独的蚀刻剂按顺序蚀刻第一栅电极层和第二栅电极层。根据本发明的实施例，用来蚀刻形成第二栅电极层的铜(Cu)层的蚀刻剂可以包括过硫酸盐、含唑化合物、氧化调节剂和组分稳定剂。过硫酸盐是用来蚀刻铜(Cu)层的氧化剂的主要组分。过硫酸盐可以包括从由过硫酸铵、过硫酸钾、过硫酸钠、过硫酸氢钾和它们的混合物组成的组中选择的至少一种材料。含唑化合物抑制对铜(Cu)层的蚀刻。含唑化合物可以包括从由苯并***、氨基四唑、咪唑、吡唑和它们的混合物组成的组中选择的至少一种材料。氧化调节剂(或氧化调节制剂)调节对铜(Cu)层的氧化和蚀刻。氧化调节剂可以包括为无机酸硝酸(HNO3)和为有机酸乙酸(AA)。组分稳定剂降低过硫酸盐的分解速率。组分稳定剂可以包括从由甲磺酸、硝酸、磷酸、硫酸、盐酸和它们的混合物组成的组中选择的至少一种材料。在本发明的一个示例性实施例中，蚀刻铜(Cu)层的蚀刻剂除包括溶剂外，还包括大约12wt％的过硫酸铵、大约1wt％的氨基四唑、大约3wt％的硝酸(HNO3)、大约3.2wt％的乙酸(AA)、大约0.1wt％的甲磺酸。溶剂可以是去离子水。
根据本发明的实施例，用来一起蚀刻形成第二栅电极层的铜(Cu)层和形成第一栅电极层的钛(Ti)层的蚀刻剂可以包括过硫酸盐、含唑化合物、氧化调节剂、组分稳定剂和氧化辅助剂。过硫酸盐、含唑化合物、氧化调节剂和组分稳定剂与单独用于铜(Cu)的蚀刻剂中的那些物质相同。氧化辅助剂快速地蚀刻铜(Cu)层，并蚀刻钛(Ti)层或钛(Ti)合金层。氧化辅助剂可以包括作为无机酸的包含氟(F)的含氟化合物，例如，从由以下物质组成的组中选择的至少一种材料：氢氟酸(HF)、氟化铵(NH4F)、氟化氢铵(NH4HF2)、氟化钾(KF)、氟化钠(NaF)、氟化氢钙(CaHF3)、氟化氢钠(NaHF2)、氟硼酸铵(NH4BF4)、氟化氢钾(KHF2)、氟化铝(AlF3)、氟硼酸-硼氟酸(HBF4)、氟化锂(LiF)、氟硼酸钾(KBF4)、氟化钙(CaF2)、氟硅酸盐(FS)和它们的混合物。在本发明的一个示例性实施例中，用来一起蚀刻铜(Cu)层和钛(Ti)层的蚀刻剂除包括溶剂外，还包括大约12wt％的过硫酸铵、大约1wt％的氨基四唑、大约3wt％的硝酸(HNO3)、大约3.2wt％的乙酸(AA)、大约0.1wt％的甲磺酸、大约0.5wt％的氢氟酸(HF)。该溶剂可以为去离子水。
参照图4，在栅电极124上形成参照图1描述的包括氮化硅(SiNx)的栅极绝缘层140。
下面将参照图5至图13详细地描述形成半导体层154、线性欧姆接触材料165、源电极173和漏电极175的方法的示例性实施例。图5A至图5C示出了根据本发明的半导体层154、线性欧姆接触材料165、第一金属扩散防止子层178、第二金属扩散防止子层179和主电极层174的堆叠。图6示出了形成在主电极层174上的光致抗蚀剂50的图案。图7示出了在蚀刻未被图6中示出的光致抗蚀剂50覆盖的主电极层174或者金属扩散防止层177a、177b和177c之后的TFT的结构。图8示出了在通过回蚀工艺去除与沟道叠置的光致抗蚀剂50b之后的TFT的结构。图9示出了在活性蚀刻工艺之后的TFT的剖视图。图10示出了在第二源极-漏极蚀刻工艺之后的TFT的剖视图。图11示出了在第三源极-漏极蚀刻工艺之后的TFT的剖视图。图12示出了在线性欧姆接触材料蚀刻工艺之后的TFT的剖视图。图13示出了在去除源电极173和漏电极175上的光致抗蚀剂50a之后的TFT的剖视图。
下面将参照图5A至图5C详细地描述根据本发明的堆叠第一金属扩散防止子层178和第二金属扩散防止子层179的方法的示例性实施例。
根据本发明，将参照图5A详细地描述通过破真空工艺(vacuumbreakprocess)和等离子体工艺形成的金属扩散防止层177a。首先，将详细描述根据本发明的通过破真空工艺制造金属扩散防止层177a的方法的示例性实施例。在栅极绝缘层140上形成半导体层154。可以在半导体层154上形成线性欧姆接触材料165。在线性欧姆接触材料165或半导体层154上形成金属扩散防止层177a和主电极层174。
可以通过化学气相沉积(CVD)或溅射形成半导体层154和线性欧姆接触层165。半导体层154可以包括已经参照图1描述的氢化非晶硅、晶体硅或氧化物半导体，线性欧姆接触材料165可以包括含有n型或p型杂质的非晶硅层或者形成欧姆接触的氧化物。在一个示例性实施例中，例如，当半导体层154包括GaInZnO时，线性欧姆接触材料165可以包括GaZnO氧化物。当半导体层154包括氧化物半导体材料时，线性欧姆接触材料165可省略。
然后，在线性欧姆接触材料165或半导体层154上形成金属扩散防止层177a。金属扩散防止层177a包括顺序堆叠的第一金属扩散防止子层178a和第二金属扩散防止子层179a。在金属扩散防止层177a上形成主电极层174。将金属扩散防止层177a和主电极层174图案化以形成源电极173和漏电极175。如上面参照图1、图2A和图2B所描述的，第一金属扩散防止子层178a和第二金属扩散防止子层179a防止主电极层174的金属原子扩散或运动到半导体层154中。
虽然在下面将描述根据本发明的制造包含钛(Ti)的金属扩散防止层177a和包含铜(Cu)的主电极层174的方法的示例性实施例，但是本领域技术人员应清楚的是，其它金属材料可以应用于金属扩散防止层177a和主电极层174。
通过溅射形成包含钛(Ti)的第一金属扩散防止子层178a。可以通过利用钛(Ti)靶在具有氩(Ar)气氛的溅射室中形成第一金属扩散防止子层178a。室的温度可以在大约室温至大约300℃的范围。第一金属扩散防止子层178a包括随第一金属扩散防止子层178a的钛(Ti)晶粒从与线性欧姆接触材料165或半导体层154的界面到第一金属扩散防止子层178a的表面生长而形成的柱状结构的第一晶界178gb。柱状结构的钛(Ti)晶粒沿着基本垂直于TFT的下层(例如，基底110)的方向生长。在本发明的另一示例性实施例中，除了与下层混合的第一金属扩散防止子层178a的特定厚度之外，例如，除了大约或更小之外，钛(Ti)层中的晶粒的晶界可以在晶粒生长的方向上基本不彼此相遇。第一金属扩散防止子层178a可以为大约至大约
Figure BDA0000138136640000123
厚，更优选地为大约
Figure BDA0000138136640000124
至大约
Figure BDA0000138136640000125
厚。
然后，通过破真空工艺将第一金属扩散防止子层181暴露于大气压力。破真空工艺是指在真空溅射室中进行沉积之后将真空沉积膜放置在大气压下的工艺。破真空工艺可以是大约10秒或更长时间，更优选地为大约30秒至24小时。
在完成破真空工艺之后，在溅射室中在第一金属扩散防止子层178a上直接堆叠第二金属扩散防止子层179a。包括第一金属扩散防止子层178a和第二金属扩散防止子层179a的双层一起构成金属扩散防止层177a。形成第二金属扩散防止子层179a的方法与形成第一金属扩散防止子层178a的方法相同，所以省略了对其的描述。在以这种方式执行破真空工艺之后，第二金属扩散防止子层179a的第二晶界179gb形成为沿与晶粒生长的方向平行的方向相对于第一晶界178gb基本是不连续的。即，当在第一金属扩散防止子层178a和第二金属扩散防止子层179a之间形成界面(例如，晶界)时，第二晶界179gb和第一晶界178gb不连续地形成(例如，沿与基底110平行的方向交替地形成)。包括不连续的或交替的晶界178gb和179gb的金属扩散防止层177a减少或有效地防止了主电极层174的金属原子扩散或运动到半导体层154中。
在第二金属扩散防止子层179a上直接堆叠主电极层174。在本发明的一个示例性实施例中，主电极层174包含铜(Cu)。可以通过溅射工艺在具有铜(Cu)靶和氩(Ar)气氛的真空室中形成包含铜(Cu)的主电极层174。主电极层174可以为大约至大约
Figure BDA0000138136640000127
厚，更优选地为大约
Figure BDA0000138136640000128
至大约
Figure BDA0000138136640000129
厚。
下面将详细地描述根据本发明的通过等离子体工艺形成金属扩散防止层177a的方法的另一示例性实施例。除了通过气体使第一金属扩散防止子层178a和第二金属扩散防止子层179a经受等离子体处理之外，通过等离子体工艺形成金属扩散防止层177a的方法与参照图5A描述的通过破真空工艺形成金属扩散防止层177a的方法基本相似。为了避免冗余描述，将省略对其的详细描述。与参照图5A所描述的方法相似，通过溅射在线性欧姆接触材料165或半导体层154上堆叠包含钛(Ti)的第一金属扩散防止子层178a。然后，在本发明的示例性实施例中，通过CVD由诸如氮气(N2)或氩气(Ar)气体的不活泼气体对第一金属扩散防止子层178a的表面进行等离子体处理。第一金属扩散防止子层178a的经等离子体处理的表面具有非晶特性。等离子处理时间可以是大约5秒至大约60秒。
在经等离子体处理的第一金属扩散防止子层178a上形成第二金属扩散防止子层179a。形成第二金属扩散防止子层179a的方法与参照图5A描述的方法相同，所以省略了对其的详细描述。对于形成的金属扩散防止层177a，由于第一金属扩散防止子层178a和第二金属扩散防止子层179a之间的界面是不连续的，所以第一金属扩散防止子层178a的具有柱状结构的晶粒的第一晶界178gb和第二金属扩散防止子层179a的具有柱状结构的晶粒的第二晶界179gb限定沿垂直于下层的方向基本不连续的双层结构。在第二金属扩散防止子层179a上直接堆叠主电极层174。
形成主电极层174的方法与参照图5A描述的方法相同，所以省略了对其的描述。形成的金属扩散防止层177a减少或有效地防止了主电极层174的金属原子扩散或运动到半导体层154中。
下面将参照图5B和图5C详细地描述制造金属扩散防止层177b和177c的方法的示例性实施例，其中，金属扩散防止层177b和177c的金属扩散防止子层178b和178c与179b和179c中的任何一个金属扩散防止子层具有非晶结构。
首先，将参照图5B详细地描述接触线性欧姆接触材料165或半导体层154且具有非晶结构的金属扩散防止子层178b。在线性欧姆接触材料165或半导体层154上堆叠具有非晶结构的第一金属扩散防止子层178b。第一金属扩散防止子层178b可以包括氮化钛(TiNx)或氧化钛(TiOx)。可以通过利用溅射在具有氩(Ar)和氮(N2)气氛的具有钛(Ti)靶的室中形成氮化钛(TiNx)。可以在具有氩(Ar)和氧(O2)气氛的室中形成氧化钛(TiOx)。室的温度可以在大约室温至大约300℃的范围。形成的氮化钛(TiNx)或氧化钛(TiOx)具有非晶结构。第一金属扩散防止子层178b可以为大约至大约厚，更优选地为大约至大约
Figure BDA0000138136640000144
厚。
然后，在第一金属扩散防止子层178b上形成第二金属扩散防止子层179b。在本发明的一个示例性实施例中，第二金属扩散防止子层179b包括多个钛(Ti)晶粒。形成第二金属扩散防止子层179b的方法与已经参照图5A描述的形成第二金属扩散防止子层179b的方法相同，所以将省略其沉积方法。第二金属扩散防止子层179b的第二晶界179gb具有从与线性欧姆接触材料165或半导体层154的界面到第二金属扩散防止子层179b的上表面生长的柱状结构。形成的包括第一金属扩散防止子层178b和第二金属扩散防止子层179b的双层结构一起构成金属扩散防止层177b。非晶的第一金属扩散防止子层178b阻挡主电极层174的沿着第二金属扩散防止子层179b的第二晶界179gb扩散或运动的金属原子，从而阻挡主电极层174的金属原子污染半导体层154并由此提高了TFT的可靠性。
在本发明的一个示例性实施例中，可以在通过诸如氮气(N2)或氩气(Ar)的不活泼气体对第一金属扩散防止子层178b进行等离子体处理之后形成第二金属扩散防止子层179b。因为第一金属扩散防止子层178b的上表面经受了等离子体处理，所以第一金属扩散防止子层178b的上表面是粗糙的，因此，非晶结构的第一金属扩散防止子层178b和晶体结构的第二金属扩散防止子层179b是更加不连续的。在第二金属扩散防止子层179b上堆叠主电极层174。形成主电极层174的方法与参照图5A描述的方法相同，所以省略了对其的描述。
接下来，将参照图5C详细地描述在两个金属层178c和174之间形成非晶金属扩散防止子层179c的方法的示例性实施例。在本发明的一个示例性实施例中，这两个金属层178c和174中的一个金属层178c包括钛(Ti)，另一金属层174包括铜(Cu)。非晶金属扩散防止子层179c包括氮化钛(TiNx)或氧化钛(TiOx)。
在线性欧姆接触材料165或半导体层154上堆叠第一金属扩散防止子层178c。第一金属扩散防止子层178c包含钛(Ti)，并且可以像参照图5A描述的第一金属扩散防止子层178a一样来形成第一金属扩散防止子层178c。然后，在第一金属扩散防止层178c上形成第二金属扩散防止子层179c。第二金属扩散防止子层179c包含氮化钛(TiNx)或氧化钛(TiOx)，并且可以按照与已经参照图5B描述的制造第一金属扩散防止子层178b的方法相同的方法来形成第二金属扩散防止子层179c。形成的非晶第二金属扩散防止子层179c减少或有效地防止了主电极层174的金属原子扩散或运动到半导体层154中，从而提高了TFT的可靠性。
在本发明的一个示例性实施例中，可以使第一金属扩散防止子层178c的上表面经受如参照图5B所描述的等离子体处理。在第二金属扩散防止子层179c上堆叠主电极层174。主电极层174的形成方法和特性与参照图5A所描述的主电极层174的形成方法和特性相同。目前已经描述了根据本发明的顺序堆叠半导体层154、线性欧姆接触材料165、第一金属扩散防止子层178、第二金属扩散防止子层179和主电极层174的方法的示例性实施例。
图6至图13示出了形成源电极173和漏电极175的图案的方法的示例性实施例。为了避免冗余描述，将在下文中参照在图5A中描述的金属扩散防止层和主电极层的结构来描述形成源电极173和漏电极175的图案的方法的示例性实施例。需要指出的是，即使对于在图5B和图5C中描述的金属扩散防止层和主电极层的结构，也按下文所述来形成源电极173和漏电极175的图案。
首先，将参照图6详细地描述形成光致抗蚀剂50的图案的方法，其中，光致抗蚀剂50形成在主电极层174上。图案化的光致抗蚀剂50具有厚的第一部分50a和相对薄的第二部分50b。即，第一部分50a的厚度大于第二部分50b的厚度。通过透过掩模(未示出)的光的量或干涉来使光致抗蚀剂50显影并图案化，以使光致抗蚀剂50具有第一部分50a和第二部分50b的图案。透射光的量可以通过包括缝隙图案、栅格图案或半透明层的掩模来确定。在可选方案中，可以利用其中一些为180°相位延迟图案的透射缝隙图案的光的干涉来图案化光致抗蚀剂50。第二部分50b对应于TFT的沟道区。
图7示出了在蚀刻掉未被光致抗蚀剂50覆盖的主电极层174和/或金属扩散防止层177a、177b和177c之后的结构。将针对在图5A至图5C中示出的每个实施例来描述蚀刻未被光致抗蚀剂50覆盖的主电极层174和金属扩散防止层177a的第一蚀刻方法。
首先，在图5A示出的结构中，可以通过已经参照图3描述的用来同时蚀刻铜(Cu)和钛(Ti)金属的蚀刻剂来蚀刻包括铜(Cu)的主电极层174和包括钛(Ti)的金属扩散防止层177a。在图5B示出的结构中，可以通过已经参照图3描述的用来同时蚀刻铜(Cu)和钛(Ti)金属的蚀刻剂来蚀刻包括铜(Cu)的主电极层174和包括钛(Ti)的第二金属扩散防止子层179b。然后，可以通过干蚀刻方法来图案化包括氮化钛(TiNx)或氧化钛(TiOx)的第一金属扩散防止子层178b，其中，干蚀刻方法使用包括六氟化硫(SF6)和氯气(Cl2)的混合气体或者包括氯气(Cl2)和三氯化硼气体(BCl3)的混合气体。例如，SF6气体与Cl2气体的混合比可以为大约1∶14，Cl2气体和BCl3气体的混合比可以为1∶2。在图5C示出的结构中，可以通过已经参照图3描述的用来蚀刻铜(Cu)金属的蚀刻剂来蚀刻包括铜(Cu)的主电极层174。然后，可以通过上面描述的用来干蚀刻图5B的结构中的第二金属扩散防止子层179b的方法来蚀刻包括氮化钛(TiNx)或氧化钛(TiOx)的第二金属扩散防止子层179c和包括钛(Ti)的第一金属扩散防止子层178c。通过以这种方式利用光致抗蚀剂50作为掩模蚀刻的主电极层174和金属扩散防止层177具有图7示出的结构。
图8示出了通过回蚀工艺去除与沟道部分叠置的光致抗蚀剂50b之后的剖视图。即，通过回蚀工艺使与沟道部分叠置的主电极层174暴露。回蚀工艺是通过公知的灰化法(ashing)将光致抗蚀剂50(50a和50b)均匀地去除预定厚度的工艺。预定厚度可以是光致抗蚀剂50的与沟道部分叠置的厚度。
图9示出了在活性蚀刻工艺之后的TFT的剖视图。通过活性蚀刻工艺来去除形成在源电极173和漏电极175的外侧上的主电极层154和线性欧姆接触材料165。可以通过使用包括比为大约1∶4的SF6气体与Cl2气体的混合物的混合气体的干蚀刻方法来执行活性蚀刻工艺。可以通过活性蚀刻工艺略微去除栅极绝缘层140的表面。
图10示出了在第二源极-漏极蚀刻工艺之后的TFT的剖视图。通过第二源极-漏极蚀刻工艺来蚀刻与沟道部分叠置且未被光致抗蚀剂50覆盖的主电极层174。在本发明的一个示例性实施例中，可以通过使用已经参照图3描述的铜(Cu)蚀刻剂的湿蚀刻方法来蚀刻包括铜(Cu)的金属主电极层174。
图11示出了在第三源极-漏极蚀刻工艺之后的TFT的剖视图。通过第三源极-漏极蚀刻工艺来蚀刻与沟道部分叠置的金属扩散防止层177(177a、177b和177c)。可以通过干蚀刻方法来执行第三源极-漏极蚀刻工艺。在本发明的一个示例性实施例中，可以通过使用包括比为大约1∶14的SF6气体与Cl2气体的混合物的混合气体的干蚀刻方法同时蚀刻而将包括钛(Ti)、氮化钛(TiNx)或氧化钛(TiOx)的第一金属扩散防止子层178a、179a、178b、179b、178c和179c图案化。通过使用干蚀刻方法来执行第三源极-漏极蚀刻工艺。通过利用干蚀刻来执行第三源极-漏极蚀刻工艺，可以将TFT的沟道形成为具有均匀的长度。
图12示出了在线性欧姆材料蚀刻工艺之后的TFT的剖视图。通过线性欧姆接触材料蚀刻工艺来去除形成在TFT的沟道部分上的线性欧姆接触材料165，从而形成TFT的沟道部分。即，通过沟道部分将第一金属扩散防止子层178分离为第一源极金属扩散防止子层178s和第一漏极金属扩散防止子层178d；将第二金属扩散防止子层179分离为第二源极金属扩散防止子层179s和第二漏极金属扩散防止子层179d；将主电极层174分离为第一源电极层174s和第一漏电极层174d。可以通过使用包括比为大约1∶1的SF6气体与Cl2气体的混合物的混合气体的干蚀刻方法来执行线性欧姆接触材料蚀刻工艺。可以通过线性欧姆接触材料蚀刻工艺来局部蚀刻半导体层154的与TFT的沟道部分对应的表面。由于半导体层154的表面被局部蚀刻，所以可以改善TFT的导通/截止特性。
图13示出了在去除第一源电极层174s和第一漏电极层174d上的光致抗蚀剂50a之后的TFT的剖视图。在形成源电极173和漏电极175之后，去除光致抗蚀剂50a。
然后，如图1所示，在源电极173和漏电极175上形成保护层180。保护层180可以包括与栅极绝缘层140的上述材料相同的材料。保护层180保护源电极173、漏电极175和半导体层154的沟道，并使源电极173、漏电极175和半导体层154的沟道绝缘。
以这种方式，包括在源电极173和漏电极175中的金属扩散防止层177a、177b和177c减少或有效地防止了第一源电极层174s和第一漏电极层174d中的金属原子运动到半导体层154中。通过本发明的示例性实施例制造的TFT即使在长时间驱动后仍具有优异的导通/截止特性。
在下文中将参照图14至图15来描述根据本发明的TFT面板100的示例性实施例。可以在制造TFT面板的过程中使用上面参照图1至图13描述的TFT及其制造方法。因此，在描述TFT面板的过程中，将省略冗余描述。图14是根据本发明的TFT面板100的示例性实施例的平面图。图15是沿着图14中示出的TFT面板100上的15-15′线截取的剖视图。
包括多条栅极线121、多个栅电极124和多条存储电极线125的栅极层导***于包含玻璃或塑料材料的基底110上。基底110为大约0.2毫米(mm)至大约0.7mm厚。多条栅极线121大体沿水平方向延伸并且传输栅极信号。多条栅极线121中的每条栅极线包括从该栅极线121突出的多个栅电极124。存储电极线125传输共电压Vcom，例如，直流(DC)或者具有两个或多个电平的预定的摆动电压。在本发明的一个示例性实施例中，栅极层导体具有包括第一子栅电极124a和第二子栅电极124b的双层结构。第一子栅电极124a可以为大约
Figure BDA0000138136640000181
至大约
Figure BDA0000138136640000182
厚，并且可以包含钛(Ti)，而第二子栅电极124b可以为大约
Figure BDA0000138136640000183
至大约
Figure BDA0000138136640000184
厚，并且可以包含铜(Cu)。
栅极绝缘层140位于栅极层导体上。栅极绝缘层140包括按上面参照图1所描述地形成的结构。
半导体层154位于栅极绝缘层140上，如上面参照图1所述。
线性欧姆接触材料层165位于半导体层154上，如上面参照图1所述。在本发明的另一示例性实施例中，省略了线性欧姆接触材料165。
包括数据线171、源电极173和漏电极175的数据层导***于线性欧姆接触材料165或半导体层154上。在本发明的一个示例性实施例中，数据层导体具有如图15所示的三层结构。即，数据层导体包括双层金属扩散防止层177和单层主电极层174。数据线171具有第一数据布线层174t和数据金属扩散防止层177t。源电极173具有第一源电极层174s和源极金属扩散防止层177s，漏电极175具有第一漏电极层174d和漏极金属扩散防止层177d。数据线171连接到数据驱动器(未示出)，并且将对应于图像信号的数据电压传输到源电极173。
主电极层174包括第一数据布线层174t、第一源电极层174s和第一漏电极层174d。第一数据布线层174t、第一源电极层174s和第一漏电极层174d可以包含相同的材料和/或可以同时沉积。
金属扩散防止层177包括数据金属扩散防止层177t、源极金属扩散防止层177s和漏极金属扩散防止层177d。如上所述，金属扩散防止层177减少或有效地防止了主电极层174的金属原子扩散到半导体层154中。
数据金属扩散防止层177t包括第一数据金属扩散防止子层178t和位于第一数据金属扩散防止子层178t上的第二数据金属扩散防止子层179t。源极金属扩散防止层177s包括第一源极金属扩散防止子层178s和位于第一源极金属扩散防止子层178s上的第二源极金属扩散防止子层179s。
第一源极金属扩散防止子层178s的第一晶界和第二源极金属扩散防止子层179s的第二晶界是不连续的。漏极金属扩散防止层177d包括第一漏极金属扩散防止子层178d和位于第一漏极金属扩散防止子层178d上的第二漏极金属扩散防止子层179d。第一漏极金属扩散防止子层178d的第一晶界和第二漏极金属扩散防止子层179d的第二晶界是不连续的。
包括在第一金属扩散防止子层178中的第一数据金属扩散防止子层178t、第一源极金属扩散防止子层178s和第一漏极金属扩散防止子层178d可以包含相同的材料，和/或可以由相同的材料同时沉积。包括在第二金属扩散防止子层179中的第二数据金属扩散防止子层179t、第二源极金属扩散防止子层179s和第二漏极金属扩散防止子层179d可以包含相同的材料，和/或可以同时沉积。第一金属扩散防止子层178和第二金属扩散防止子层179均可以为大约
Figure BDA0000138136640000191
至大约
Figure BDA0000138136640000192
厚，更优选地为大约
Figure BDA0000138136640000193
至大约
Figure BDA0000138136640000194
厚。
在本发明的一个示例性实施例中，如上面参照图1和图5A所描述的，主电极层174可以包含铜(Cu)，而第一金属扩散防止子层178和第二金属扩散防止子层179可以包含钛(Ti)。第一金属扩散防止子层178和第二金属扩散防止子层179可以具有独立的包括柱状结构的晶界的多晶结构。包含钛(Ti)的第一金属扩散防止子层178的第一晶界和包含钛(Ti)的第二金属扩散防止子层179的第二晶界不连续地布置，从而减少或有效地防止了主电极层174的铜(Cu)原子扩散到半导体层154中。
在本发明的另一示例性实施例中，如上面参照图1与图5B或图5C所描述的，主电极层174可以包含铜(Cu)，第一金属扩散防止子层178和第二金属扩散防止子层179中的任一个金属扩散防止子层可以包含非晶结构的氮化钛(TiNx)或氧化钛(TiOx)，而另一个金属扩散防止子层可以包括多晶结构的钛(Ti)。第一金属扩散防止子层178和第二金属扩散防止子层179减少或有效地防止主电极层174的铜(Cu)原子的扩散，从而确保TFT面板100的优异的开关能力。
保护层180位于数据层导体上。保护层180可以包含上面参照图1和图3描述的材料。保护层180具有多个暴露漏电极175的一端的接触孔185。
多个像素电极191位于保护层180上。像素电极191通过接触孔185电连接到漏电极175，并且从漏电极175接收数据电压。被施加有数据电压的像素电极191与接收共电压的共电极(未示出)一起产生电场，从而确定这两个电极之间的液晶层(未示出)中的液晶分子的方向。像素电极191和共电极之间的液晶层形成液晶电容器，并且即使在TFT截止后仍保持数据电压。像素电极191可以通过与存储电极线125叠置来形成存储电容器，从而增强液晶电容器的保持电压的能力。像素电极191可以包括透明导体，例如，氧化铟锡(ITO)和氧化铟锌(IZO)。制造出的TFT面板可以具有低电阻布线，并且长时间地保持TFT的突出特性。
下面将在此参照图16来描述根据本发明的布线或电极的结构的示例性实施例。图16示出了根据本发明的布线或电极的剖视图。图16中示出的布线或电极的结构是布线或电极直接位于基底110上的示例。在可选方案中，根据本发明的布线/电极结构可以位于预先在基底110上的电路元件上，或者可以位于该电路元件的一部分上。可以通过上面参照图1至图13描述的TFT制造方法来制造图16示出的布线或电极，所以将省略对制造方法的详细描述。如图16所示，布线绝缘层140-1位于包含玻璃或塑料材料的基底110上。布线绝缘层140-1可以包含氮化硅(SiNx)，并且可以通过CVD形成。布线绝缘基底140-1可以为大约200纳米(nm)至大约500nm厚。
第一布线金属扩散防止子层178l直接位于布线绝缘层140-1上，第二布线金属扩散防止子层179l位于第一布线金属扩散防止子层178l上。第一布线金属扩散防止子层178l和第二布线金属扩散防止子层179l可以通过已经参照图5A至图5C描述的制造金属扩散防止层177的方法来形成，并且可以通过已经参照图6至图13描述的光致抗蚀剂、掩模和蚀刻方法来图案化。
布线层或电极层174-1位于第一布线金属扩散防止子层178l或第二布线金属扩散防止子层179l上。在本发明的一个实施例中，布线层或电极层174-1包含铜(Cu)。布线层或电极层174-1比第一布线金属扩散防止子层178l或第二布线金属扩散防止子层179l窄或小。包含铜(Cu)的布线层或电极层174-1可以通过上面参照图5A至图5C描述的方法来形成，并且可以通过已经参照图6至图13描述的光致抗蚀剂、掩模和蚀刻法来图案化。
第三布线金属扩散防止子层179u覆盖布线层或电极层174-1的上表面和侧表面，第四布线金属扩散防止子层178u覆盖第三布线金属扩散防止子层179u的外表面。布线层或电极层174-1被第一布线金属扩散防止子层178l、第二布线金属扩散防止子层179l、第三布线金属扩散防止子层179u和第四布线金属扩散防止子层178u围绕，使得布线层或电极层174-1的任何部分都不被暴露。在示出实施例的布线/电极结构中，第一布线金属扩散防止子层178l、第二布线金属扩散防止子层179l、第三布线金属扩散防止子层179u和第四布线金属扩散防止子层178u减少或有效地防止布线层或电极层174-1的金属原子的扩散。如果将该布线/电极结构应用于电路，则可以减少或有效地防止布线或电极的金属原子(例如，铜(Cu)原子)扩散到相邻的电路元件中，从而避免了电路元件的特性劣化。该布线/电极结构可以应用于栅电极或者包括在包含非晶硅或多晶硅的TFT中的源电极和漏电极。
在本发明的一个示例性实施例中，布线层或电极层174-1包含铜(Cu)，第一布线金属扩散防止子层178l、第二布线金属扩散防止子层179l、第三布线金属扩散防止子层179u和第四布线金属扩散防止子层178u包含钛(Ti)。第一布线金属扩散防止子层178l和第四布线金属扩散防止子层178u可以包含相同的材料，第二布线金属扩散防止子层179l和第三布线金属扩散防止子层179u可以包含相同的材料。
在本发明的一个示例性实施例中，第一布线金属扩散防止子层178l、第二布线金属扩散防止子层179l、第三布线金属扩散防止子层179u和第四布线金属扩散防止子层178u可以包括晶界为柱状结构的多晶结构。第一布线金属扩散防止子层178l的多晶的第一晶界和第二布线金属扩散防止子层179l的多晶的第二晶界是不连续的。第四布线金属扩散防止子层178u的多晶的第一晶界和第三布线金属扩散防止子层179u的多晶的第二晶界是不连续的。因为不连续的第一晶界和第二晶界，所以布线层或电极层174-1的铜(Cu)原子不会扩散到其它层。
在本发明的另一示例性实施例中，第一布线金属扩散防止子层178l和第二布线金属扩散防止子层179l中的任何一个布线金属扩散防止子层可以包含非晶结构的氮化钛(TiNx)或氧化钛(TiOx)，而另一个布线金属扩散防止子层可以包含多晶结构的钛(Ti)。类似地，第四布线金属扩散防止子层178u和第三布线金属扩散防止子层179u中的任何一个布线金属扩散防止子层可以包含非晶结构的氮化钛(TiNx)或氧化钛(TiOx)，而另一个布线金属扩散防止子层可以包含多晶结构的钛(Ti)。第一布线金属扩散防止子层178l和第四布线金属扩散防止子层178u可以包含相同的材料，第二布线金属扩散防止子层179l和第三布线金属扩散防止子层179u可以包含相同的材料。形成的布线金属扩散防止子层178l、179l、178u和179u防止布线层或电极层174-1的铜(Cu)原子扩散到其它层中，从而确保包括该布线/电极结构的电路元件的高可靠性。
如从前面的描述清楚的是，根据按照本发明的TFT及其制造方法的示例性实施例，电极层的金属原子不会扩散到TFT的半导体层中，从而确保TFT的高可靠性特性。
此外，本发明的TFT面板具有包含低电阻材料的布线，从而减少了可能由布线电阻造成的信号延迟。
虽然已经参照本发明的特定的示例性实施例示出并描述了本发明，但是本领域技术人员应该理解，在不脱离由权利要求及其等同物所限定的本发明的精神和范围的情况下，可以在此做出各种形式和细节上的改变。

Claims (30)

1.一种薄膜晶体管，所述薄膜晶体管包括：
栅电极；
栅极绝缘层，位于栅电极上；
半导体，位于栅极绝缘层上；
漏电极和源电极，位于半导体上并且彼此分隔开，
漏电极和源电极中的每个包括第一金属扩散防止层和位于第一金属扩散防止层上的第二金属扩散防止层，第一金属扩散防止层位于栅极绝缘层上，其中，第一金属扩散防止层防止金属原子的扩散，
其中，第一金属扩散防止层和第二金属扩散防止层中的至少一个包括沿基本垂直于半导体的方向的柱状结构的晶粒，
第一金属扩散防止层的第一晶界和第二金属扩散防止层的第二晶界在沿垂直于半导体的方向上基本是不连续的。
2.如权利要求1所述的薄膜晶体管，其中，第一金属扩散防止层和第二金属扩散防止层包括相同的金属材料。
3.如权利要求2所述的薄膜晶体管，其中，金属材料为钛。
4.如权利要求2所述的薄膜晶体管，其中，源电极和漏电极中的每个还包括包含铜的主电极层，第一金属扩散防止层和第二金属扩散防止层位于半导体和主电极层之间。
5.如权利要求4所述的薄膜晶体管，其中，金属材料为钛。
6.如权利要求5所述的薄膜晶体管，其中，第一金属扩散防止层和第二金属扩散防止层中的每个包括柱状结构的晶粒。
7.如权利要求6所述的薄膜晶体管，其中，第一金属扩散防止层和第二金属扩散防止层中的每个为
Figure FDA0000138136630000011
至
Figure FDA0000138136630000012
厚。
8.如权利要求6所述的薄膜晶体管，其中，第一金属扩散防止层与半导体直接接触。
9.如权利要求8所述的薄膜晶体管，所述薄膜晶体管还包括位于半导体上的线性欧姆接触材料，其中，第一金属扩散防止层与线性欧姆接触材料直接接触。
10.如权利要求1所述的薄膜晶体管，其中，第一金属扩散防止层和第二金属扩散防止层中的任一个金属扩散防止层具有非晶结构。
11.如权利要求10所述的薄膜晶体管，其中，非晶结构包括氮化钛或氧化钛。
12.如权利要求11所述的薄膜晶体管，其中，第一金属扩散防止层和第二金属扩散防止层中的任一个金属扩散防止层包含钛。
13.如权利要求12所述的薄膜晶体管，其中，第一金属扩散防止层包含钛。
14.如权利要求12所述的薄膜晶体管，其中，第二金属扩散防止层包含钛。
15.一种薄膜晶体管面板，所述薄膜晶体管面板包括：
栅电极，连接到位于绝缘基底上的栅极布线；
栅极绝缘层，位于栅电极上；
半导体，位于栅极绝缘层上；
漏电极和源电极，位于半导体上并且彼此分隔开；以及
像素电极，连接到漏电极和源电极，
其中，漏电极和源电极中的每个包括第一金属扩散防止层、第二金属扩散防止层和位于第二金属扩散防止层上的源极-漏极层，
其中，第一金属扩散防止层和第二金属扩散防止层中的至少一个包括沿基本垂直于半导体的方向的柱状结构的晶粒，
第一金属扩散防止层的第一晶界和第二金属扩散防止层的第二晶界在沿垂直于半导体的方向上基本是不连续的。
16.如权利要求15所述的薄膜晶体管，其中，第一金属扩散防止层位于半导体和第二金属扩散防止层之间。
17.如权利要求16所述的薄膜晶体管，其中，第一金属扩散防止层和第二金属扩散防止层包含钛，源极-漏极层包含铜。
18.如权利要求17所述的薄膜晶体管，其中，第一金属扩散防止层和第二金属扩散防止层中的每个包括柱状结构的晶粒。
19.如权利要求17所述的薄膜晶体管，其中，第一金属扩散防止层和第二金属扩散防止层中的任一个金属扩散防止层具有非晶结构。
20.如权利要求19所述的薄膜晶体管，其中，非晶结构包括氮化钛或氧化钛。
21.一种布线，所述布线包括：
第一布线金属扩散防止层，位于基底上；
第二布线金属扩散防止层，位于第一布线金属扩散防止层上；以及
金属布线，位于第二布线金属扩散防止层上，第二布线金属扩散防止层位于第一布线金属扩散防止层和金属布线之间，
其中，第一布线金属扩散防止层和第二布线金属扩散防止层中的至少一个包括沿基本垂直于下面的层的方向的柱状结构的晶粒，
第一布线金属扩散防止层的第一晶界和第二布线金属扩散防止层的第二晶界在与晶粒生长方向平行的方向是基本是不连续的。
22.如权利要求21所述的布线，所述布线还包括：
第三布线金属扩散防止层，位于金属布线上，其中，第三布线金属扩散防止层覆盖金属布线的包括金属布线的侧面在内的暴露表面；
第四布线金属扩散防止层，位于第三布线金属扩散防止层上，其中，第四布线金属扩散防止层基本覆盖第三布线金属扩散防止层的暴露表面。
23.如权利要求22所述的布线，其中，从第三布线金属扩散防止层和第四布线金属扩散防止层中选择的至少一个布线金属扩散防止层包括柱状结构的晶粒，所述晶粒在基本垂直于下面的层的方向上，
第三布线金属扩散防止层的第三晶界和第四布线金属扩散防止层的第四晶界在与晶粒生长方向平行的方向上基本是不连续的。
24.如权利要求23所述的布线，其中，第一布线金属扩散防止层和第四布线金属扩散防止层包含第一材料，第二布线金属扩散防止层和第三布线金属扩散防止层包含第二材料。
25.如权利要求24所述的布线，其中，第一材料和第二材料是钛，金属布线包含铜。
26.如权利要求21所述的布线，其中，第一布线金属扩散防止层和第二布线金属扩散防止层中的任一个布线金属扩散防止层具有非晶结构。
27.如权利要求26所述的布线，其中，非晶结构包括氮化钛或氧化钛。
28.如权利要求26所述的布线，所述布线还包括：
第三布线金属扩散防止层，位于金属布线上，其中，第三布线金属扩散防止层覆盖金属布线的包括金属布线的侧面的暴露表面；
第四布线金属扩散防止层，位于第三布线金属扩散防止层上，其中，第四布线金属扩散防止层基本覆盖第三布线金属扩散防止层的暴露表面，
其中，第三布线金属扩散防止层和第四布线金属扩散防止层中的任一个布线金属扩散防止层具有非晶结构。
29.如权利要求28所述的布线，其中，第一布线金属扩散防止层和第四布线金属扩散防止层包含第一材料，第二布线金属扩散防止层和第三布线金属扩散防止层包含第二材料。
30.一种形成薄膜晶体管面板的方法，所述方法包括以下步骤：
形成连接到在绝缘基底上的栅极布线的栅电极；
在栅电极上形成栅极绝缘层；
在栅极绝缘层上形成半导体；
在半导体上形成彼此分隔开的漏电极和源电极；以及
形成连接到漏电极或源电极的像素电极，
其中，形成在半导体上的漏电极和源电极包括第一金属扩散防止层、第二金属扩散防止层和形成在第二金属扩散防止层上的源极-漏极层，
其中，第一金属扩散防止层和第二金属扩散防止层中的至少一个形成为包括沿基本垂直于下面的层的方向生长的柱状结构的晶粒，第一金属扩散防止层的第一晶界和第二金属扩散防止层的第二晶界在垂直于半导体的方向上基本不连续地形成。
CN201210046417.2A 2011-02-24 2012-02-24 布线、薄膜晶体管、薄膜晶体管面板及其制造方法 Active CN102651402B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110016549A KR101895421B1 (ko) 2011-02-24 2011-02-24 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법들
KR10-2011-0016549 2011-02-24

Publications (2)

Publication Number Publication Date
CN102651402A true CN102651402A (zh) 2012-08-29
CN102651402B CN102651402B (zh) 2016-08-24

Family

ID=46693362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210046417.2A Active CN102651402B (zh) 2011-02-24 2012-02-24 布线、薄膜晶体管、薄膜晶体管面板及其制造方法

Country Status (3)

Country Link
US (1) US9245966B2 (zh)
KR (1) KR101895421B1 (zh)
CN (1) CN102651402B (zh)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489900A (zh) * 2013-09-04 2014-01-01 京东方科技集团股份有限公司 一种阻挡层及其制备方法、薄膜晶体管、阵列基板
CN103728827A (zh) * 2013-12-26 2014-04-16 深圳市华星光电技术有限公司 光掩膜、薄膜晶体管元件及制作薄膜晶体管元件的方法
CN103943682A (zh) * 2013-01-21 2014-07-23 三星显示有限公司 薄膜晶体管及具有薄膜晶体管的显示装置
CN104007497A (zh) * 2013-02-22 2014-08-27 精工爱普生株式会社 波长可变干涉滤波器、滤光器设备、光模块及电子设备
WO2014166160A1 (zh) * 2013-04-10 2014-10-16 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
CN105304497A (zh) * 2015-09-30 2016-02-03 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及相关制作方法
CN106409917A (zh) * 2015-07-09 2017-02-15 株式会社日本显示器 半导体装置以及半导体装置的制造方法
CN106784013A (zh) * 2016-11-29 2017-05-31 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示装置
CN107946235A (zh) * 2017-11-21 2018-04-20 上海华虹宏力半导体制造有限公司 改善超薄铝铜薄膜表面粗糙度的方法
CN107968097A (zh) * 2017-11-24 2018-04-27 深圳市华星光电半导体显示技术有限公司 一种显示设备、显示基板及其制作方法
CN108172611A (zh) * 2017-12-28 2018-06-15 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法、阵列基板、金属膜的制作方法
WO2018149218A1 (zh) * 2017-02-16 2018-08-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备
CN108878445A (zh) * 2018-06-11 2018-11-23 深圳市华星光电技术有限公司 Tft基板及其制作方法
CN110168279A (zh) * 2017-01-20 2019-08-23 优志旺电机株式会社 发光元件、荧光光源装置
CN110993564A (zh) * 2019-12-23 2020-04-10 深圳市华星光电半导体显示技术有限公司 阵列基板的制作方法、阵列基板及显示装置
US20210273073A1 (en) * 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Fin Field-Effect Transistor Device and Method of Forming the Same
CN114122083A (zh) * 2021-11-09 2022-03-01 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN114185209A (zh) * 2022-02-17 2022-03-15 成都中电熊猫显示科技有限公司 阵列基板、显示面板和显示装置
US11362117B2 (en) 2019-12-23 2022-06-14 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of array substrate, array substrate, and display device
US20220223707A1 (en) * 2019-10-02 2022-07-14 Japan Display Inc. Semiconductor device

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8431496B2 (en) * 2010-03-05 2013-04-30 Semiconductor Energy Labortory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101895421B1 (ko) * 2011-02-24 2018-09-07 삼성디스플레이 주식회사 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법들
KR101934978B1 (ko) * 2011-08-04 2019-01-04 삼성디스플레이 주식회사 박막 트랜지스터 및 박막 트랜지스터 표시판
KR102108572B1 (ko) 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US20140061648A1 (en) * 2012-08-31 2014-03-06 David H. Levy Thin film transistor including dielectric stack
CN102881598B (zh) * 2012-09-17 2015-08-12 京东方科技集团股份有限公司 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置
KR102080065B1 (ko) 2013-04-30 2020-04-07 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR102130139B1 (ko) * 2013-07-30 2020-07-03 엘지디스플레이 주식회사 산화물 반도체를 이용한 박막 트랜지스터 기판을 포함하는 유기발광 다이오드 표시장치 및 그 제조 방법
KR20150057148A (ko) * 2013-11-18 2015-05-28 삼성전자주식회사 반도체 장치
US9991392B2 (en) * 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI608128B (zh) * 2014-03-07 2017-12-11 史達克公司 用於電子裝置中金屬化作用之蝕刻化學
KR102197854B1 (ko) * 2014-05-13 2021-01-05 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시기판 및 이의 제조방법
JP6446204B2 (ja) * 2014-08-27 2018-12-26 株式会社ジャパンディスプレイ 表示装置
JP2016134469A (ja) * 2015-01-19 2016-07-25 株式会社ジャパンディスプレイ 薄膜トランジスタの製造方法
CN105789320A (zh) * 2016-03-11 2016-07-20 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制作方法、阵列基板
US20190140081A1 (en) * 2017-11-06 2019-05-09 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Tft substrate and manufacturing method thereof
EP3884521A4 (en) 2018-11-20 2022-08-24 Micron Technology, Inc. INTEGRATED DEVICES WITH SEMICONDUCTOR OXIDE CHANNEL MATERIAL AND METHOD OF MAKING INTEGRATED DEVICES
KR20210010771A (ko) 2019-07-19 2021-01-28 삼성디스플레이 주식회사 표시 장치
US11024736B2 (en) 2019-08-09 2021-06-01 Micron Technology, Inc. Transistor and methods of forming integrated circuitry
US10964811B2 (en) 2019-08-09 2021-03-30 Micron Technology, Inc. Transistor and methods of forming transistors
CA3074198A1 (en) * 2020-02-28 2021-08-28 Fluid Energy Group Ltd. Modified methanesulfonic acid and uses thereof
KR20210129788A (ko) 2020-04-20 2021-10-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11637175B2 (en) * 2020-12-09 2023-04-25 Micron Technology, Inc. Vertical transistors
CA3110364A1 (en) * 2021-02-25 2022-08-25 Sixring Inc. Modified sulfuric acid and uses thereof
CA3110389A1 (en) * 2021-02-25 2022-08-25 Sixring Inc. Modified sulfuric acid and uses thereof
CA3110357A1 (en) * 2021-02-25 2022-08-25 Sixring Inc. Modified sulfuric acid and uses thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040178431A1 (en) * 2002-01-15 2004-09-16 Mr. Bum Ki Moon Barrier Stack with Improved Barrier Properties
CN100383898C (zh) * 2002-06-28 2008-04-23 美格纳半导体有限会社 Mim电容器之形成方法
CN101527307A (zh) * 2008-03-07 2009-09-09 三星电子株式会社 薄膜晶体管面板和所述薄膜晶体管面板的制造方法
US20100224995A1 (en) * 2002-05-08 2010-09-09 Nec Electronics Corporation Semiconductor device having silicon-diffused metal wiring layer and its manufacturing method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
US7485526B2 (en) * 2005-06-17 2009-02-03 Micron Technology, Inc. Floating-gate structure with dielectric component
US7652854B2 (en) * 2005-08-09 2010-01-26 Tdk Corporation Magneto-resistive or tunneling magneto-resistive element having a shielding film of an amorphous layer above a crystalline layer, and method for manufacturing the same
US7737028B2 (en) * 2007-09-28 2010-06-15 Applied Materials, Inc. Selective ruthenium deposition on copper materials
US7863176B2 (en) * 2008-05-13 2011-01-04 Micron Technology, Inc. Low-resistance interconnects and methods of making same
US8237163B2 (en) * 2008-12-18 2012-08-07 Lg Display Co., Ltd. Array substrate for display device and method for fabricating the same
US8206569B2 (en) * 2009-02-04 2012-06-26 Applied Materials, Inc. Porous three dimensional copper, tin, copper-tin, copper-tin-cobalt, and copper-tin-cobalt-titanium electrodes for batteries and ultra capacitors
WO2011046664A2 (en) * 2009-10-15 2011-04-21 Applied Materials, Inc. A barrier layer disposed between a substrate and a transparent conductive oxide layer for thin film silicon solar cells
US9057917B2 (en) * 2010-04-02 2015-06-16 Samsung Display Co., Ltd. Pixel electrode panel, a liquid crystal display panel assembly and methods for manufacturing the same
KR101850926B1 (ko) * 2010-04-09 2018-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101895421B1 (ko) * 2011-02-24 2018-09-07 삼성디스플레이 주식회사 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법들
KR101389911B1 (ko) * 2012-06-29 2014-04-29 삼성디스플레이 주식회사 박막트랜지스터 및 이를 위한 산화아연계 스퍼터링 타겟

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040178431A1 (en) * 2002-01-15 2004-09-16 Mr. Bum Ki Moon Barrier Stack with Improved Barrier Properties
US20100224995A1 (en) * 2002-05-08 2010-09-09 Nec Electronics Corporation Semiconductor device having silicon-diffused metal wiring layer and its manufacturing method
CN100383898C (zh) * 2002-06-28 2008-04-23 美格纳半导体有限会社 Mim电容器之形成方法
CN101527307A (zh) * 2008-03-07 2009-09-09 三星电子株式会社 薄膜晶体管面板和所述薄膜晶体管面板的制造方法

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943682A (zh) * 2013-01-21 2014-07-23 三星显示有限公司 薄膜晶体管及具有薄膜晶体管的显示装置
CN104007497A (zh) * 2013-02-22 2014-08-27 精工爱普生株式会社 波长可变干涉滤波器、滤光器设备、光模块及电子设备
US9263539B2 (en) 2013-04-10 2016-02-16 Boe Technology Group Co., Ltd Thin-film transistor and fabrication method thereof, array substrate and display device
WO2014166160A1 (zh) * 2013-04-10 2014-10-16 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
CN103489900A (zh) * 2013-09-04 2014-01-01 京东方科技集团股份有限公司 一种阻挡层及其制备方法、薄膜晶体管、阵列基板
CN103489900B (zh) * 2013-09-04 2016-05-04 京东方科技集团股份有限公司 一种阻挡层及其制备方法、薄膜晶体管、阵列基板
CN103728827A (zh) * 2013-12-26 2014-04-16 深圳市华星光电技术有限公司 光掩膜、薄膜晶体管元件及制作薄膜晶体管元件的方法
CN103728827B (zh) * 2013-12-26 2016-07-06 深圳市华星光电技术有限公司 光掩膜、薄膜晶体管元件及制作薄膜晶体管元件的方法
CN106409917A (zh) * 2015-07-09 2017-02-15 株式会社日本显示器 半导体装置以及半导体装置的制造方法
CN105304497A (zh) * 2015-09-30 2016-02-03 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及相关制作方法
CN106784013A (zh) * 2016-11-29 2017-05-31 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示装置
CN110168279B (zh) * 2017-01-20 2021-01-08 优志旺电机株式会社 发光元件、荧光光源装置
US10711975B2 (en) 2017-01-20 2020-07-14 Ushio Denki Kabushiki Kaisha Light emitting element, fluorescent light source device
CN110168279A (zh) * 2017-01-20 2019-08-23 优志旺电机株式会社 发光元件、荧光光源装置
WO2018149218A1 (zh) * 2017-02-16 2018-08-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备
US11264507B2 (en) 2017-02-16 2022-03-01 Boe Technology Group Co., Ltd. Thin film transistor and method for manufacturing the same, array substrate and electronic device
CN107946235A (zh) * 2017-11-21 2018-04-20 上海华虹宏力半导体制造有限公司 改善超薄铝铜薄膜表面粗糙度的方法
CN107968097A (zh) * 2017-11-24 2018-04-27 深圳市华星光电半导体显示技术有限公司 一种显示设备、显示基板及其制作方法
CN108172611A (zh) * 2017-12-28 2018-06-15 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法、阵列基板、金属膜的制作方法
CN108878445B (zh) * 2018-06-11 2021-01-26 Tcl华星光电技术有限公司 Tft基板及其制作方法
CN108878445A (zh) * 2018-06-11 2018-11-23 深圳市华星光电技术有限公司 Tft基板及其制作方法
US20220223707A1 (en) * 2019-10-02 2022-07-14 Japan Display Inc. Semiconductor device
US11362117B2 (en) 2019-12-23 2022-06-14 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of array substrate, array substrate, and display device
CN110993564A (zh) * 2019-12-23 2020-04-10 深圳市华星光电半导体显示技术有限公司 阵列基板的制作方法、阵列基板及显示装置
WO2021128454A1 (zh) * 2019-12-23 2021-07-01 深圳市华星光电半导体显示技术有限公司 阵列基板的制作方法、阵列基板及显示装置
US11227940B2 (en) * 2020-02-27 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method of forming the same
US20210273073A1 (en) * 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Fin Field-Effect Transistor Device and Method of Forming the Same
US11855193B2 (en) 2020-02-27 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field-effect transistor device and method of forming the same
CN114122083A (zh) * 2021-11-09 2022-03-01 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN114185209A (zh) * 2022-02-17 2022-03-15 成都中电熊猫显示科技有限公司 阵列基板、显示面板和显示装置
CN114185209B (zh) * 2022-02-17 2022-05-27 成都中电熊猫显示科技有限公司 阵列基板、显示面板和显示装置

Also Published As

Publication number Publication date
CN102651402B (zh) 2016-08-24
US9245966B2 (en) 2016-01-26
KR101895421B1 (ko) 2018-09-07
KR20120097152A (ko) 2012-09-03
US20120217500A1 (en) 2012-08-30

Similar Documents

Publication Publication Date Title
CN102651402A (zh) 布线、薄膜晶体管、薄膜晶体管面板及其制造方法
CN102832253A (zh) 薄膜晶体管
US8865528B2 (en) Thin film transistor substrate and the method thereof
US20130048994A1 (en) Low-resistance conductive line, thin film transistor, thin film transistor panel, and method for manufacturing the same
CN103325841B (zh) 薄膜晶体管及其制作方法和显示器件
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
WO2013013599A1 (zh) 阵列基板及其制作方法、液晶面板、显示装置
KR20120009993A (ko) 표시 기판 및 이의 제조 방법
WO2013127202A1 (zh) 阵列基板的制造方法及阵列基板、显示器
CN112490254B (zh) 一种阵列基板、显示面板及其制备方法
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
KR20150010065A (ko) 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
CN103165528B (zh) 制造阵列基板的方法
CN107369719B (zh) 一种氧化物薄膜晶体管纯铜复合结构源漏电极及其制备方法
CN105552035A (zh) 低温多晶硅tft阵列基板的制作方法及其结构
WO2011105343A1 (ja) 半導体装置およびその製造方法ならびに表示装置
CN109659372B (zh) 一种薄膜晶体管及其制造方法
JPH11264995A (ja) 液晶表示装置の製造方法
CN110190066A (zh) 阵列基板和阵列基板的制备方法
TWI793520B (zh) 半導體元件及其製備方法
KR20110074430A (ko) 식각액 및 전자소자 제조방법
JP2012189726A (ja) Ｔｉ合金バリアメタルを用いた配線膜および電極、並びにＴｉ合金スパッタリングターゲット
JPH01259565A (ja) 薄膜トランジスタおよびその製造方法
KR20210134105A (ko) 반도체 소자의 제조 방법
KR20160106278A (ko) 산화물 박막트랜지스터를 포함하는 표시장치용 어레이기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121219

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121219

Address after: South Korea Gyeonggi Do Yongin

Applicant after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do Korea Suwon

Applicant before: Samsung Electronics Co., Ltd.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant