CN102646147A - Mos器件的建模方法 - Google Patents
Mos器件的建模方法 Download PDFInfo
- Publication number
- CN102646147A CN102646147A CN201210123082XA CN201210123082A CN102646147A CN 102646147 A CN102646147 A CN 102646147A CN 201210123082X A CN201210123082X A CN 201210123082XA CN 201210123082 A CN201210123082 A CN 201210123082A CN 102646147 A CN102646147 A CN 102646147A
- Authority
- CN
- China
- Prior art keywords
- ref
- sti
- stiw
- inv
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000012360 testing method Methods 0.000 claims abstract description 17
- 230000008569 process Effects 0.000 claims abstract description 8
- 238000005516 engineering process Methods 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 3
- 238000004088 simulation Methods 0.000 abstract description 7
- 238000005259 measurement Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- 210000003323 beak Anatomy 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种MOS器件的建模方法,包括:建立定义与STI相关的尺寸的一组参数,其中至少一个参数定义了STI的宽度或者栅宽方向上到STI的距离;建立所述一组参数对阈值电压和迁移率的影响的解析模型,所述解析模型包含待确定的系数;对使用特定工艺制作的不同尺寸的MOS器件进行特性测试,获得测试数据;根据所述测试数据确定所述解析模型的系数。采用本发明提供的模拟器件的方法,所得到的模拟特性数值与器件的实测数值更加接近,准确性更高。
Description
技术领域
本发明涉及半导体器件的特性仿真领域,具体地说涉及一种MOS器件的建模方法。
背景技术
随着集成电路设计的复杂度越来越高,尺寸越来越小,隔离技术在集成电路制造中的作用越来越重要。CMOS工艺下的隔离技术主要包括介质材料隔离和反向PN结隔离等。其中,介质材料隔离在消除寄生晶体管,降低工作电容,以及抑制MOS管的闩锁效应等方面均有出色表现。在3μm~0.35μm的工艺中,局部氧化(Local Oxidation of Silicon,LOCOS)工艺被广泛使用,但是这种工艺有着自身的缺陷:(1)鸟嘴(Bird’s Beak)结构使场二氧化硅侵入有源区;(2)场氧注入在高温过程中发生再分布,引起有源器件的窄宽度效应(Narrow Width Effect);(3)场二氧化硅在窄隔离区变薄;(4)不平坦的表面形状。这些缺陷在进入到0.18μm及以下工艺节点时候显得尤为突出,LOCOS工艺已经不可用。因此,随着器件由深亚微米向纳米发展,浅沟槽隔离(Shallow Trench Isolation,STI)技术已经替代LOCOS技术成为主流的隔离技术。与LOCOS技术相比,STI技术具有完全无鸟嘴,完全平坦化,良好的抗闩锁等优点,而且STI技术可以回避高温工艺,减小了结间距和结电容,保证了有源区的面积,提高了集成度。
随着器件有源区面积的减小,STI应力对器件性能的影响将不可忽略,器件的性能与器件有源区的面积以及器件在有源区的位置强烈相关,它不仅对器件阈值电压产生影响,对器件的载流子迁移率也将产生影响。在加州大学伯克利分校开发的BSIMSOI4直流模型中,考虑了栅在X方向(沟道长度方向)到STI边界的距离(SA和SB)对器件阈值电压以及迁移率的影响。其中,SA是指栅在源的方向距离STI边界的距离;SB是指栅在漏的方向距离STI边界的距离。传统的STI应力提参建模都是通过改变SA和SB的值,来测试其对器件性能的影响,进而提取相关参数。
目前需要一种能够考虑到STI宽度以及器件在Y方向(沟道宽度的方向)的应力对器件性能的影响,并提取相应参数,对包含STI应力影响的MOS器件进行模拟的方法。
发明内容
本发明提供一种MOS器件的建模方法,用于提高建模的准确性,使根据模型所得到的模拟数值与器件的实测值更加接近。
根据本发明的一个方面,提供一种MOS器件的建模方法,包括以下步骤:
a)建立定义与STI相关的尺寸的一组参数,其中至少一个参数定义了STI的宽度或者栅宽方向上到STI的距离;
b)建立所述一组参数对阈值电压和迁移率的影响的解析模型,所述解析模型包含待确定的系数;
c)对使用特定工艺制作的不同尺寸的MOS器件进行特性测试,获得测试数据;
d)根据所述测试数据确定所述解析模型的系数。
本发明提供的MOS器件的建模方法,通过对具有不同尺寸的MOS器件进行特性测试,获得测试数据;并将测试数据以及MOS器件的尺寸数值代入预设特性模型中,求得预设特性模型的系数。其中,MOS器件的尺寸包括源/漏区得长度,STI的尺寸以及栅极与STI的距离等;将系数代入预设特性模型,生成特性模型。本发明生成的特性模型可以用于模拟包含STI应力影响的MOS器件,用本发明提供的特性模型进行器件模拟,所获得的器件输出特性以及转移特性与器件实测值更为接近,更为准确,因此可以使用本发明提供的方法进行各种MOS器件的特性模拟,并对其中的参数进行相应调整,已获得可靠性更高的MOS器件。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
图1为根据本发明的一种MOS器件的建模方法的一种具体实施方式的流程示意图;
图2~图5为根据本发明的方法的一个具体实施方式中的不同尺寸的MOS器件的结构示意图。
附图中相同或相似的附图标记代表相同或相似的部件。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明的实施例作详细描述。
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本发明。此外,本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施例和/或设置之间的关系。此外,本发明提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外,以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。应当注意,在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
本发明通过在阈值电压模型和迁移率模型中包含体现了STI宽度以及器件在Y方向(沟道宽度的方向)的应力对器件性能的影响的项,来模拟MOS器件的特性,从而可以提高器件模拟的精度。
本发明可以适用的MOS器件包括但不限于:SOI工艺下的H型栅器件、条形栅或BTS。
下面以0.13μm SOI工艺下的H型栅器件为例。请参考图1,图1是根据本发明的一个实施方式的提取模型参数的方法的流程图,该方法包括:
步骤S101,建立定义与STI相关的尺寸的一组参数,其中至少一个参数定义了STI的宽度或者栅宽方向上到STI的距离。
以图2所示的H型栅器件为例。SOI衬底100通常至少具有三层结构,分别是:硅层、硅层之上的BOX层,以及覆盖在BOX层之上的SOI层。其中,所述BOX层的材料通常选用SiO2;SOI层的材料是单晶硅、Ge或III-V族化合物(如SiC、砷化镓、砷化铟或磷化铟等)。
源/漏区可以通过向SOI衬底100中注入P型或N型掺杂物或杂质而形成,例如,对于PMOS来说,源/漏区可以是P型掺杂的,对于NMOS来说,源/漏区可以是N型掺杂的。源/漏区可以由包括光刻、离子注入、扩散和/或其他合适工艺的方法形成。
STI 200用于将上述SOI层分割为独立的区域,用于后续加工形成晶体管结构所用。STI 200的材料是绝缘材料,例如可以选用SiO2、Si3N4或其组合,STI200的宽度可以视半导体结构的设计需求决定。
栅极300可以是由功函数金属栅层和金属导体层组成的金属栅极;或者是多晶硅形成的。
如图2所示,建立的定义与STI相关的尺寸的一组参数可以如下:SA,指“H”型栅在源区方向距离STI的距离;SB,指“H”型栅在漏区方向距离STI的距离;STIW_A,指与源区相接触的STI的长度(X方向);STIW_B,指与漏区相接触的STI的长度(X方向);SA_y,指“H”型栅距离上方STI的距离;SB_y,指“H”型栅距离下方STI的距离;STIW_A_y,指栅极300上方的STI的宽度(Y方向);STIW_B_y,指栅极300下方的STI的宽度(Y方向)。
步骤S102,建立所述一组参数对阈值电压和迁移率的影响的解析模型,所述解析模型包含待确定的系数。
根据本发明的一个实施方式,通过下面的公式来对阈值电压VTH和有效迁移率μeff建模。
VTH=VTH0original+ΔVTH1+ΔVTH2+ΔVTH3
μeff=A1*A2*μeff0
其中VTH0original和μeff0作为拟合参数分别为当STI应力的影响基本为零(可忽略时)的阈值电压和迁移率。实践中可以认为是SA,SB,SA_y和SB_y都非常大时的阈值电压和迁移率,可以从这些尺寸都非常大的器件提取。例如,SA=SAref;SB=SBref;SA_y=SA_yref;SB_y=SB_yref时的阈值电压和迁移率,其中SAref;SBref;SA_yref;SB_yref为认为STI应力的影响基本为零(可忽略时)的较大的尺寸。
首先考虑体现了阈值电压以及迁移率与X方向上SA,SB的关系的预设特性模型DVTH1和A1:
其中,
其中,SAref和SBref为认为STI应力的影响基本为零的较大的尺寸;Ldrawn表示绘制的栅长;Inv_saref、Inv_sbref分别表示SA=SAref和SB=SBref时Inv_sa和Inv_sb的值;KVTH0、KU0、Kstress_vth0以及Kstress_u0为拟合参数(即待确定的系数)。
接下来,考虑体现了阈值电压以及迁移率与Y方向上SA_y,SB_y的关系的预设特性模型DVTH2和A2。该预设特性模型与上述阈值电压以及迁移率与X方向上SA,SB的关系的预设特性模型相似,只需要将模型中的SA,SB替换为SA_y,SB_y即可。阈值电压以及迁移率与Y方向上SA_y,SB_y的关系的预设特性模型如下:
其中,
其中,SA_yref和SB_yref为认为STI应力的影响基本为零的较大的尺寸;Ldrawn表示绘制的栅长;Inv_sa_yref、Inv_sb_yref分别表示SA_y=SA_yref和SB_y=SB_yref时Inv_sa_y和Inv_sb_y的值;KVTH1、KU1、Kstress_vth1以及Kstress_u1为拟合参数(即待确定的系数)。
接下来,考虑体现了阈值电压以与STIW_A和STIW_B的关系的预设特性模型DVTH3:
ΔVTH3=a1(STIW_A-STIW_Aref)+a2(STIW_A-STIW_Aref)2+
b1(STIW_B-STIW_Bref)+b2(STIW_B-STIW_Bref)2+
c1(STIW_A_y-STIW_A_yref)+c2(STIW_A_y-STIW_A_yref)2+
d1(STIW_B_y-STIW_B_yref)+d2(STIW_B_y-STIW_B_yref)2
其中a1、a2、b1、b2、c1、c2、d1、d2为拟合参数。STIW_Aref、STIW_Bref、STIW_A_yref、STIW_B_yref等表示使得STI宽度对阈值电压的影响基本为0(注意,只是认为为0,并不是确实为0,只是一个基准而已,它是可以由设计者自由定义的)时的各STI的宽度,也就是说当所有值与基准值相等即STIW_A=STIW_Aref;STIW_B=STIW_Bref;STIW_A_y=STIW_A_yref;STIW_B_y=STIW_B_yref时,DVTH3=0。
步骤S103,对使用特定工艺制作的不同尺寸的MOS器件进行特性测试,获得测试数据。
选取具有不同参数的MOS器件进行特性测试,所述特性为输出特性和/或转移特性。
如图3所示的器件,具有SA、SB、以及SA_y、SB_y四个可变化的尺寸。可以制作如下的具有不同参数的器件。首先,固定栅极与STI在Y方向的距离SA_y和SB_y,使栅极与STI在X方向的距离SA和SB分别在第一阈值范围内变化。所述第一阈值范围为0.34μm~5μm,例如:0.34μm、0.4μm或0.5μm。接下来,固定栅极与STI在X方向的距离SA和SB,使栅极与STI在Y方向的距离SA_y和SB_y分别在第三阈值范围内变化。所述第三阈值范围为0.6μm~5μm,例如:0.6μm、4μm或5μm。
如图4所示的器件,具有SA、SB、SA_y、SB_y以及STIW_A、STIW_B六个可变化的尺寸。可以制作如下的具有不同参数的器件。固定栅极与STI之间的距离SA、SB、SA_y、SB_y,使STI X方向的长度STIW_A、STIW_B分别在第二阈值范围内变化。所述第二阈值范围为0.21μm~5μm,例如:0.21μm、4μm或5μm。
如图5所示的器件,具有SA、SB、SA_y、SB_y以及STIW_A_y、STIW_B_y六个可变化的尺寸。可以制作如下的具有不同参数的器件。固定栅极与STI之间的距离SA、SB、SA_y、SB_y,使STI Y方向的宽度STIW_A_y、STIW_B_y分别在第四阈值范围内变化。所述第四阈值范围为0.21μm~5μm,例如:0.21μm、4μm或5μm。
步骤S104,根据所述测试数据确定所述解析模型的系数。
将对于每个不同尺寸的器件测量得到的开启电压和迁移率数据以及相应的尺寸数据SA、SB,SA_y、SB_y,STIW_A、STIW_B,STIW_A_y、STIW_B_y分别代入预设特性模型,就可以确定各拟合参数的数值,从而可以得到X方向的特定模型以及Y方向的特定模型(包括与宽度相关的模型),进一步可以得到总的开启电压和迁移率模型。
拟合参数的正负决定了是正相关还是负相关。现有技术表明,在X方向上,SA与SB越小,应力的影响越大。应力越大,无论是NMOS器件还是PMOS器件的阈值电压绝对值都会降低。而迁移率的变化则有不同,NMOS器件的迁移率降低,PMOS器件的迁移率升高。最终结果是NMOS器件的饱和电流下降,PMOS器件的饱和电流上升。
从Y方向的特定模型中可以看出,SA_y、SB_y越小,应力越大。应力越大,NMOS器件和PMOS器件的迁移率都降低,饱和电流下降。
采用本发明得到的特性模型对MOS器件的特性进行模拟可以得到不同器件的阈值电压、迁移率等参数的数值。在本发明的器件模拟方法中,考虑了不同期间在Y方向的诸多尺寸,因此根据该模型进行器件的特性模拟,准确率更高,更接近于各种器件的实测值。
虽然关于示例实施例及其优点已经详细说明,应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下,可以对这些实施例进行各种变化、替换和修改。对于其他例子,本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时,工艺步骤的次序可以变化。
此外,本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容,作为本领域的普通技术人员将容易地理解,对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤,其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果,依照本发明可以对它们进行应用。因此,本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
Claims (10)
1.一种MOS器件的建模方法,包括:
a)建立定义与STI相关的尺寸的一组参数,其中至少一个参数定义了STI的宽度或者栅宽方向上到STI的距离;
b)建立所述一组参数对阈值电压和迁移率的影响的解析模型,所述解析模型包含待确定的系数;
c)对使用特定工艺制作的不同尺寸的MOS器件进行特性测试,获得测试数据;
d)根据所述测试数据确定所述解析模型的系数。
2.根据权利要求1所述的方法,其中所述MOS器件包括:SOI工艺下的H型栅器件、条形栅或BTS。
3.根据权利要求2所述的方法,其中对于SOI工艺下的H型栅器件,所述一组参数包括:H型栅在源区方向距离STI的距离SA;H型栅在漏区方向距离STI的距离SB;与源区相接触的STI的长度STIW_A;与漏区相接触的STI的长度STIW_B;H型栅距离上方STI的距离SA_y;H型栅距离下方STI的距离SB_y;H型栅上方的STI的宽度STIW_A_y;H型栅下方的STI的宽度STIW_B_y。
4.根据权利要求3所述的方法,其中通过以下公式对阈值电压VTH和有效迁移率μeff建模:
VTH=VTH0original+ΔVTH1+ΔVTH2+ΔVTH3
μeff=A1*A2*μeff0
其中:
SAref和SBref为认为STI应力的影响基本为零的较大的尺寸;Ldrawn表示绘制的栅长;Inv_saref、Inv_sbref分别表示SA=SAref和SB=SBref时Inv_sa和Inv_sb的值;VTH0original、μeff0、KVTH0、KU0、Kstress_vth0以及Kstress_u0为拟合参数;
其中:
其中,SA_yref和SB_yref为认为STI应力的影响基本为零的较大的尺寸;Inv_sa_yref、Inv_sb_yref分别表示SA_y=SA_yref和SB_y=SB_yref时Inv_sa_y和Inv_sb_y的值;KVTH1、KU1、Kstress_vth1以及Kstress_u1为拟合参数;
ΔVTH3=a1(STIW_A-STIW_Aref)+a2(STIW_A-STIW_Aref)2+
b1(STIW_B-STIW_Bref)+b2(STIW_B-STIW_Bref)2+
c1(STIW_A_y-STIW_A_yref)+c2(STIW_A_y-STIW_A_yref)2+
d1(STIW_B_y-STIW_B_yref)+d2(STIW_B_y-STIW_B_yref)2
其中STIW_Aref、STIW_Bref、STIW_A_yref、STIW_B_yref等表示使得STI宽度对阈值电压的影响基本为0时的各STI的宽度,a1、a2 b1、b2、c1、c2、d1、d2为拟合参数。
5.根据权利要求1所述的方法,其特征在于,所述特性为输出特性和/或转移特性。
6.根据权利要求3所述的方法,其特征在于,所述不同尺寸的MOS器件包括:
在Y方向栅极与STI的距离SA_y固定,栅极与STI在X方向的距离SA在第一阈值范围内变化;
在Y方向固定栅极与STI之间的距离,使STI的长度(X方向)SA在第二阈值范围内变化;
固定栅极与STI在X方向的距离SA,使栅极与STI在Y方向的距离SA_y在第三阈值范围内变化;
固定栅极与STI之间的距离SA,使STI的宽度(Y方向)SA_y在第四阈值范围内变化。
7.根据权利要求6所述的方法,其特征在于,所述第一阈值范围为0.34μm~5μm。
8.根据权利要求6所述的方法,其特征在于,所述第二阈值范围为0.21μm~5μm。
9.根据权利要求6所述的方法,其特征在于,所述第三阈值范围为0.6μm~5μm。
10.根据权利要求6所述的方法,其特征在于,所述第四阈值范围为0.21μm~5μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210123082.XA CN102646147B (zh) | 2012-04-24 | 2012-04-24 | Mos器件的建模方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210123082.XA CN102646147B (zh) | 2012-04-24 | 2012-04-24 | Mos器件的建模方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102646147A true CN102646147A (zh) | 2012-08-22 |
CN102646147B CN102646147B (zh) | 2015-02-18 |
Family
ID=46658966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210123082.XA Active CN102646147B (zh) | 2012-04-24 | 2012-04-24 | Mos器件的建模方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102646147B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102708268A (zh) * | 2012-06-21 | 2012-10-03 | 中国科学院微电子研究所 | Mos器件的建模方法 |
CN102982215A (zh) * | 2013-01-06 | 2013-03-20 | 中国科学院微电子研究所 | Soi h型栅mos器件的建模方法 |
CN103151385A (zh) * | 2013-03-26 | 2013-06-12 | 中国科学院微电子研究所 | Nmos和pmos器件结构及设计方法 |
WO2015109679A1 (zh) * | 2014-01-27 | 2015-07-30 | 中国科学院微电子研究所 | Mos器件的sti应力效应建模方法及装置 |
CN109376483A (zh) * | 2018-11-30 | 2019-02-22 | 上海华力微电子有限公司 | 一种lod应力效应spice建模的方法 |
CN111737937A (zh) * | 2020-07-16 | 2020-10-02 | 杰华特微电子(杭州)有限公司 | 半导体器件建模方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102142057A (zh) * | 2011-05-04 | 2011-08-03 | 华东师范大学 | 应用于mosfet电学仿真的bsim4应力模型 |
-
2012
- 2012-04-24 CN CN201210123082.XA patent/CN102646147B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102142057A (zh) * | 2011-05-04 | 2011-08-03 | 华东师范大学 | 应用于mosfet电学仿真的bsim4应力模型 |
Non-Patent Citations (3)
Title |
---|
H.TSUNO等: "Advanced Analysis and Modeling of MOSET Characteristic Fluctuation Caused by Layout Variation", 《2007SYMPOSIUM ON VLSI TECHNOLOGY DIGEST OF TECHNICAL PAPERS》, 14 June 2007 (2007-06-14) * |
KAHNG.A.B等: "Chip Optimization Through STI-Stress-Aware Placement Perturbations and Fill Insertion", 《IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS》, vol. 27, no. 7, 31 July 2008 (2008-07-31) * |
KAHNG.A.B等: "Exploiting STI Stress for Performance", 《PROCEEDINGS OF COMPUTER-AIDED DESIGN,2007》, 8 November 2007 (2007-11-08) * |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102708268A (zh) * | 2012-06-21 | 2012-10-03 | 中国科学院微电子研究所 | Mos器件的建模方法 |
CN102708268B (zh) * | 2012-06-21 | 2014-11-26 | 中国科学院微电子研究所 | Mos器件的建模方法 |
CN102982215A (zh) * | 2013-01-06 | 2013-03-20 | 中国科学院微电子研究所 | Soi h型栅mos器件的建模方法 |
CN103151385A (zh) * | 2013-03-26 | 2013-06-12 | 中国科学院微电子研究所 | Nmos和pmos器件结构及设计方法 |
WO2015109679A1 (zh) * | 2014-01-27 | 2015-07-30 | 中国科学院微电子研究所 | Mos器件的sti应力效应建模方法及装置 |
US10176287B2 (en) | 2014-01-27 | 2019-01-08 | The Institute of Microelectronics of Chinese Academy of Science | STI stress effect modeling method and device of an MOS device |
CN109376483A (zh) * | 2018-11-30 | 2019-02-22 | 上海华力微电子有限公司 | 一种lod应力效应spice建模的方法 |
CN111737937A (zh) * | 2020-07-16 | 2020-10-02 | 杰华特微电子(杭州)有限公司 | 半导体器件建模方法 |
CN111737937B (zh) * | 2020-07-16 | 2023-06-23 | 杰华特微电子股份有限公司 | 半导体器件建模方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102646147B (zh) | 2015-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102646147B (zh) | Mos器件的建模方法 | |
US8759885B1 (en) | Standard cell for semiconductor device | |
CN107679261B (zh) | 一种mos器件源漏与衬底间寄生电阻的建模方法 | |
CN102176215B (zh) | 一种soi场效应晶体管spice模型系列的建模方法 | |
US10176287B2 (en) | STI stress effect modeling method and device of an MOS device | |
Roy et al. | Mechanism of long-channel drain-induced barrier lowering in halo MOSFETs | |
CN107305593B (zh) | 一种soi mosfet总剂量辐照模型的建模方法 | |
US9691669B1 (en) | Test structures and methods for measuring silicon thickness in fully depleted silicon-on-insulator technologies | |
CN102147828B (zh) | 体引出结构soi场效应晶体管等效电学装置及建模方法 | |
CN102142383B (zh) | 阱区位置检测方法 | |
Bartra et al. | Process and temperature impact on single-event transients in 28nm FDSOI CMOS | |
Mohammed et al. | Layout dependent effects mitigation in current mirrors | |
CN102708268B (zh) | Mos器件的建模方法 | |
CN103956384A (zh) | 一种高压pmos晶体管及其制备方法 | |
Ruangphanit et al. | The effects of temperature and device demension of MOSFETs on the DC characteristics of CMOS inverter | |
Tan et al. | Analysis of deep submicron CMOS transistor Vtlin and Idsat versus channel width | |
US20240232468A1 (en) | Device leakage current model and method for extracting the same | |
Wu et al. | A compact model for valence-band electron tunneling current in partially depleted SOI MOSFETs | |
CN109376483A (zh) | 一种lod应力效应spice建模的方法 | |
Ma et al. | Simulation of 1.0 m CMOS Baseline Process at AEMD of Shanghai Jiao Tong University | |
Pfitzner et al. | Compact model of the vertical slit field-effect transistor (VeSFET) | |
Tamegaya et al. | Accurate spice modeling of 80V power LDMOS with interdigitated source structure | |
CN115544937A (zh) | 一种部分耗尽型soi mosfet体区电阻的计算方法 | |
Chohan | Reliability Investigations of MOSFETs using RF Small Signal Characterization | |
Hoque et al. | Snapback Design Rules for Automotive Vstress Reliability Tests |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20160105 Address after: 300300 Tianjin District of Dongli City Huaming high-tech industrial zone AFP Road No. 6 building E room 1-202 Patentee after: ZHONGKE RUICE (TIANJIN) TECHNOLOGY CO.,LTD. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |