CN103956384A - 一种高压pmos晶体管及其制备方法 - Google Patents
一种高压pmos晶体管及其制备方法 Download PDFInfo
- Publication number
- CN103956384A CN103956384A CN201410179185.7A CN201410179185A CN103956384A CN 103956384 A CN103956384 A CN 103956384A CN 201410179185 A CN201410179185 A CN 201410179185A CN 103956384 A CN103956384 A CN 103956384A
- Authority
- CN
- China
- Prior art keywords
- well area
- dark
- grid
- pmos transistor
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title abstract 2
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 238000002360 preparation method Methods 0.000 claims description 50
- QVGXLLKOCUKJST-NJFSPNSNSA-N oxygen-18 atom Chemical compound [18O] QVGXLLKOCUKJST-NJFSPNSNSA-N 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 238000000407 epitaxy Methods 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 abstract description 2
- 238000001459 lithography Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种高压PMOS晶体管，包括：埋层，其设置在晶圆上；P-衬底，其设置在所述埋层BN上；环状深N阱区域，其配置于所述P-衬底中；P阱区域，其由所述深N阱区域与所述埋层隔离出的空间构成并且被环状深N阱区域所包围；P+源极，其配置于所述环状深N阱区域中；P+漏极，其配置于所述P阱区域中；栅极，其设置在所述P-衬底之上。本发明提供的高压PMOS晶体管，能够省略深N阱区域中的漂移区层，从而节省了光刻步骤，从而降低芯片制备成本。
Description
技术领域
本发明涉及半导体芯片制备技术领域，特别涉及一种高压PMOS晶体管及其制备方法。
背景技术
金属氧化物半导体场效应(MOS)晶体管可分为N沟道与P沟道两大类，P沟道硅MOS场效应晶体管在N型硅衬底上有两个P+区，分别叫做源极和漏极，两极之间不通导，源极上加有足够的正电压(栅极接地)时，栅极下的N型硅表面呈现P型反型层，成为连接源极和漏极的沟道。改变栅压可以改变沟道中的空穴密度，从而改变沟道的电阻，这种MOS场效应晶体管称为P沟道增强型场效应晶体管；如果N型硅衬底表面不加栅压就已存在P型反型层沟道，加上适当的偏压，可使沟道的电阻增大或减小，这样的MOS场效应晶体管称为P沟道耗尽型场效应晶体管。以上类型的晶体管统称为PMOS晶体管。
P沟道MOS晶体管的空穴迁移率低，因而在MOS晶体管的几何尺寸和工作电压绝对值相等的情况下，PMOS晶体管的跨导小于N沟道MOS晶体管。此外，P沟道MOS晶体管阈值电压的绝对值一般偏高，要求有较高的工作电压。PMOS和NMOS在结构上完全相像，所不同的是衬底和源漏的掺杂类型。简单地说，NMOS是在P型硅的衬底上，通过选择掺杂形成N型的掺杂区，作为NMOS的源漏区；PMOS是在N型硅的衬底上，通过选择掺杂形成P型的掺杂区，作为PMOS的源漏区。然而，对现在盛行的CMOS工艺来说，大多数是先在P型衬底上形成N型区域，再在N型区域中构建PMOS。两块源漏掺杂区之间的距离称为沟道长度L，而垂直于沟道长度的有效源漏区尺寸称为沟道宽度W。对于这种简单的结构，器件源漏是完全对称的，只有在应用中根据源漏电流的流向才能最后确认具体的源和漏。
PMOS的工作原理与NMOS相类似。因为PMOS是N型硅衬底，其中的多数载流子是电子，少数载流子是空穴，源漏区的掺杂类型是P型，所以，PMOS的工作条件是在栅上相对于源极施加负电压，亦即在PMOS的栅上施加的是负电荷电子，而在衬底感应的是可运动的正电荷空穴和带固定正电荷的耗尽层，不考虑二氧化硅中存在的电荷的影响，衬底中感应的正电荷数量就等于PMOS栅上的负电荷的数量。当达到强反型时，在相对于源端为负的漏源电压的作用下，源端的正电荷空穴经过导通的P型沟道到达漏端，形成从源到漏的源漏电流。同样地，VGS越负(绝对值越大)，沟道的导通电阻越小，电流的数值越大。与NMOS一样，导通的PMOS的工作区域也分为非饱和区，临界饱和点和饱和区。当然，不论NMOS还是PMOS，当未形成反型沟道时，都处于截止区，其电压条件是：VGS<VTN (NMOS)，VGS>VTP (PMOS)，值得注意的是，PMOS的VGS和VTP都是负值。PMOS集成电路是一种适合在低速、低频领域内应用的器件。
图1示出了根据现有技术的高压PMOS晶体管的结构示意图。如图1所示，一种非对称的高压PMOS晶体管，非对称是指漏极与源极不对称。传统的低压MOS晶体管的漏极结构与源极结构是对称的。对高压器件来说，如果电路设计仅需要漏极耐受高压，则可以构建非对称的高压器件。仅漏极能耐受较高电压，漏极相对栅极能耐高压，且漏极相对源极和衬体端也都能耐受高压，本发明中提到的“衬体”是指MOS晶体管的本体（body）或体积（bulk）。本领域公知中文教科书中，常将“衬体”翻译为“衬底”，而晶圆的基底（英文为substrate）也被翻译为衬底。两者完全是两个事物，容易混淆，特在此对两者区别加以着重说明和强调。如图1所示，MOS管一般为四端器件，所述四端分别是：栅极、源极、漏极、衬体，而衬体(body或bulk)端为MOS晶体管除栅极、源极、漏极之外的部分整体作为一端，“衬体”取其为MOS管主体的意思。本发明中，将英文“substrate”仍称为“衬底”，将MOS管的第四端称为“衬体”。
如图1所示，现有技术中的高压PMOS晶体管结构所存在的缺点是，需要额外的光刻步骤产生漂移区层（PB层，英文“P-Base”），其掺杂浓度比P+区域较浅。PB层有两个作用：一是形成低掺杂浓度的漂移区，以便漏极相对源极和衬体耐受较高电压；二是PB使得靠近漏极P+侧的栅极氧化层变厚，以便承受较高的漏极相对栅极的电压。然而，一般芯片成本正比于光刻步骤。
因此，针对传统的高压PMOS晶体管结构及其制备方法，有必要提出一种全新的高压PMOS晶体管制备工艺，以便节省高压PMOS晶体管制备过程中的光刻步骤，从而降低芯片制备成本。
发明内容
本发明的目的旨在提供一种高压PMOS晶体管，能够节省高压PMOS晶体管制备过程中的光刻步骤，从而降低芯片制备成本。
为了解决上述技术问题，本发明提供一种高压PMOS晶体管，包括：
埋层（BN），其设置在晶圆上；
P-衬底（P-Sub），其设置在所述埋层BN上；
环状深N阱区域，其配置于所述P-衬底中；
P阱区域，其由所述深N阱区域与所述埋层隔离出的空间构成并且被环状深N阱区域所包围；
P+源极，其配置于所述环状深N阱区域中；
P+漏极，其配置于所述P阱（PWell）区域中；
栅极，其设置在所述P-衬底之上。
进一步地，本发明提供的高压PMOS晶体管还可以包括：
所述P+源极与所述P阱区域相距出第一预定距离；
所述P+漏极与配置有配置有所述P+源极的环状深N阱区域相距出第二预定距离；
其中：所述第一预定距离与第二预定距离相同或不同。
进一步地，本发明提供的高压PMOS晶体管还可以包括：
所述深N阱区域从所述P-衬底的上表面延伸至所述埋层中；
所述栅极位于所述P+源极和所述P+漏极之间。
进一步地，当所述栅极是非对称型时，其形状包括：阶梯型。
进一步地，当所述栅极是阶梯型且所述阶梯型是一端高于另一端时，可以进一步包括：
所述栅极较低的一端位于配置有所述P+源极的环状深N阱区域之上；
所述栅极较高的一端位于所述P阱区域之上。
为了解决上述技术问题，本发明还提供一种高压PMOS晶体管的制备方法，包括：
在预先形成埋层（BN）的晶圆上，通过外延工艺形成P-衬底（P-Sub）；
对所述P-衬底进行深N阱注入，形成环状深N阱区域和P阱（PWell）区域；
在所述环状深N阱区域的上方，通过氧化形成薄栅氧层；
在所述P阱（PWell）区域的上方，通过氧化形成厚氧层，其中：所述P阱（PWell）区域上方的厚氧层与所述环状深N阱区域上方的薄栅氧层相连接；
在所述薄栅氧层和所述厚氧层的上方，通过淀积多晶硅形成栅极；
在所述环状深N阱区域中通过分别注入N+掺杂和P+掺杂形成N+有源区和P+源极，在所述P阱（PWell）区域中通过注入P+掺杂形成P+漏极。
进一步地，本发明提供的高压PMOS晶体管的制备方法可以包括：
所述P阱区域，其由所述深N阱区域与所述埋层隔离出的空间构成并且被环状深N阱区域所包围；
所述深N阱区域，其配置有所述P+源极并且从所述P-衬底的上表面延伸至所述埋层，所述栅极位于所述P+源极和所述P+漏极之间。
进一步地，所述薄栅氧层是位于形成有配置有所述P+源极的环状深N阱区域上方，所述厚栅氧层位于所述P阱区域上方。
进一步地，本发明提供的高压PMOS晶体管的制备方法还包括：所述厚氧层的厚度大于配置有所述P+源极的环状深N阱区域所述薄栅氧层的厚度，以在所述P-衬底之上形成阶梯型的氧化层。
进一步地，本发明提供的高压PMOS晶体管的制备方法还包括：所述厚氧层的厚度等于所述薄栅氧层的厚度，以在所述P-衬底之上形成平面型的氧化层。
本发明提供的高压PMOS晶体管结构及其制备方法，能够节省高压PMOS晶体管制备过程中的光刻步骤，从而降低芯片制备成本。
本发明附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
图1示出了根据现有技术的高压PMOS晶体管的结构示意图；
图2示出了根据本发明一实施方式的晶体管制备方法中步骤之一的截面示意图；
图3示出了根据本发明一实施方式的晶体管制备方法中步骤之一的截面示意图；
图4示出了根据本发明一实施方式的晶体管制备方法中步骤之一的截面示意图；
图5示出了根据本发明一实施方式的晶体管制备方法中步骤之一的截面示意图；
图6示出了根据本发明一实施方式的晶体管制备方法中步骤之一的截面示意图；
图7示出了根据本发明一实施方式的晶体管制备方法中步骤之一的截面示意图；
图8示出了根据本发明一实施方式的高压PMOS晶体管的结构示意图；
图9示出了根据本发明一实施方式的高压PMOS晶体管中的P阱区域包围P+漏极的俯视示意图；
图10示出了根据本发明一实施方式的晶体管制备方法的流程示意图。
具体实施方式
下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的任一单元和全部组合。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语（包括技术术语和科学术语）具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样定义，不会用理想化或过于正式的含义来解释。
图2示出了根据本发明一实施方式的晶体管制备方法中步骤之一的截面示意图。如图2所示，在预先形成埋层BN的晶圆上，通过外延工艺形成P-Sub。图2中除BN外的区域都可以被称为P-Sub，也叫衬底，英文为Substrate，P表示其掺杂类型为P型。一般半导体工艺中，所有的器件都是以衬底为依托，起到支撑、固定的作用，相当于为一个大基底，衬托着所有器件。完成后的截面图如图2所示。
图3示出了根据本发明一实施方式的晶体管制备方法中步骤之一的截面示意图。接着，进行深N阱注入，形成DN区域和PWell。DN区域和PWell区域可以共用一个光刻版来形成。通常PWell可以用DN的反版来完成。在一种实施例中，也可以省略对PWell区的离子注入，即省略对PWell的浓度调整，这样PWell具有与P-Sub(衬底)一样的掺杂浓度。完成后的截面图如图3所示。可以理解的是，图3中示出的是晶体管制备过程中的截面图，在制造出的晶体管中，实际为一个深N的环状围墙，中间围成一个PWell区。
图4示出了根据本发明一实施方式的晶体管制备方法中步骤之一的截面示意图。如图4所示，通过氧化形成薄栅氧。一般用干法氧化工艺形成。其结构非常致密，以保证器件大批量生产时的一致性。此栅氧的位置为DN区域上面的一小块方型区域。完成后的截面图如图4所示。
图5示出了根据本发明一实施方式的晶体管制备方法中步骤之一的截面示意图。如图5所示，通过氧化形成厚氧层。其具***置为PWell上的较厚的方型区域。由于都为氧化层，与上一步中形成的薄栅氧连成一体。此厚氧层的作用是增加漏极与栅极之间的耐压。例如，在一个例子中，栅极与源极之间的耐压仅为5V，而漏极与栅极之间的耐压由于此厚氧层的存在而被提高到60V。当然在一种实施例中，也可以通过增加第三步形成栅氧的氧化时间，而形成较厚的栅氧，例如栅氧可以与第四步厚氧层厚度一样，这样可能实现栅极和源极的耐压与漏极和栅极的耐压一样高，例如都为60V。但一般比较常见的为栅极相对源极耐压较小，这样的器件一般具有阈值电压较低的优点。完成后的截面图如图5所示。
图6示出了根据本发明一实施方式的晶体管制备方法中步骤之一的截面示意图。如图6所示，通过淀积多晶硅形成栅极。栅极为斜格填充的区域。一般为淀积工艺形成。形成MOS管的栅极控制端。栅极一般用于通过施加电压来控制MOS管的导通特性。完成后的截面图如图6所示。
图7示出了根据本发明一实施方式的晶体管制备方法中步骤之一的截面示意图。如图7所示，通过先后注入N+和P+掺杂形成N+和P+有源区。完成后的截面图如图7所示。在一个例子中，P-Sub和PWell的掺杂浓度为1017/cm3，即每立方厘米体积内离子个数为1017。例如，DN的掺杂浓度为5×1017/cm3，N+和P+的掺杂浓度为1019/cm3，BN的掺杂浓度为1020/cm3。
图8示出了根据本发明一实施方式的高压PMOS晶体管的结构示意图。如图8所示，对于一些工艺中已经存在埋层的工艺，例如需要隔离器件的工艺一般存在埋层BN，用于与DN层配合，形成独立的PWell区域，可以构建如图8的高压PMOS。图8与图1相比，无需PB光刻步骤形成PB区域，从而可以节省光刻步骤，减小芯片成本。一般芯片成本正比于光刻步骤。本发明的高压PMOS的最大耐受电压主要取取决于DN和PWell的掺杂浓度，两者的掺杂浓度越小，耐压越高。在一种优选实施例中，可以通过增加和调整PWell的掺杂浓度来减小本发明中PMOS的导通电阻。可以理解，PWell的掺杂浓度越大，本发明的PMOS的导通电阻越小。
如图2-8所示流程的原理是，利用两个深N阱(DN)区域（DN为Deep NWell的缩写）与埋层BN隔离出一块PWell区域（一般与DN外的p-sub区域掺杂浓度相同，比P+的掺杂浓度低），以用于做漏极的漂移区。同时PWell包围P+一定的间距，例如可以为0.1微米~10微米之间的任何值，此值一方面与工艺的光刻和控制精度（由工艺设备有关）有关，在漏极侧的此间距范围能形成比栅极氧化层厚的厚氧层，以图2为例，栅极氧化层为栅极与DN重叠区域中栅极与DN之间的氧化层，此处所述厚氧层为栅极与PWell重叠区域中栅极与PWell之间的氧化层，此厚氧有助于提高漏极相对栅极的耐压。其中斜格填充区为栅极，栅极可以由多晶硅材料形成，也可以由金属形成。
图9示出了根据本发明一实施方式的高压PMOS晶体管中的P阱区域包围P+漏极的俯视示意图。如图9所示，PWell包围P+一定的间距L，例如，所述间距L可以为0.1微米~10微米之间的任何值。可以理解的是，P+源极所配置于的环状深N阱区域包围所述P+源极的间距的数值范围也可以是0.1微米~10微米之间的任何值；P+源极所配置于的环状深N阱区域包围所述N+有源区的间距的数值范围也可以是0.1微米~10微米之间的任何值。
因此，可以理解的是，为了解决上述技术问题，本发明提供一种高压PMOS晶体管的制备方法。图10示出了根据本发明一实施方式的晶体管制备方法的流程示意图。如图10所示，本发明提供的高压PMOS晶体管的制备方法可以包括：
步骤S1：在预先形成埋层（BN）的晶圆上，通过外延工艺形成P-衬底（P-Sub）；
步骤S2：对所述P-衬底进行深N阱注入，形成配置有所述P+源极的环状深N阱区域和P阱（PWell）区域；
步骤S3：在所述环状深N阱区域的上方，通过氧化形成薄栅氧层；
步骤S4：在所述P阱（PWell）区域的上方，通过氧化形成厚氧层，其中：所述P阱（PWell）区域上方的厚氧层与所述环状深N阱区域上方的薄栅氧层相连接；
步骤S5：在所述薄栅氧层和所述厚氧层的上方，通过淀积多晶硅形成栅极；
步骤S6：在所述环状深N阱区域中通过分别注入N+掺杂和P+掺杂形成N+有源区和P+源极，在所述P阱（PWell）区域中通过注入P+掺杂形成P+漏极。
如图8所示，所述栅极设置于所述P-衬底之上并且分别电气连接所述P+源极和所述P+漏极。
进一步地，本发明提供的高压PMOS晶体管的制备方法可以包括：
所述P阱区域，其由所述深N阱区域与所述埋层隔离出的空间构成并且被环状深N阱区域所包围；
所述深N阱区域，其配置有所述P+源极并且从所述P-衬底的上表面延伸至所述埋层，所述栅极位于所述P+源极和所述P+漏极之间。
进一步地，所述薄栅氧层是位于形成有配置有所述P+源极的环状深N阱区域上方，所述厚栅氧层位于所述P阱区域上方。
进一步地，本发明提供的高压PMOS晶体管的制备方法还包括：所述厚氧层的厚度大于配置有所述P+源极的环状深N阱区域所述薄栅氧层的厚度，以在所述P-衬底之上形成阶梯型的氧化层。
进一步地，本发明提供的高压PMOS晶体管的制备方法还包括：所述厚氧层的厚度等于所述薄栅氧层的厚度，以在所述P-衬底之上形成平面型的氧化层。
进一步地，本发明提供的高压PMOS晶体管的制备方法还包括：所述P-衬底和所述P阱（PWell）区域的掺杂浓度相同并且均为1017/cm3。
进一步地，本发明提供的高压PMOS晶体管的制备方法还包括：所述N+有源区、所述P+源极和所述P+漏极的掺杂浓度相同并且均为1019/cm3。
进一步地，本发明提供的高压PMOS晶体管的制备方法还包括：环状深N阱区域的掺杂浓度为5×1017/cm3。
进一步地，本发明提供的高压PMOS晶体管的制备方法还包括：所述埋层（BN）的掺杂浓度为1020/cm3。
本发明提供的高压PMOS晶体管结构及其制备方法，能够节省高压PMOS晶体管制备过程中的光刻步骤，从而降低芯片制备成本。
通过以上高压PMOS晶体管的制备过程可以看出，本发明还提供了一种高压PMOS晶体管，包括：埋层（BN），其设置在晶圆上；P-衬底（P-Sub），其设置在所述埋层BN上；环状深N阱区域，其配置于所述P-衬底中；P阱（PWell）区域，其由所述深N阱（DN）区域与所述埋层（BN）隔离出的空间构成并且被环状深N阱区域所包围；P+源极，其配置于所述环状深N阱区域中；P+漏极，其配置于所述P阱（PWell）区域中；栅极，其设置在所述P-衬底之上。可以理解的是，MOS管的控制原理是通过栅极电压控制沟道的形成，栅极与沟道之间是绝缘层栅氧层（例如，为二氧化硅层），而栅氧不导电。
进一步地，所述深N阱区域的环状包括：矩形环、方形环、圆环或椭圆环。
进一步地，本发明提供的高压PMOS晶体管还可以包括：
所述P+源极与所述P阱区域相距出第一预定距离；
所述P+漏极与配置有所述P+源极的环状深N阱区域相距出第二预定距离；
其中：所述第一预定距离与第二预定距离相同或不同。
进一步地，本发明提供的高压PMOS晶体管还包括：
所述深N阱区域从所述P-衬底的上表面延伸至所述埋层；
所述栅极位于所述P+源极和所述P+漏极之间。
进一步地，所述栅极包括：对称型或非对称型。
进一步地，当所述栅极是非对称型时，其形状包括：阶梯型。
进一步地，当所述栅极是阶梯型且所述阶梯型是一端高于另一端时，进一步可以包括：
所述栅极较低的一端位于配置有所述P+源极的环状深N阱区域之上；
所述栅极较高的一端位于所述P阱区域之上。
进一步地，本发明提供的高压PMOS晶体管还可以包括：衬体，其由所述埋层和所述P-衬底构成。
进一步地，所述衬体可以包括：N+有源区，其配置于所述深N阱区域中。
进一步地，所述衬体与所述源极之间的相对位置关系包括：
所述N+有源区与所述源极相互邻接；或
所述N+有源区与所述源极彼此间隔一预定距离。
进一步地，本发明提供的高压PMOS晶体管还可以包括：
所述P阱区域包围所述P+漏极的间距的数值范围为0.1微米~10微米之间；
所述环状深N阱(DN)左侧区域包围所述P+源极的间距的数值范围为0.1微米~10微米之间；和/或
所述环状深N阱(DN)左侧区域包围所述N+有源区的间距的数值范围为0.1微米~10微米之间。
进一步地，本发明提供的高压PMOS晶体管还可以包括：所述深N阱（DN）区域之外的所述P-衬底的掺杂浓度相同。
进一步地，本发明提供的高压PMOS晶体管还可以包括：所述P-衬底的掺杂浓度比所述P+源极或所述P+漏极的掺杂浓度低。
本发明提供的高压PMOS晶体管，能够省略深N阱（DN）区域中的漂移区层（PB层），从而节省了高压PMOS晶体管制备过程中的光刻步骤，从而降低芯片制备成本。
以上所述仅是本发明的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种高压PMOS晶体管，其特征在于，包括：
埋层，其设置在晶圆上；
P-衬底，其设置在所述埋层BN上；
环状深N阱区域，其配置于所述P-衬底中；
P阱区域，其由所述深N阱区域与所述埋层隔离出的空间构成并且被环状深N阱区域所包围；
P+源极，其配置于所述环状深N阱区域中；
P+漏极，其配置于所述P阱区域中；
栅极，其设置在所述P-衬底之上。
2.如权利要求1所述的高压PMOS晶体管，其特征在于，还包括：
所述P+源极与所述P阱区域相距出第一预定距离；
所述P+漏极与配置有所述P+源极的环状深N阱区域相距出第二预定距离；
其中：所述第一预定距离与所述第二预定距离相同或不同。
3. 如权利要求2所述的高压PMOS晶体管，其特征在于，还包括：
所述深N阱区域从所述P-衬底的上表面延伸至所述埋层；
所述栅极位于所述P+源极和所述P+漏极之间。
4. 如权利要求3所述的高压PMOS晶体管，其特征在于，所述栅极是非对称型，其形状包括：阶梯型。
5. 如权利要求4所述的高压PMOS晶体管，其特征在于，所述栅极是阶梯型且所述阶梯型是一端高于另一端时，进一步包括：
所述栅极较低的一端位于配置有所述P+源极的环状深N阱区域之上，
所述栅极较高的一端位于所述P阱区域之上。
6. 一种高压PMOS晶体管的制备方法，其特征在于，包括：
在预先形成埋层的晶圆上，通过外延工艺形成P-衬底；
对所述P-衬底进行深N阱注入，形成环状深N阱区域和P阱区域；
在所述环状深N阱区域的上方，通过氧化形成薄栅氧层；
在所述P阱区域的上方，通过氧化形成厚氧层，其中：所述P阱区域上方的厚氧层与所述环状深N阱区域上方的薄栅氧层相连接；
在所述薄栅氧层和所述厚氧层的上方，通过淀积多晶硅形成栅极；
在所述环状深N阱区域中通过分别注入N+掺杂和P+掺杂形成N+有源区和P+源极，在所述P阱区域中通过注入P+掺杂形成P+漏极。
7. 如权利要求6所述的高压PMOS晶体管的制备方法，其特征在于，包括：
所述P阱区域，其由所述深N阱区域与所述埋层隔离出的空间构成并且被环状深N阱区域所包围；
所述深N阱区域，其配置有所述P+源极并且从所述P-衬底的上表面延伸至所述埋层，所述栅极位于所述P+源极和所述P+漏极之间。
8. 如权利要求7所述的高压PMOS晶体管的制备方法，其特征在于，所述薄栅氧层是位于形成有配置有所述P+源极的环状深N阱区域上方，所述厚栅氧层位于所述P阱区域上方。
9.如权利要求6所述的高压PMOS晶体管的制备方法，其特征在于，还包括：
所述厚氧层的厚度大于配置有所述P+源极的环状深N阱区域所述薄栅氧层的厚度，以在所述P-衬底之上形成阶梯型的氧化层。
10.如权利要求6所述的高压PMOS晶体管的制备方法，其特征在于，还包括：
所述厚氧层的厚度等于所述薄栅氧层的厚度，以在所述P-衬底之上形成平面型的氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410179185.7A CN103956384A (zh) | 2014-04-29 | 2014-04-29 | 一种高压pmos晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410179185.7A CN103956384A (zh) | 2014-04-29 | 2014-04-29 | 一种高压pmos晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103956384A true CN103956384A (zh) | 2014-07-30 |
Family
ID=51333635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410179185.7A Pending CN103956384A (zh) | 2014-04-29 | 2014-04-29 | 一种高压pmos晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103956384A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111384176A (zh) * | 2018-12-26 | 2020-07-07 | 新唐科技股份有限公司 | 半导体元件 |
| CN111613533A (zh) * | 2019-02-26 | 2020-09-01 | 上海先进半导体制造股份有限公司 | 制作非对称低中压器件的方法及非对称低中压器件 |
| CN111682065A (zh) * | 2020-06-19 | 2020-09-18 | 英诺赛科（珠海）科技有限公司 | 具有非对称栅极结构的半导体器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6265752B1 (en) * | 1999-05-25 | 2001-07-24 | Taiwan Semiconductor Manufacturing, Co., Inc. | Method of forming a HVNMOS with an N+ buried layer combined with N well and a structure of the same |
| US6879003B1 (en) * | 2004-06-18 | 2005-04-12 | United Microelectronics Corp. | Electrostatic discharge (ESD) protection MOS device and ESD circuitry thereof |
| CN102315263A (zh) * | 2010-07-05 | 2012-01-11 | 旺宏电子股份有限公司 | 一种半导体及其制造方法 |
-
2014
- 2014-04-29 CN CN201410179185.7A patent/CN103956384A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6265752B1 (en) * | 1999-05-25 | 2001-07-24 | Taiwan Semiconductor Manufacturing, Co., Inc. | Method of forming a HVNMOS with an N+ buried layer combined with N well and a structure of the same |
| US6879003B1 (en) * | 2004-06-18 | 2005-04-12 | United Microelectronics Corp. | Electrostatic discharge (ESD) protection MOS device and ESD circuitry thereof |
| CN102315263A (zh) * | 2010-07-05 | 2012-01-11 | 旺宏电子股份有限公司 | 一种半导体及其制造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111384176A (zh) * | 2018-12-26 | 2020-07-07 | 新唐科技股份有限公司 | 半导体元件 |
| CN111613533A (zh) * | 2019-02-26 | 2020-09-01 | 上海先进半导体制造股份有限公司 | 制作非对称低中压器件的方法及非对称低中压器件 |
| CN111613533B (zh) * | 2019-02-26 | 2024-04-30 | 上海积塔半导体有限公司 | 制作非对称低中压器件的方法及非对称低中压器件 |
| CN111682065A (zh) * | 2020-06-19 | 2020-09-18 | 英诺赛科（珠海）科技有限公司 | 具有非对称栅极结构的半导体器件 |
| CN111682065B (zh) * | 2020-06-19 | 2023-04-18 | 英诺赛科（珠海）科技有限公司 | 具有非对称栅极结构的半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9673323B2 (en) | Embedded JFETs for high voltage applications | |
| CN103208522B (zh) | 具有伪栅极的横向dmos器件 | |
| US9418993B2 (en) | Device and method for a LDMOS design for a FinFET integrated circuit | |
| US8476684B2 (en) | Field effect transistors having improved breakdown voltages and methods of forming the same | |
| CN106663699A (zh) | 用于具有经级联resurf植入部及双缓冲器的ldmos装置的方法及设备 | |
| US9520396B2 (en) | Method for making high voltage integrated circuit devices in a fin-type process and resulting devices | |
| CN101916774B (zh) | 形成场效应晶体管和半导体器件的方法 | |
| CN103178093B (zh) | 高压结型场效应晶体管的结构及制备方法 | |
| CN102683416B (zh) | Soi mos晶体管 | |
| CN107768423A (zh) | 具有隔离区的横向扩散金属氧化物半导体场效应晶体管 | |
| CN103956384A (zh) | 一种高压pmos晶体管及其制备方法 | |
| CN103296063A (zh) | 用于高电压mos晶体管的装置和方法 | |
| JP7074320B2 (ja) | ＳｉＣ接合型電界効果トランジスタ及びＳｉＣ相補型接合型電界効果トランジスタ | |
| CN105390543A (zh) | 高电压金属氧化物半导体晶体管设备 | |
| US10217828B1 (en) | Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same | |
| KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
| US9947783B2 (en) | P-channel DEMOS device | |
| TWI675473B (zh) | 高壓半導體裝置 | |
| CN106876462A (zh) | 高压ldmos晶体管及其制造方法 | |
| KR20110078861A (ko) | 수평형 디모스 트랜지스터 | |
| CN103824856A (zh) | 一种基于背栅晶体管的抗辐照技术及实现方法 | |
| WO2021109160A1 (zh) | 半导体功率器件的制造方法 | |
| CN100477271C (zh) | 具有复合区域的绝缘体上硅场效应晶体管及形成该场效应晶体管的方法 | |
| US9608109B1 (en) | N-channel demos device | |
| CN110491945A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140730 |
|
| RJ01 | Rejection of invention patent application after publication |