JP5067209B2 - ファブリペロー干渉計 - Google Patents

Description

本発明は、ファブリペロー干渉計に関する。

対向配置された２枚のミラーの間での光の多重反射を利用することにより入射光を分光するファブリペロー干渉計の小型化を目的として、従来、ＭＥＭＳ（Micro Electro Mechanical System）技術を利用したファブリペロー干渉計が提案されている（例えば、特許文献１を参照）。

特許文献１に記載のファブリペロー干渉計は、二酸化シリコン層と多結晶シリコン層とが交番的に積層されて形成された下側ミラーと上側ミラーとがエアギャップを介して対向配置された構造を有する。

このような構造のファブリペロー干渉計は、以下に示す工程を経て製造される。
まず、基板上に二酸化シリコン層と多結晶シリコン層とを積層することにより下側ミラーを形成する。その後に、エアギャップを形成するための犠牲層を下側ミラー上に積層する。そして、下側ミラーのうちミラーとして利用する部分の上の犠牲層が残るように犠牲層をパターニングする。さらに、パターニングされた犠牲層上に、二酸化シリコン層と多結晶シリコン層とを積層することにより上側ミラーを形成する。その後に、上側ミラーを貫通して犠牲層に達する貫通孔を形成し、この貫通孔を介してエッチング剤を導入することにより犠牲層を除去する。こうして、下側ミラーと上側ミラーとがエアギャップを介して対向配置される構造が形成される。なお上側ミラーを形成する多結晶シリコン層は、犠牲層をエッチングする際のエッチングストッパーとなる。
特開平６−２４１９９３号公報

ところで、ファブリペロー干渉計の下側ミラーと上側ミラーとの間に静電気力を作用させることで下側ミラーと上側ミラーとの間の距離を変化させることにより、分光する波長を変化させることが可能となる。このためには、下側ミラーに電圧を印加するための電極（以下、下側ミラー用電極という）及び上側ミラーに電圧を印加するための電極（以下、上側ミラー用電極という）を形成する必要がある。

また、下側ミラーと上側ミラーと間の距離、即ちエアギャップの高さ（以下、エアギャップ長という）を大きくするほど、より長い波長の光を分光することができる。このため、分光帯域を広くするためには、エアギャップ長を大きくする必要がある。

したがって、広い分光帯域を有するファブリペロー干渉計を製造するためには、エアギャップ長が大きく、且つ、下側ミラー用電極及び上側ミラー用電極を備える必要がある。
しかし、エアギャップ長を大きくするには、大きいエアギャップ長に等しい厚さの犠牲層をパターニングする必要があるため、このパターニングで大きな段差が生じる。これにより、下側ミラー用電極及び上側ミラー用電極を形成するためのホトリソグラフィによるパターン形成ができなくなるという問題があった。

本発明は、こうした問題に鑑みなされたものであり、エアギャップ長が大きい場合であっても大きな段差を形成することなく電極を形成することができるファブリペロー干渉計を提供することを目的とする。

上記目的を達成するためになされた請求項１に記載のファブリペロー干渉計では、屈折率が高い層である第１高屈折率層を少なくとも１つ用いて形成されたミラーである下側ミラーと、第１高屈折率層と異なり且つ屈折率が高い層である第２高屈折率層を少なくとも１つ用いて形成され、下側ミラーと対向するように下側ミラーの上方に配置されたミラーである上側ミラーとを備え、下側ミラーと上側ミラーとの間に静電気力を作用させることにより、下側ミラーと上側ミラーとの間の距離を変化可能に構成されている。これにより、下側ミラーと上側ミラーとの間の距離に応じて、分光することができる波長を変化させることができる。

そして、下側ミラーと上側ミラーとの間に形成されている空隙を取り囲むように配置されるとともに、第１高屈折率層の上方から第１高屈折率層に達するトレンチ内に埋め込まれた形状の第２高屈折率層を少なくとも１つ有し、第１高屈折率層と絶縁分離された第１埋め込み部を備える。

これにより、下側ミラーと上側ミラーとの間に空隙（以下、ミラー間空隙という）を形成するために、以下の方法を採用することができる。
即ち、下側ミラーが形成された後に、下側ミラー上に犠牲層を堆積する。その後、犠牲層において空隙となる領域を取り囲むように、第１高屈折率層に達するトレンチ（以下、第１トレンチという）を形成する。そして上側ミラーを形成するために、犠牲層上に第２高屈折率層を堆積する。このときに、第２高屈折率層の少なくとも１つが第１トレンチ内に埋め込まれる。さらに、上側ミラーを貫通して犠牲層に達する貫通孔を形成し、この貫通孔を介してエッチング剤を導入することにより犠牲層を除去する。こうして、ミラー間空隙が形成される。

すなわち、ミラー間空隙を設けるために形成された第１トレンチは第２高屈折率層により埋め込まるので、上側ミラーが形成された後には第１トレンチによる段差が生じない。このため、上側ミラーが形成された後に、下側ミラーに電圧を印加するための電極（下側ミラー用電極）及び上側ミラーに電圧を印加するための電極（上側ミラー用電極）を形成するためのホトリソグラフィを良好に行うことができる。

なお、第２高屈折率層として、犠牲層を除去するエッチング剤に対してエッチングレートが小さい材料を採用することにより、第１埋め込み部を、犠牲層を除去するときのエッチングストッパとすることができる。このため、下側ミラーと上側ミラーとの間の犠牲層を全て除去することができるエッチング量を超えても、第１埋め込み部の外周まで犠牲層が除去されることがない。したがって、下側ミラーと上側ミラーとの間の犠牲層を全て除去することができるエッチング量とすることにより、第１埋め込み部が配置されている位置をミラー間空隙の外周とすることができ、ミラー間空隙の大きさを正確に制御することができる。

また、第１埋め込み部の外周側に配置されるとともに、第１高屈折率層の上方から第１高屈折率層に達するトレンチ内に埋め込まれた形状の第２高屈折率層を少なくとも１つ有し、第２高屈折率層における上側ミラーを形成する部分とは絶縁分離されるとともに第１高屈折率層とは導通される第２埋め込み部を備える。

このため、下側ミラー用電極を形成するために、以下の方法を採用することができる。
即ち、下側ミラーが形成された後に、下側ミラー上に犠牲層を堆積する。その後、犠牲層において第１埋め込み部の外周側に、第１高屈折率層に達するトレンチ（以下、第２トレンチという）を形成する。そして上側ミラーを形成するために、犠牲層上に第２高屈折率層を堆積する。このときに、第２高屈折率層の少なくとも１つが第２トレンチ内に埋め込まれる。その後に、第２トレンチ内に埋め込まれている第２高屈折率層（第２埋め込み部）上に下側ミラー用電極を形成する。

すなわち、第２トレンチは第２高屈折率層により埋め込まるので、上側ミラーが形成された後には第２トレンチによる段差が生じない。これにより、上側ミラーが形成された後に、下側ミラーに電圧を印加するための電極（下側ミラー用電極）及び上側ミラーに電圧を印加するための電極（上側ミラー用電極）を形成するためのホトリソグラフィを良好に行うことができる。なお、第２トレンチ内に埋め込まれている第２高屈折率層（第２埋め込み部）は、第１高屈折率層と下側ミラー用電極とを電気的に接続するための配線として機能する。

ここで、第２高屈折率層により構成されている第１埋め込み部は第１高屈折率層に接している。このため、上側ミラーと下側ミラーとを電気的に絶縁するために、第１埋め込み部は、第１高屈折率層と絶縁分離される必要がある。

また、第２高屈折率層により構成されている第２埋め込み部は第１高屈折率層に接している。このため、上側ミラーと下側ミラーとを電気的に絶縁するために、第２埋め込み部は、第２高屈折率層における上側ミラーを形成する部分とは絶縁分離される必要がある。さらに、下側ミラー用電極と下側ミラーとを電気的に接続するために、第２埋め込み部は、第１高屈折率層と導通される必要がある。

そこで請求項１に記載のファブリペロー干渉計において、請求項２に記載のように、第２高屈折率層のうち第１埋め込み部の内周側に配置されて上側ミラーが形成されていない部分（以下、上側ミラー非形成部ともいう）と、第１埋め込み部は、ｎ型の不純物がドーピングされ、第１高屈折率層のうち下側ミラーが形成されていない部分（以下、下側ミラー非形成部ともいう）と、第２埋め込み部は、ｐ型の不純物がドーピングされるようにしてもよい。

このように構成されたファブリペロー干渉計では、第１埋め込み部と第１高屈折率層との界面で、第１埋め込み部側がｎ型で第１高屈折率層側がｐ型であるｐｎ接合が形成される。さらに上側ミラー非形成部と第１埋め込み部とは導通される。このため、下側ミラー用電極に印加する電圧よりも高い電圧を上側ミラー用電極に印加することにより、第１埋め込み部と第１高屈折率層との界面で逆バイアスの空乏層が形成され、第１埋め込み部と第１高屈折率層とが絶縁分離される。

また第１埋め込み部と第２埋め込み部との界面で、第１埋め込み部側がｎ型で第２埋め込み部側がｐ型であるｐｎ接合が形成される。このため、下側ミラー用電極に印加する電圧よりも高い電圧を上側ミラー用電極にかけることにより、逆バイアスの空乏層が形成され、第１埋め込み部と第２埋め込み部とが絶縁分離される。そして、第２高屈折率層における上側ミラーを形成する部分は第１埋め込み部の内周側に配置されているので、これにより、第２高屈折率層における上側ミラーを形成する部分と第２埋め込み部とが絶縁分離される。

さらに、下側ミラー非形成部と第２埋め込み部はｐ型の不純物がドーピングされるため、第２埋め込み部は第１高屈折率層と導通される。
または請求項１に記載のファブリペロー干渉計において、請求項３に記載のように、第１高屈折率層のうち下側ミラーが形成されていない部分と、第２高屈折率層のうち前記第１埋め込み部の内周側に配置されて上側ミラーが形成されていない部分と、第２埋め込み部は、ｐ型の不純物がドーピングされ、第１埋め込み部は、ｎ型の不純物がドーピングされるようにしてもよい。

このように構成されたファブリペロー干渉計では、第１埋め込み部と第１高屈折率層との界面で、第１埋め込み部側がｎ型で第１高屈折率層側がｐ型であるｐｎ接合が形成される。このため、下側ミラー用電極に印加される電圧よりも高い電圧を第１埋め込み部に印加することにより、逆バイアスの空乏層が形成され、第１埋め込み部と第１高屈折率層とが絶縁分離される。

また、第１埋め込み部と第２埋め込み部との界面で、第１埋め込み部側がｎ型で第２埋め込み部側がｐ型であるｐｎ接合が形成される。このため、下側ミラー用電極に印加される電圧よりも高い電圧を第１埋め込み部に印加することにより、逆バイアスの空乏層が形成され、第１埋め込み部と第２埋め込み部とが絶縁分離される。

また、上側ミラー非形成部と第１埋め込み部との界面で、第１埋め込み部側がｎ型で上側ミラー非形成部側がｐ型であるｐｎ接合が形成される。このため、上側ミラー用電極に印加される電圧よりも高い電圧を第１埋め込み部に印加することにより、逆バイアスの空乏層が形成され、第１埋め込み部と上側ミラー非形成部とが絶縁分離される。

以上より、上側ミラー用電極および下側ミラー用電極に印加される電圧よりも高い電圧を第１埋め込み部に印加することによって、第１埋め込み部が第１高屈折率層と絶縁分離されるとともに、第２埋め込み部が、第２高屈折率層における上側ミラーを形成する部分と絶縁分離される。

さらに、下側ミラー非形成部と第２埋め込み部はｐ型の不純物がドーピングされるため、第２埋め込み部は第１高屈折率層と導通される。
また請求項１〜請求項３の何れかに記載のファブリペロー干渉計において、第１埋め込み部は、請求項４に記載のように、第１埋め込み部の全域にわたってｎ型の不純物がドーピングされるようにしてもよいし、請求項５に記載のように、第１埋め込み部における深さ方向の一部に、ｎ型の不純物がドーピングされるようにしてもよい。

請求項５に記載のように深さ方向の一部にｎ型の不純物がドーピングされるようにした場合には、第１埋め込み部の全域にわたってｎ型の不純物をドーピングする場合と比較して、ドーピング量を低減することができる。一方、請求項４に記載のように第１埋め込み部の全域にわたってｎ型の不純物をドーピングした場合には、深さ方向の一部にドーピングした場合と比較して、第１埋め込み部の寄生容量を低減することができる。

また請求項１に記載のファブリペロー干渉計において、請求項６に記載のように、第１高屈折率層のうち下側ミラーが形成されていない部分（下側ミラー非形成部）と、第２高屈折率層のうち第１埋め込み部の内周側に配置されて上側ミラーが形成されていない部分（上側ミラー非形成部）は、ｎ型またはｐ型の同一の型の不純物がドーピングされ、第１埋め込み部がノンドープであるようにしてもよい。

このように構成されたファブリペロー干渉計では、第１埋め込み部がノンドープであるので第１埋め込み部は高抵抗となる。このため、第１埋め込み部と第１高屈折率層とが接していても第１埋め込み部と第１高屈折率層との間で電流が流れにくくなり、第１埋め込み部と第１高屈折率層とが絶縁分離される。

また、第２高屈折率層における上側ミラーを形成する部分と第２埋め込み部との間に第１埋め込み部が配置されており、第１埋め込み部が高抵抗である。このため、第２高屈折率層における上側ミラーを形成する部分と第２埋め込み部との間で電流が流れにくくなり、第２高屈折率層における上側ミラーを形成する部分と第２埋め込み部とが絶縁分離される。

さらに、下側ミラー非形成部と第２埋め込み部はｎ型またはｐ型の同一の型の不純物がドーピングされるため、第２埋め込み部は第１高屈折率層と導通される。
また請求項１に記載のファブリペロー干渉計において、第１埋め込み部と第１高屈折率層とを絶縁分離するために、請求項７に記載のように、第１埋め込み部と第１高屈折率層との間に絶縁物が配置されるようにしてもよい。

また、多結晶シリコンは屈折率が高いので、請求項１〜請求項７の何れかに記載のファブリペロー干渉計において、請求項８に記載のように、第１高屈折率層および第２高屈折率層が多結晶シリコンで構成されているようにするとよい。

（第１実施形態）
以下に本発明の第１実施形態について図面とともに説明する。
図１は本発明が適用された第１実施形態のファブリペロー干渉計１を模式的に示した平面図、図２はファブリペロー干渉計１を模式的に示した断面図である。

ファブリペロー干渉計１は、図１に示すように、下側ミラー１３と上側ミラー１５（図１では不図示。図２を参照）とがエアギャップ１４（図１では不図示。図２を参照）を介して対向配置されて形成されたメンブレン部２と、メンブレン部２を取り囲むように配置されて、エッチングによりエアギャップ１４を形成する際のエッチングストッパとしての機能を果たすエッチングストッパ部３と、上側ミラー１５に電圧を印加するための上側電圧印加部４と、下側ミラー１３に電圧を印加するための下側電圧印加部５とから構成される。なお上側電圧印加部４には、下側電圧印加部５より高い電圧が印加される。

これらのうちメンブレン部２は、図２に示すように、例えばシリコンからなる半導体基板１１上に、例えば二酸化シリコンからなる絶縁膜１２を介して形成された複数の下側ミラー１３と、下側ミラー１３上にエアギャップ１４を介して形成された複数の上側ミラー１５とを備える。なお図２では、図示を簡略化するため、下側ミラー１３及び上側ミラー１５をそれぞれ２個のみ示している。

下側ミラー１３は、絶縁膜１２上に、例えば多結晶シリコンからなる高屈折率膜２１と、例えば空気からなる低屈折率膜２２と、例えば多結晶シリコンからなる高屈折率膜２３が順次積層されて構成されている。なお、低屈折率膜２２の断面は上辺より下辺のほうが長い台形状に形成されている。このため高屈折率膜２３は、低屈折率膜２２の上面と両側面を覆っている。これにより高屈折率膜２３のうち、低屈折率膜２２の上面を覆っている部分２３ａはミラーを構成し（以下、部分２３ａをミラー部２３ａという）低屈折率膜２２の両側面を覆っている部分２３ｂは、ミラー部２３ａの自重によりミラー部２３ａが変形するのを抑制するためにミラー部２３ａを支持する支持部を構成する。

上側ミラー１５は、エアギャップ１４上に、例えば多結晶シリコンからなる高屈折率膜３１と、例えば空気からなる低屈折率膜３２と、例えば多結晶シリコンからなる高屈折率膜３３が順次積層されて構成されている。なお、低屈折率膜３２の断面は上辺より下辺のほうが長い台形状に形成されている。このため高屈折率膜３３は、低屈折率膜３２の上面と両側面を覆っている。これにより高屈折率膜３３のうち、低屈折率膜３２の上面を覆っている部分３３ａはミラーを構成し（以下、部分３３ａをミラー部３３ａという）、低屈折率膜３２の両側面を覆っている部分３３ｂは、ミラー部３３ａの自重によりミラー部３３ａが変形するのを抑制するためにミラー部３３ａを支持する支持部を構成する。

またメンブレン部２の高屈折率膜２１，２３のうち、下側ミラー１３が形成されていない部分２ａ（以下、メンブレン下側ミラー非形成部２ａともいう）はｐ型の不純物がドーピングされている（図２において、右下がりの直線でハッチングされている部分を参照）。またメンブレン部２の高屈折率膜３１，３３のうち、上側ミラー１５が形成されていない部分２ｂ（以下、メンブレン上側ミラー非形成部２ｂともいう）はｎ型の不純物がドーピングされている（図１及び図２において、水平の直線でハッチングされている部分を参照）。

なお、高屈折率膜２１，２３，３１，３３に不純物がドーピングされると光が吸収されるため、下側ミラー１３及び上側ミラー１５が形成されている部分はノンドープである。
次にエッチングストッパ部３は、図２に示すように、半導体基板１１上に、絶縁膜１２と高屈折率膜２１と高屈折率膜２３とが順次積層され、さらに、高屈折率膜３１と高屈折率膜３３とがトレンチに順次埋め込まれた形状で積層されて構成されている。

なおエッチングストッパ部３は、以下に示す工程を経て形成される。まず、下側ミラー１３が形成された後に、例えば二酸化シリコンからなる絶縁膜４１（図３を参照）を高屈折率膜２３上に堆積する。さらに図３に示すように、絶縁膜４１においてエッチングストッパ部３が配置される部分に、高屈折率膜２３に達するトレンチＴ１を形成する。そしてトレンチＴ１内に、高屈折率膜３１と高屈折率膜３３とを順次堆積する。これにより、トレンチＴ１内に高屈折率膜３１と高屈折率膜３３とが埋め込まれ、エッチングストッパ部３が形成される。

さらに、上側ミラー１５が形成された後に、高屈折率膜３１，３３を貫通して絶縁膜４１に達する貫通孔１６（図２を参照）がメンブレン部２に形成され、この貫通孔１６を介して、エッチング剤が導入されることにより、メンブレン部２内の絶縁膜４１が除去される。これによりエアギャップ１４が形成される。ここで、エッチングストッパ部３の高屈折率膜３１は多結晶シリコンからなるため、絶縁膜４１をエッチングする際のエッチングストッパとしての機能を果たす。

またエッチングストッパ部３の高屈折率膜３１，３３は、図２に示すように、ｎ型の不純物がドーピングされている（図１及び図２において、水平の直線でハッチングされている部分を参照）。さらにエッチングストッパ部３の高屈折率膜２１，２３は、ｐ型の不純物がドーピングされている（図２において、右下がりの直線でハッチングされている部分を参照）。

次に上側電圧印加部４は、半導体基板１１上に、絶縁膜１２、高屈折率膜２１、高屈折率膜２３、絶縁膜４１、高屈折率膜３１と高屈折率膜３３とが順次積層され、さらに、高屈折率膜３３上に、例えばＣｒ／Ａｕからなる電極４２（以下、上部電極４２という）が形成されて構成されている。なお上側電圧印加部４の高屈折率膜３１，３３は、図２に示すように、ｎ型の不純物がドーピングされている（図１及び図２において、水平の直線でハッチングされている部分を参照）。

次に下側電圧印加部５は、トレンチが形成されているトレンチ部５ａと、トレンチが形成されていない非トレンチ部５ｂを備えている。トレンチ部５ａは、半導体基板１１上に、絶縁膜１２と高屈折率膜２１と高屈折率膜２３とが順次積層されるとともに、高屈折率膜３１と高屈折率膜３３とがトレンチに順次埋め込まれた形状で積層され、さらに、高屈折率膜３３上に、例えばＣｒ／Ａｕからなる電極４３（以下、下部電極４３という）が形成されて構成されている。非トレンチ部５ｂは、半導体基板１１上に、絶縁膜１２、高屈折率膜２１、高屈折率膜２３、絶縁膜４１、高屈折率膜３１と高屈折率膜３３とが順次積層され、さらに、高屈折率膜３３上に下部電極４３が形成されて構成されている。

下側電圧印加部５は、以下に示す工程を経て形成される。まず、下側ミラー１３が形成された後に、例えば二酸化シリコンからなる絶縁膜４１を高屈折率膜２３上に堆積する。さらに図３に示すように、絶縁膜４１においてトレンチＴ１の外周側に、高屈折率膜２３に達するトレンチＴ２，Ｔ３を形成する。そしてトレンチＴ２，Ｔ３内に、高屈折率膜３１と高屈折率膜３３とを順次堆積する。これにより、トレンチＴ２，Ｔ３内に高屈折率膜３１と高屈折率膜３３とが埋め込まれる。その後、高屈折率膜３３上に下部電極４３を形成する。

なお下側電圧印加部５の高屈折率膜２１，２３，３１，３３は、図２に示すように、ｐ型の不純物がドーピングされている（図１及び図２において、右下がりの直線でハッチングされている部分を参照）。

このように構成されたファブリペロー干渉計１では、上部電極４２と下部電極４３に印加する電圧を変化させることにより、下側ミラー１３と上側ミラー１５との間で作用する静電気力が変わり、下側ミラーと上側ミラーとの間の距離が変化する。これにより、下側ミラー１３と上側ミラー１５との間の距離に応じて、分光することができる波長を変化させることができる。

そしてエッチングストッパ部３は、下側ミラー１３と上側ミラー１５との間に形成されているエアギャップ１４を取り囲むように配置されるとともに、高屈折率膜２３の上方から高屈折率膜２３に達するトレンチＴ１内に埋め込まれた形状の高屈折率膜３１，３３を有している。

このため、エアギャップ１４を形成するために、上述の方法を採用することができる。これにより、エアギャップ１４を設けるために形成されたトレンチＴ１は高屈折率膜３１，３３により埋め込まるので、上側ミラー１５が形成された後にはトレンチＴ１による段差が生じない。このため、上側ミラー１５が形成された後に上部電極４２及び下部電極４３を形成するためのホトリソグラフィを良好に行うことができる。

なお、エッチングストッパ部３の高屈折率膜３１は多結晶シリコンからなるため、絶縁膜４１をエッチングする際のエッチングストッパとしての機能を果たす。このため、下側ミラー１３と上側ミラー１５との間の絶縁膜４１を全て除去することができるエッチング量を超えても、エッチングストッパ部３の外側まで絶縁膜４１が除去されることがない。したがって、下側ミラー１３と上側ミラー１５との間の絶縁膜４１を全て除去することができるエッチング量とすることにより、エッチングストッパ部３が配置されている位置をエアギャップ１４の外周とすることができ、エアギャップ１４の大きさを正確に制御することができる。

また下側電圧印加部５は、エッチングストッパ部３の外周側に配置されるとともに、高屈折率膜２３の上方から高屈折率膜２３に達するトレンチＴ２，Ｔ３内に埋め込まれた形状の高屈折率膜３１，３３を有している。

このため、下部電極４３を形成するために、上述の方法を採用することができる。これにより、トレンチＴ２，Ｔ３は高屈折率膜３１，３３により埋め込まるので、上側ミラー１５が形成された後にはトレンチＴ２，Ｔ３による段差が生じない。このため、上側ミラー１５が形成された後に上部電極４２及び下部電極４３を形成するためのホトリソグラフィを良好に行うことができる。

さらに、エッチングストッパ部３と高屈折率膜２３との界面Ｂ１（図２を参照）で、エッチングストッパ部３側がｎ型で高屈折率膜２３側がｐ型であるｐｎ接合が形成される。さらにメンブレン上側ミラー非形成部２ｂとエッチングストッパ部３とは導通される。そして上側電圧印加部４には、下側電圧印加部５より高い電圧が印加される。このため、界面Ｂ１で逆バイアスの空乏層が形成され、エッチングストッパ部３と高屈折率膜２３とが絶縁分離される。

またエッチングストッパ部３と下側電圧印加部５との界面Ｂ２（図２を参照）で、エッチングストッパ部３側がｎ型で下側電圧印加部５側がｐ型であるｐｎ接合が形成される。そして上側電圧印加部４には、下側電圧印加部５より高い電圧が印加される。このため、界面Ｂ２で逆バイアスの空乏層が形成され、エッチングストッパ部３と下側電圧印加部５とが絶縁分離される。そして、上側ミラー１５はエッチングストッパ部３の内周側に配置されているので、これにより、上側ミラー１５と下側電圧印加部５とが絶縁分離される。

以上より、下側ミラー１３と上側ミラー１５とが電気的に絶縁される。
さらに、メンブレン下側ミラー非形成部２ａとエッチングストッパ部３及び下側電圧印加部５の高屈折率膜２１，２３と下側電圧印加部５の高屈折率膜３１，３３はｐ型の不純物がドーピングされるため、下側電圧印加部５は高屈折率膜２１，２３と導通される。これにより、下部電極４３と下側ミラー１３とが電気的に接続される。

以上説明した実施形態において、高屈折率膜２１，２３は本発明における第１高屈折率層、高屈折率膜３１，３３は本発明における第２高屈折率層、エアギャップ１４は本発明における空隙、エッチングストッパ部３は本発明における第１埋め込み部、下側電圧印加部５は本発明における第２埋め込み部である。

（第２実施形態）
以下に本発明の第２実施形態について図面とともに説明する。尚、第２実施形態では、第１実施形態と異なる部分のみを説明する。

図４は第２実施形態のファブリペロー干渉計１を模式的に示した平面図、図５はファブリペロー干渉計１を模式的に示した断面図である。
第２実施形態のファブリペロー干渉計１は、エッチングストッパ部３に電圧を印加するためのストッパ電圧印加部６が追加された点と、不純物ドーピングが変更された点以外は第１実施形態と同じである。

ストッパ電圧印加部６は、図４に示すように、エッチングストッパ部３の外周側に配置され、エッチングストッパ部３と電気的に接続されている。即ち、ストッパ電圧印加部６の高屈折率膜３１，３３（図４では不図示）は、ｎ型の不純物がドーピングされている（図４において、水平の直線でハッチングされている部分を参照）。なおストッパ電圧印加部６には、電圧を印加するための電極４４が設けられており、この電極４４に、上側電圧印加部４及び下側電圧印加部５より高い電圧が印加される。

また図５に示すように、メンブレン部２の高屈折率膜３１，３３のうち上側ミラー１５が形成されていない部分２ｂはｐ型の不純物がドーピングされ、上側電圧印加部４の高屈折率膜３１，３３はｐ型の不純物がドーピングされている（図４及び図５において、右下がりの直線でハッチングされている部分を参照）。また上側電圧印加部４は、図４に示すように、メンブレン部２と上側電圧印加部４とが電気的に接続されるように、メンブレン部２に連結される連結領域４ａを備える。

このように構成されたファブリペロー干渉計１では、エッチングストッパ部３と高屈折率膜２３との界面Ｂ１（図５を参照）で、エッチングストッパ部３側がｎ型で高屈折率膜２３側がｐ型であるｐｎ接合が形成される。そしてエッチングストッパ部３には、下側電圧印加部５より高い電圧が印加される。このため、界面Ｂ１で逆バイアスの空乏層が形成され、エッチングストッパ部３と高屈折率膜２３とが絶縁分離される。

またエッチングストッパ部３と下側電圧印加部５との界面Ｂ２（図５を参照）で、エッチングストッパ部３側がｎ型で下側電圧印加部５側がｐ型であるｐｎ接合が形成される。そしてエッチングストッパ部３には、下側電圧印加部５より高い電圧が印加される。このため、界面Ｂ２で逆バイアスの空乏層が形成され、エッチングストッパ部３と下側電圧印加部５とが絶縁分離される。

またメンブレン上側ミラー非形成部２ｂとエッチングストッパ部３との界面Ｂ３（図５を参照）で、エッチングストッパ部３側がｎ型でメンブレン上側ミラー非形成部２ｂ側がｐ型であるｐｎ接合が形成される。そしてエッチングストッパ部３には、上側電圧印加部４より高い電圧が印加される。このため、界面Ｂ３で逆バイアスの空乏層が形成され、メンブレン上側ミラー非形成部２ｂとエッチングストッパ部３とが絶縁分離される。

以上より、下側ミラー１３と上側ミラー１５とが電気的に絶縁される。
（第３実施形態）
以下に本発明の第３実施形態について図面とともに説明する。尚、第３実施形態では、第１実施形態と異なる部分のみを説明する。

図６は第３実施形態のファブリペロー干渉計１を模式的に示した平面図、図７はファブリペロー干渉計１を模式的に示した断面図である。
第３実施形態のファブリペロー干渉計１は、上側電圧印加部４の構成が変更された点と、不純物ドーピングが変更された点以外は第１実施形態と同じである。

図６及び図７に示すように、メンブレン上側ミラー非形成部２ｂはｐ型の不純物がドーピングされ、上側電圧印加部４の高屈折率膜３１，３３はｐ型の不純物がドーピングされている（図６及び図７において、右下がりの直線でハッチングされている部分を参照）。また上側電圧印加部４は、図６に示すように、メンブレン部２と上側電圧印加部４とが電気的に接続されるように、メンブレン部２に連結される連結領域４ａを備える。

またエッチングストッパ部３の高屈折率膜３１，３３は、図６及び図７に示すように、ｎ型及びｐ型の不純物がドーピングされていない。即ち、エッチングストッパ部３はノンドープである。

このように構成されたファブリペロー干渉計１では、エッチングストッパ部３がノンドープであるのでエッチングストッパ部３は高抵抗となる。このため、エッチングストッパ部３と高屈折率膜２３とが接していてもエッチングストッパ部３と高屈折率膜２３との間で電流が流れにくくなり、エッチングストッパ部３と高屈折率膜２３とが絶縁分離される。

また、上側ミラー１５と下側電圧印加部５との間にエッチングストッパ部３が配置されており、エッチングストッパ部３が高抵抗である。このため、上側ミラー１５と下側電圧印加部５との間で電流が流れにくくなり、上側ミラー１５と下側電圧印加部５とが絶縁分離される。

以上より、下側ミラー１３と上側ミラー１５とが電気的に絶縁される。
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採ることができる。

例えば上記第３実施形態においては、エッチングストッパ部３をノンドープにすることによりエッチングストッパ部３と高屈折率膜２３とが絶縁分離されるものを示した。しかし図８に示すように、エッチングストッパ部３と高屈折率膜２３との間に絶縁膜５１を配置することにより、エッチングストッパ部３と高屈折率膜２３とが絶縁分離されるようにしてもよい。なお絶縁膜５１は本発明における絶縁物である。

また上記実施形態においては、トレンチＴ１，Ｔ２，Ｔ３内に高屈折率膜３１，３３が埋め込まれているものを示したが、高屈折率膜３１のみが埋め込まれているようにしてもよい。

また上記実施形態においては、低屈折率膜２２、３２は台形でなくてもよい。
また、図ではノンドープで示してあるが、低屈折率膜２２を覆っている高屈折率膜２３ｂと２つの２３ａに挟まれた高屈折率膜２３、および低屈折率膜３２を覆っている高屈折率膜３３ｂと２つの３３ｂに挟まれた高屈折率膜３３に不純物がドーピングされていてもいい。

また上記第１実施形態においては、エッチングストッパ部３の全域にわたってｎ型の不純物がドーピングされているものを示したが、エッチングストッパ部３における深さ方向の一部にｎ型の不純物がドーピングされるようにしてもよい。

また上記第３実施形態においては、不純物がドーピングされる部分は全てｐ型の不純物がドーピングされているものを示したが、ｐ型の不純物ではなくｎ型の不純物がドーピングされているようにしてもよい。

第１実施形態のファブリペロー干渉計１の平面図である。 第１実施形態のファブリペロー干渉計１の断面図である。 ファブリペロー干渉計１の製造工程の一部を示す断面図である。 第２実施形態のファブリペロー干渉計１の平面図である。 第２実施形態のファブリペロー干渉計１の断面図である。 第３実施形態のファブリペロー干渉計１の平面図である。 第３実施形態のファブリペロー干渉計１の断面図である。 別の実施形態のファブリペロー干渉計１の断面図である。

符号の説明

１…ファブリペロー干渉計、２…メンブレン部、２ａ…メンブレン下側ミラー非形成部、２ｂ…メンブレン上側ミラー非形成部、３…エッチングストッパ部、４…上側電圧印加部、５…下側電圧印加部、６…ストッパ電圧印加部、１１…半導体基板、１２…絶縁膜、１３…下側ミラー、１４…エアギャップ、１５…上側ミラー、１６…貫通孔、２１,２３,３１,３３…高屈折率膜、２２,３２…低屈折率膜、４１…絶縁膜、４２…上部電極、４３…下部電極、５１…絶縁膜、Ｔ１,Ｔ２,Ｔ３…トレンチ

Claims (8)

1. 屈折率が高い層である第１高屈折率層を少なくとも１つ用いて形成されたミラーである下側ミラーと、
   前記第１高屈折率層と異なり且つ屈折率が高い層である第２高屈折率層を少なくとも１つ用いて形成され、前記下側ミラーと対向するように該下側ミラーの上方に配置されたミラーである上側ミラーとを備え、
   前記下側ミラーと前記上側ミラーとの間に静電気力を作用させることにより、前記下側ミラーと前記上側ミラーとの間の距離を変化可能に構成されたファブリペロー干渉計であって、
   前記下側ミラーと前記上側ミラーとの間に形成されている空隙を取り囲むように配置されるとともに、前記第１高屈折率層の上方から前記第１高屈折率層に達するトレンチ内に埋め込まれた形状の前記第２高屈折率層を少なくとも１つ有し、前記第１高屈折率層と絶縁分離された第１埋め込み部と、
   前記第１埋め込み部の外周側に配置されるとともに、前記第１高屈折率層の上方から前記第１高屈折率層に達するトレンチ内に埋め込まれた形状の前記第２高屈折率層を少なくとも１つ有し、前記第２高屈折率層における前記上側ミラーを形成する部分とは絶縁分離されるとともに前記第１高屈折率層とは導通される第２埋め込み部と
   を備えることを特徴とするファブリペロー干渉計。
2. 前記第２高屈折率層のうち前記第１埋め込み部の内周側に配置されて前記上側ミラーが形成されていない部分と、前記第１埋め込み部は、ｎ型の不純物がドーピングされ、
   前記第１高屈折率層のうち前記下側ミラーが形成されていない部分と、前記第２埋め込み部は、ｐ型の不純物がドーピングされることにより、
   前記第１埋め込み部が、前記第１高屈折率層と絶縁分離されるとともに、前記第２埋め込み部が、前記第２高屈折率層における前記上側ミラーを形成する部分とは絶縁分離されるとともに前記第１高屈折率層とは導通される
   ことを特徴とする請求項１に記載のファブリペロー干渉計。
3. 前記第１高屈折率層のうち前記下側ミラーが形成されていない部分と、前記第２高屈折率層のうち前記第１埋め込み部の内周側に配置されて前記上側ミラーが形成されていない部分と、前記第２埋め込み部は、ｐ型の不純物がドーピングされ、
   前記第１埋め込み部は、ｎ型の不純物がドーピングされることにより、
   前記第１埋め込み部が、前記第１高屈折率層と絶縁分離されるとともに、前記第２埋め込み部が、前記第２高屈折率層における前記上側ミラーを形成する部分とは絶縁分離されるとともに前記第１高屈折率層とは導通される
   ことを特徴とする請求項１に記載のファブリペロー干渉計。
4. 前記第１埋め込み部は、
   前記第１埋め込み部の全域にわたってｎ型の不純物がドーピングされる
   ことを特徴とする請求項１〜請求項３の何れかに記載のファブリペロー干渉計。
5. 前記第１埋め込み部は、
   前記第１埋め込み部における深さ方向の一部に、ｎ型の不純物がドーピングされる
   ことを特徴とする請求項１〜請求項３の何れかに記載のファブリペロー干渉計。
6. 前記第１高屈折率層のうち前記下側ミラーが形成されていない部分と、前記第２高屈折率層のうち前記第１埋め込み部の内周側に配置されて前記上側ミラーが形成されていない部分は、ｎ型またはｐ型の同一の型の不純物がドーピングされ、
   前記第１埋め込み部がノンドープであることにより、
   前記第１埋め込み部が、前記第１高屈折率層と絶縁分離されるとともに、前記第２埋め込み部が、前記第２高屈折率層における前記上側ミラーを形成する部分とは絶縁分離されるとともに前記第１高屈折率層とは導通される
   ことを特徴とする請求項１に記載のファブリペロー干渉計。
7. 前記第１埋め込み部と前記第１高屈折率層との間に絶縁物が配置されることにより、
   前記第１埋め込み部が、前記第１高屈折率層と絶縁分離される
   ことを特徴とする請求項１に記載のファブリペロー干渉計。
8. 前記第１高屈折率層および前記第２高屈折率層は多結晶シリコンで構成されている
   ことを特徴とする請求項１〜請求項７の何れかに記載のファブリペロー干渉計。