CN102640261A - 外延硅芯片的制造方法 - Google Patents

外延硅芯片的制造方法 Download PDF

Info

Publication number
CN102640261A
CN102640261A CN2010800528987A CN201080052898A CN102640261A CN 102640261 A CN102640261 A CN 102640261A CN 2010800528987 A CN2010800528987 A CN 2010800528987A CN 201080052898 A CN201080052898 A CN 201080052898A CN 102640261 A CN102640261 A CN 102640261A
Authority
CN
China
Prior art keywords
thin film
silicon chip
concentration
impurity
epitaxial silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800528987A
Other languages
English (en)
Other versions
CN102640261B (zh
Inventor
吉田知佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN102640261A publication Critical patent/CN102640261A/zh
Application granted granted Critical
Publication of CN102640261B publication Critical patent/CN102640261B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明是一种外延硅芯片的制造方法，其进行成膜工序及冷却工序；所述成膜工序，是一边供给原料气体，一边于氢气气氛中使单晶硅薄膜在单晶硅基板上气相成长；所述冷却工序，是先算出在单晶硅薄膜中所存在的评价对象不纯物的浓度的规格值或工序平均值与评价对象不纯物的固溶临界浓度一致时的温度，并在算出温度的至少上下50℃的温度范围内，将外延硅芯片的成膜后的冷却速度设为小于20℃/sec，来冷却已通过成膜工序形成单晶硅薄膜后的外延硅芯片。藉此，能提供一种外延硅芯片的制造方法，其能得到一种外延硅芯片，在该外延硅芯片所含有的重金属不纯物，特别是器件有源层也就是单晶硅薄膜的表层区域的不纯物浓度比先前低，且具有优良的器件特性。

Description

外延硅芯片的制造方法
技术领域
本发明涉及一种外延硅芯片的制造方法，具体上，是涉及外延硅芯片的制造方法，该外延硅芯片的单晶硅薄膜的表层部的不纯物浓度比先前低。
背景技术
外延硅芯片，例如能以下述方式来进行制造。
即，将单晶硅基板载置于气相成长装置的反应容器内，在使氢气流动的状态，将反应容器内升温至1100℃～1200℃(升温工序)。
然后，若反应容器内的温度达到1100℃以上，则在基板表面所形成的自然氧化膜(SiO2：Silicon Dioxide)会被除去。
在该状态下，将三氯硅烷(SiHCl3：Trichlorosilane)等的硅原料气体、乙硼烷(B2H6：Diborane)或磷化氢(PH3：Phosphine)等的掺杂剂气体，与氢气一起供给至反应容器内。如此进行而在基板的主表面上使单晶硅薄膜气相成长(成膜工序)。
如此进行而使薄膜气相成长后，停止供给原料气体及掺杂剂气体，并在保持于氢气气氛的状态下，使反应容器内的温度降温(冷却工序)。
但是，在以上述方式来制造外延硅芯片的过程中，若重金属不纯物混入外延层(单晶硅薄膜)内，则使用该基板所制造的器件的特性，会有变异常的情形。
特别是在外延层的表层侧(成为要制作器件的器件有源层)，若有不纯物污染，对器件的不良影响是重大的。
作为先前降低外延硅芯片中的重金属不纯物浓度的方法，例如揭示一种方法，是在制造外延硅芯片的冷却工序中，于400℃以下，将气氛气体从氢气气氛切换成为氮气气氛，来使铜(Cu)析出在芯片表面，随后除去表层的方法；或是揭示一种制造方法，是利用在比400℃更高温度的情况下，将气氛气体从氢气气氛切换成为氮气气氛，使Cu不是析出至表面而是析出至主体(内层(bulk))部，来设法使Cu不会析出至表层部(参照专利文献1)。
[先前技术文献]
(专利文献)
专利文献1：日本特许第3664101号公报
发明内容
在单晶硅薄膜的成膜过程中，因为外延硅芯片的重金属污染会对半导体器件造成各式各样的不良影响，减少此种污染是重要的。
先前，关于铜(Cu)，有提案揭示一种方法，其是在如上述外延硅芯片的成膜过程的冷却工序中，将降温时的氢气取代成氮气时的切换温度，设为高温的工艺步骤(process sequence)，藉此来抑制铜析出至表面而减少表面铜污染。
但是，关于铜以外的不纯物，在工艺步骤中欠缺有效减少不纯物的对策，尚无有效的方法。
本发明是依据前述的问题而完成，其目的在于提供一种外延硅芯片的制造方法，该外延硅芯片的制造方法能得到一种外延硅芯片，在该外延硅芯片中所含有的重金属不纯物，特别是器件有源层也就是单晶硅薄膜的表层区域的不纯物浓度比先前低，且具有优良的器件特性。
为了解决上述课题，本发明提供一种外延硅芯片的制造方法，其特征在于进行成膜工序及冷却工序；所述成膜工序，是一边供给原料气体，一边于氢气气氛中使单晶硅薄膜在单晶硅基板上气相成长；所述冷却工序，是先算出在单晶硅薄膜中所存在的评价对象不纯物的浓度的规格值或工序平均值与评价对象不纯物的固相临界浓度一致时的温度，并在算出温度的至少上下50℃的温度范围内，将外延硅芯片的成膜后的冷却速度设为小于20℃/sec，来冷却已通过该成膜工序形成单晶硅薄膜后的外延硅芯片。
外延硅芯片中的大部分的不纯物，在用以形成单晶硅薄膜的外延反应刚结束后的高温区域，是以固溶的状态存在。而且，在冷却工序中，在达到固溶临界的温度时点，该不纯物会开始析出。因此，算出评价对象不纯物的浓度的规格值或工序平均值(能从过去外延硅芯片制造实际情况来算出)与评价对象不纯物的固相临界浓度一致时的温度。然后，在该算出温度的至少上下50℃的温度范围内，若将冷却速度控制为小于20℃/sec来进行冷却，则评价对象的不纯物会析出至内层(bulk)中，其结果，能使不纯物不会析出至器件有源层也就是单晶硅薄膜的表层区域。藉此，能得到一种外延硅芯片，其具有已减少表层部的不纯物浓度而成的单晶硅薄膜，而能制造出一种器件特性良好的外延硅芯片。
此处，优选是将前述冷却速度设为5℃/sec以上。
若至少在事先所求得的温度范围内，降低成膜后的外延硅芯片的冷却速度，则能减少单晶硅薄膜的表层部中的评价对象不纯物浓度，然而越降低冷却速度则冷却所需的时间越长，致使生产性低落。但是，若冷却速度为5℃/sec以上，则能在几乎不会降低生产性的情况下，制造出器件有源层的不纯物浓度低的外延硅芯片。
又，优选是将前述评价对象不纯物设为镍。
通常的外延硅芯片的单晶硅薄膜中的镍含量，设想为1×109atoms/cm3左右至1×1011atoms/cm3左右。
因此，参照图2时，成为该浓度范围的镍(Ni)的固溶临界的温度带为300℃～400℃。因此，将评价对象不纯物设为镍时，在冷却工序中，通过将至少从400℃至300℃范围内的冷却速度控制为小于20℃/sec，能减少镍析出至器件有源层也就是单晶硅薄膜的表层部，能效率良好地制造出器件特性优良的外延硅芯片。
如以上说明，在单晶硅薄膜的成膜反应后的冷却工序中，在评价对象不纯物的规格值或工序平均值与该不纯物元素的固溶临界浓度一致时的温度，也就是在污染元素开始过饱和的温度带附近(±50℃左右)，以小于20℃/sec的冷却速度，将外延硅芯片缓慢冷却。
藉此，能抑制外延硅芯片中的不纯物(污染元素)往单晶硅薄膜的表层部凝集，并能促进析出在内层。其结果，能得到一种外延硅芯片，其器件有源区域也就是单晶硅薄膜表层部的不纯物浓度低。
附图说明
图1是表示本发明的外延硅芯片的制造方法的概略的一个例子的流程图。
图2是表示硅中的镍的固溶度的温度相依性的图。
图3是表示在单晶硅薄膜的成膜反应后的冷却工序中，于350℃附近的冷却速度与聚集在单晶硅薄膜表层部的镍的浓度的关系的图。
具体实施方式
以下，更具体地说明本发明。
先前，有效地减少单晶硅薄膜表层部所含有的重金属不纯物的量的制造方法，几乎完全未被知道，而该单晶硅薄膜表层部是成为外延硅芯片的器件有源区域。
因此，使用以先前的制造方法所制造的外延硅芯片来制造半导体器件时，即便是使用不纯物浓度评价良好的芯片，也有所制造出来的器件发生器件特性低落的情形这样的问题点。
因而，为了解决此种问题点，本发明人重复专心研讨及实验。
其结果，作为会对外延硅芯片的表层的不纯物浓度造成影响的条件，注意外延层(单晶硅薄膜)成长后的冷却条件。特别是注意在所含有的重金属不纯物成为过饱和的温度带中的冷却速度，而构想出改变此冷却速度。
而且，进一步专心研讨、重复实验的结果，得到了以下的知识，而完成本发明，即：通过先算出在单晶硅薄膜中所存在的评价对象不纯物的浓度的规格值或工序平均值与固溶临界浓度一致时的温度，并在该算出温度的至少上下50℃的温度范围内，将成膜后的外延硅芯片的冷却速度设为小于20℃/sec，能使评价对象不纯物析出至外延硅芯片的主体(内层)中，藉此，能得到一种外延硅芯片，其单晶硅薄膜表层部的不纯物浓度低。
以下，参照图面来详细地说明本发明，但是本发明不被限定于这些实施形态。图1是表示本发明的外延硅芯片的制造方法的概略的一个例子的流程图。
首先，如图1所示，使用搬运装置，将单晶硅基板载置于气相成长装置的反应容器内所具备的基座(图1(a)的装入工序)。
随后，在使氢气于反应容器内流动的状态，将反应容器内的温度升温至用以气相成长单晶硅薄膜的成膜温度(图1(b)的升温工序)。此成膜温度是设定为能利用氢来除去基板表面的自然氧化膜的1000℃以上的温度。
随后，在将反应容器内保持于成膜温度的状态下，将氢气及原料气体和掺杂剂气体，以各自规定的流量供给，并在氢气气氛下，使单晶硅薄膜在单晶硅基板上成长至规定膜厚度(图1(c)的成膜工序)。
然后，停止供给原料气体和掺杂剂气体，并一边流动载气也就是氢气，一边使反应容器内的温度下降，来冷却外延硅芯片(图1(d)的冷却工序)。
在该冷却工序中，先算出在单晶硅薄膜中所存在的评价对象不纯物的浓度的规格值或工序平均值与评价对象不纯物的固溶临界浓度一致时的温度，并在算出温度的至少上下50℃的温度范围内，将外延硅芯片的成膜后的冷却速度设为小于20℃/sec，以此方式来进行冷却。
又，在800℃至400℃左右的期间，能从氢气气氛切换成为氮气气氛。
硅芯片中的大部分的不纯物，在用以形成单晶硅薄膜的外延反应刚结束后的高温区域，是以固溶的状态存在，而在冷却工序中，从达到固溶临界温度的时点，会开始析出。
因而，先算出评价对象不纯物的浓度的规格值或工序平均值与评价对象不纯物的固相临界浓度一致时的温度，并在此算出温度的至少上下50℃的温度范围内，若将在单晶硅薄膜的成膜工序后的冷却工序中的冷却速度控制为小于20℃/sec，则能使外延硅芯片中的评价对象不纯物，不会析出至器件有源层也就是单晶硅薄膜的表层区域，而会析出至内层部。
因此，相较于先前，单晶硅薄膜的表层部的不纯物浓度较低，能作成一种器件特性良好的外延硅芯片。
冷却速度，在小于20℃/sec的范围内，以越低越佳。
此处，能将评价对象不纯物设为镍(Ni)。
通常的外延硅芯片的单晶硅薄膜中的镍含量，设想为1×109atoms/cm3～1×1011atoms/cm3的水平。
而且，如图2所示，设想将镍的污染量设为上述范围内的5×1010atoms/cm3左右时，其含量与固溶度一致的温度为350℃左右。
因此，评价对象不纯物是镍时，冷却中的外延硅芯片的温度，通过至少从400℃至300℃为止的温度带时，将冷却速度控制为小于20℃/sec。
另外，图2是表示硅中的镍的固溶度的温度相依性的图。
又，如图3所示，认为：冷却速度越快，在单晶硅薄膜的表层部附近，镍越聚集，冷却速度越慢时(缓慢冷却)，则表层附近的镍浓度越低，而能析出至内层。即，在单晶硅薄膜中所存在的评价对象不纯物的浓度的规格值或工序平均值与固相临界浓度一致时的温度带，进行缓慢冷却，藉此，能得到一种外延硅芯片，在该单晶硅薄膜的表层部具有镍浓度低的区域。
另外，图3是表示在单晶硅薄膜的成膜反应后的冷却工序中，于350℃附近的冷却速度与聚集在单晶硅薄膜表层部的镍的浓度的关系的图。
选择会对器件特性造成不良影响的镍来作为评价对象不纯物，并在外延硅芯片的温度为至少从400℃至300℃的温度区域内，将冷却速度控制为小于20℃/sec，藉此，能使镍不会析出至单晶硅薄膜的表层区域而析出至内层部，而能作成一种表层部的镍浓度低的外延硅芯片。藉此，能制造出一种高质量的外延硅芯片，可将会对器件特性造成不良影响的镍的浓度抑制为较低。
又，能将冷却速度设为5℃/sec以上。
如前述，在单晶硅薄膜中所存在的评价对象不纯物的浓度的规格值或工序平均值与固溶临界浓度一致时的温度的至少上下50℃范围内，降低成膜后的外延硅芯片的冷却速度，藉此，能减少单晶硅薄膜的表层部的评价对象不纯物浓度，然而，若冷却速度过慢(缓慢冷却)，则生产性低落。
但是，通过将冷却速度设为5℃/sec以上，则能在生产性几乎不会降低的情况下，制造出一种器件有源层的不纯物浓度低的外延硅芯片。
而且，在维持氮气气氛的状态下，达到取出温度时，将外延硅芯片从气相成长装置取出(图1(e)的取出工序)。
随后，通过进行任意的洗净、捆包、出货工序等，能制造出一种高质量的外延硅芯片，其评价对象不纯物的浓度为规格值或工序平均值以下，且器件特性良好。
以如此方式而制造出来的外延硅芯片，其单晶硅薄膜的表层区域的不纯物含量少，且半导体器件特性优良。
[实施例]
以下，表示实施例及比较例来更具体地说明本发明，但是本发明并未被限定于这些例子。
(实施例1～3、比较例1、2)
准备5片预先确定镍浓度为1×1010atoms/cm3以下(检测下限)的面方位(100)、P+型(0.015Ωcm)的单晶硅基板，并在其主表面上，于成膜温度1130℃，使P-型(10Ωcm)的单晶硅薄膜，气相成长5μm。
另外，作为镍浓度的确认方法，是选取1片与所准备的5片单晶硅基板相同批次的单晶硅基板，并使用全溶解化学分析法来确认。
然后，因为算出所准备的5片单晶硅基板的镍浓度与固溶临界浓度一致时的温度的结果，为大约350℃，所以在对成膜后的外延硅芯片进行冷却时，将从400℃至300℃之间的冷却速度，变化为0.5℃/sec(实施例1)、5℃/sec(实施例2)、18℃/sec(实施例3)、20℃/sec(比较例1)、25℃/sec(比较例2)，来制造外延硅芯片。
将5片这些外延硅芯片，通过阶段性蚀刻法(step etching，参照日本特开2005-265718号公报、日本特许3755586号公报等)，抽出单晶硅薄膜的表层1.5μm，并使用ICP-MS装置(感应耦合等离子体质谱仪)来测定包含镍的重金属浓度。其结果，如表1所示。
[表1]
Figure BDA00001672412500071
此结果，是如表1所示，比较例1、2的冷却条件的情况，单晶硅薄膜的表层中的镍浓度，被检测到8×1010atoms/cm3、2×1011atoms/cm3。也就是意味着在表层中的镍浓度是此种程度。
另一方面，在实施例2及3的冷却条件的情况，单晶硅薄膜的表层中的镍浓度，各自为ICP-MS装置的检测下限(1.0×1010atoms/cm3)以下，相较于比较例1、2，是低浓度，即得知以下的结果：相较于利用比较例1、2的条件来冷却后的芯片，单晶硅薄膜的表层部的镍不纯物量较少。
又，虽然利用实施例1的冷却条件来冷却后的外延硅芯片，其镍浓度为ICP-MS装置的检测下限(1.0×1010atoms/cm3)以下的浓度，但是因为该实施例1的冷却速度慢，工序时间会依该变慢的程度而增长。因此，若考虑生产性的问题，得知优选是将冷却速度设为5℃/sec以上。
另外，本发明不被限定于上述实施形态。上述实施形态是例示性，凡是具有与本发明的权利要求所述的技术思想实质上相同构成，且达成相同作用效果的例子，无论何种例子，都被包含在本发明的技术范围内。
例如，在本发明中，使薄膜气相成长的气相成长装置，并未受到限定，能应用纵型(扁平型)、桶型(圆筒型)、单片型等各种气相成长装置。

Claims (3)

1.一种外延硅芯片的制造方法，是制造外延硅芯片的方法，其特征在于进行成膜工序及冷却工序；
所述成膜工序，是一边供给原料气体，一边于氢气气氛中使单晶硅薄膜在单晶硅基板上气相成长；
所述冷却工序，是先算出在前述单晶硅薄膜中所存在的评价对象不纯物的浓度的规格值或工序平均值与前述评价对象不纯物的固相临界浓度一致时的温度，并在算出温度的至少上下50℃的温度范围内，将前述外延硅芯片的成膜后的冷却速度设为小于20℃/sec，来冷却已通过该成膜工序形成前述单晶硅薄膜后的外延硅芯片。
2.如权利要求1所述的外延硅芯片的制造方法，其中将前述冷却速度设为5℃/sec以上。
3.如权利要求1或2所述的外延硅芯片的制造方法，其中将前述评价对象不纯物设为镍。
CN201080052898.7A 2009-12-15 2010-11-11 外延硅芯片的制造方法 Active CN102640261B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009284029A JP5544859B2 (ja) 2009-12-15 2009-12-15 シリコンエピタキシャルウェーハの製造方法
JP2009-284029 2009-12-15
PCT/JP2010/006616 WO2011074176A1 (ja) 2009-12-15 2010-11-11 シリコンエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN102640261A true CN102640261A (zh) 2012-08-15
CN102640261B CN102640261B (zh) 2015-12-16

Family

ID=44166950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080052898.7A Active CN102640261B (zh) 2009-12-15 2010-11-11 外延硅芯片的制造方法

Country Status (6)

Country Link
US (1) US8697547B2 (zh)
JP (1) JP5544859B2 (zh)
CN (1) CN102640261B (zh)
DE (1) DE112010004811B4 (zh)
TW (1) TWI445057B (zh)
WO (1) WO2011074176A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119397A (ja) * 2009-12-02 2011-06-16 Canon Inc 半導体装置及びその製造方法
JP6260485B2 (ja) * 2014-07-29 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
US20200135489A1 (en) * 2018-10-31 2020-04-30 Atomera Incorporated Method for making a semiconductor device including a superlattice having nitrogen diffused therein

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11283987A (ja) * 1998-03-27 1999-10-15 Sumitomo Metal Ind Ltd シリコンエピタキシャルウェーハとその製造方法
CN1329751A (zh) * 1998-12-09 2002-01-02 Memc电子材料有限公司 一种具有内部吸杂的外延硅晶片及其制备方法
JP2002176058A (ja) * 2000-12-11 2002-06-21 Sumitomo Metal Ind Ltd シリコン半導体基板の製造方法
CN1434883A (zh) * 2000-05-08 2003-08-06 Memc电子材料有限公司 消除自动掺杂和背面晕圈的外延硅晶片
CN101238588A (zh) * 2005-06-07 2008-08-06 加利福尼亚大学董事会 通过金属合金团簇进行的内部吸除
CN101351580A (zh) * 2005-11-09 2009-01-21 Memc电子材料有限公司 具有本征吸杂的砷和磷掺杂的硅晶片衬底

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6444027B1 (en) * 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
JP2002110688A (ja) * 2000-09-29 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
WO2002086960A1 (en) 2001-04-20 2002-10-31 Memc Electronic Materials, Inc. Method for the preparation of a silicon wafer having stabilized oxygen precipitates
JP3664101B2 (ja) 2001-05-31 2005-06-22 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法および評価方法
JP3755586B2 (ja) 2001-06-05 2006-03-15 信越半導体株式会社 珪素脱離方法及びシリコンウェーハの不純物分析方法
WO2004008521A1 (ja) * 2002-07-17 2004-01-22 Sumitomo Mitsubishi Silicon Corporation 高抵抗シリコンウエーハ及びその製造方法
JP2005265718A (ja) 2004-03-19 2005-09-29 Sumitomo Mitsubishi Silicon Corp 不純物の分析方法
US7084048B2 (en) * 2004-05-07 2006-08-01 Memc Electronic Materials, Inc. Process for metallic contamination reduction in silicon wafers
JP2006073580A (ja) 2004-08-31 2006-03-16 Sumco Corp シリコンエピタキシャルウェーハ及びその製造方法
US7763095B2 (en) 2005-06-07 2010-07-27 The Regents Of The University Of California Internal gettering by metal alloy clusters
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
DE102008023054B4 (de) * 2008-05-09 2011-12-22 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11283987A (ja) * 1998-03-27 1999-10-15 Sumitomo Metal Ind Ltd シリコンエピタキシャルウェーハとその製造方法
CN1329751A (zh) * 1998-12-09 2002-01-02 Memc电子材料有限公司 一种具有内部吸杂的外延硅晶片及其制备方法
CN1434883A (zh) * 2000-05-08 2003-08-06 Memc电子材料有限公司 消除自动掺杂和背面晕圈的外延硅晶片
JP2002176058A (ja) * 2000-12-11 2002-06-21 Sumitomo Metal Ind Ltd シリコン半導体基板の製造方法
CN101238588A (zh) * 2005-06-07 2008-08-06 加利福尼亚大学董事会 通过金属合金团簇进行的内部吸除
CN101351580A (zh) * 2005-11-09 2009-01-21 Memc电子材料有限公司 具有本征吸杂的砷和磷掺杂的硅晶片衬底

Also Published As

Publication number Publication date
JP5544859B2 (ja) 2014-07-09
CN102640261B (zh) 2015-12-16
DE112010004811T5 (de) 2012-09-20
DE112010004811B4 (de) 2021-07-01
TW201126574A (en) 2011-08-01
US8697547B2 (en) 2014-04-15
US20120231612A1 (en) 2012-09-13
JP2011129572A (ja) 2011-06-30
WO2011074176A1 (ja) 2011-06-23
TWI445057B (zh) 2014-07-11

Similar Documents

Publication Publication Date Title
CN103228827B (zh) 外延碳化硅单晶基板的制造方法
TWI429797B (zh) 第 iii 族氮化物半導體結晶基板及半導體元件
TWI537438B (zh) 單晶３Ｃ（立方晶系）－ＳｉＣ基板之製造方法及由其所得之單晶３Ｃ－ＳｉＣ基板
JP2006111478A (ja) 炭化珪素単結晶インゴット、炭化珪素単結晶ウェハ及びその製造方法
CN103820849B (zh) 一种减压生产12寸单晶硅外延片的工艺
CN101319402A (zh) GaN晶体的生长方法及GaN晶体衬底
KR101947926B1 (ko) 에피택셜 탄화규소 웨이퍼의 제조 방법
CN102597337A (zh) SiC 单晶晶片及其制造方法
CN102154704B (zh) 氮化物半导体晶体、氮化物半导体自支撑衬底的制造方法以及氮化物半导体器件
EP3026693B1 (en) Pretreatment method for base substrate, and method for manufacturing laminate using pretreated base substrate
US20180053649A1 (en) Method to grow a semi-conducting sic layer
JP4830973B2 (ja) 炭化珪素単結晶の製造方法
CN102640261A (zh) 外延硅芯片的制造方法
JP5418621B2 (ja) ダイヤモンド単結晶基板
CN106435722B (zh) 碳化硅外延晶片的制造方法及制造装置
KR20180090814A (ko) SiC 에피택셜 웨이퍼의 제조 방법
CN106169497A (zh) 碳化硅基板以及碳化硅基板的制造方法
CN104846438B (zh) 氮化铝铟薄膜的成长方法
JP6437736B2 (ja) 自立基板の製造方法および自立基板
CN100532658C (zh) 半导体晶体的生产方法
CN105463577A (zh) Iii族氮化物晶体的制造方法及制造装置
US20110300051A1 (en) Group-iii nitride monocrystal with improved purity and method of producing the same
CN113463197A (zh) 一种碳化硅晶体的制备方法、碳化硅晶片、碳化硅衬底及半导体器件
CN107251195A (zh) 氮化物半导体模板及其制造方法
WO2024004576A1 (ja) Ｉｉｉ族窒化物基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant