CN102624373A - 多功能功率域电平转换器 - Google Patents

Abstract

本发明公开了一种多功能功率域电平转换器及其方法。电平转换器(300)包括：输入(VDDIN)和输出(VDDOUT)电力节点、输入(VSSIN)和输出(VSSOUT)参考节点、输入(IN)和输出(OUT)信号节点、以及电平转换器网络(405、410、415、420、425、430、440)。输入电力和输入参考节点在第一功率域(202、204、206)内进行操作，并且输出电力和输出参考节点在第二功率域(202、204、206)内进行操作。电平转换器网络接收在第一功率域内可操作的输入信号，执行电压转换，并且提供输出信号。电平转换器可以包括电力(BYP_VDD)和/或接地(BYP_VSS)旁路，使得进行更快的切换。电平转换器可以包括隔离输入(150)，以将输出断言为已知的电平。

Description

多功能功率域电平转换器

技术领域

本发明一般地涉及用于对接独立功率域的电平转换器，并且更具体地，涉及用于将信号转换成在具有多个功率域的***中的域交叉(crossing)之间的兼容电压电平的多功能和可配置的电平转换器。

背景技术

为了优化在速度和功耗之间的权衡，很多电子电路包括多个独立功率域。功率域通过电源的电压电平之间的变化(诸如，在接地或参考电压电平(通常称为“VSS”)之间的电压电平中的差异，或者源电压电平(通常称为“VDD”)之间的电压电平中的差异)来进行区分。功率域可以替代地被称为在不同电压电平内进行操作的电压域。电平转换器可以被设置在单独或其他独立功率域之间的接口或“交叉”处，使得对由以一个电压电平进行操作的一个功率域断言的信号进行电平转换，并且被驱动为与另一功率域兼容的不同电压电平。如在此使用的，每个信号通常被认为是数字信号或二进制信号，该信号在诸如逻辑一(1)和逻辑零(0)的相对逻辑电平之间进行切换。每个逻辑电平都关于特定电压电平来被确定，使得期望信号在与接收信号的功率域兼容的电压电平内进行切换。另外，不兼容的二进制信号可能被误解而可能导致不正确的结果，这可能导致不合适的操作或者甚至是操作故障。

当功率域处于不同的操作模式(诸如，若干功率节省模式(例如，待机、睡眠、休眠等))时，可以改变给定功率域的操作电压电平。当两个域之间的电压电平相等或以其他方式变得相等时，具有旁路的电平转换器可以用于旁路电压电平转换。电平转换器可以以隔离(诸如隔离单元等)来实现，以将断电域的输出驱动为提供给保持通电的域的输入的已知逻辑电平。

对于一些技术节点，假设电路以较低频率进行操作，可以通过对晶体管器件进行反偏置来获得漏电和功耗中的显著减少。反偏置通常涉及在器件的块体或基底与器件的栅极之间驱动电压差。在标准的互补金属-氧化物半导体(CMOS)配置中，P-沟道MOS(PMOS)器件的源极和基底都被附接到VDD，并且N-沟道MOS(NMOS)器件的源极和基底被附接到VSS。在一种传统的反偏置CMOS配置中，PMOS器件的体端(body)被拉到VDD以上的电压，并且NMOS器件的基底被拉到VSS以下的电压。由于VSS通常被限定在零(0)伏特(V)或接地，所以电荷泵等用于将NMOS器件的基底驱动为接地以下的负电压电平。传统的反偏置方法的一个缺点在于相对低效率的电荷泵等的使用增加了总功耗。另一缺点在于总电压摆动的相应的增加。这样的反偏置方法对于具有有限总电压范围的电池供电的电子器件来说特别不利。

替代的反偏置技术在此被称为“源极偏置”，其中，NMOS器件的基底被保持或者以其他方式被接地，并且VSS的电压电平增加，其增加NMOS器件的源极端子的电压电平。即使在电池供电器件中通常也存在足够的动态余量(headroom)，以将P-型器件的基底驱动到VDD以上，使得总电压范围一点都不受影响。然而，源极偏置技术可能导致在一些功率模式中以不同的接地电势进行操作的功率域。如果功率域还以不同的VDD源电压进行操作，则电力电平转换器和接地电平转换器都需要针对电力电平和地电平来对信号进行电平转换。然而，多个电平转换单元的使用易产生错误并且导致额外的延迟。

本行业将从提供下述电平转换器而受益，使得跨越源电压域和接地域的电平转换器，在适当时通过旁路电平转换来最小化延迟，并且在期望时提供内置隔离。

附图说明

根据以下的描述和附图，本发明的益处、特征和优点将变得更好理解，在附图中：

图1是具有多个功率域以及在域交叉之间的相应电平转换器的集成电路的一个实施例的示图；

图2是包括单独的高压(HV)域、核心域和存储器域以及在由模式控制器控制的域交叉之间的电平转换器的***的更特定实施例的框图；

图3A、图3B和图3C是根据包括超级单元实施例以及简化实施例的相应实施例实现的电平转换器的简化框图，超级单元实施例包括利用电力和接地转换旁路和隔离的电力和接地电平转换，简化实施例排除了隔离和旁路中的一个；

图4是根据一个实施例的图3的电平转换器的更详细的示意性框图；

图5A、图5B和图5C是根据一个实施例实现的图4的反相器的示意图；

图6是根据一个实施例的图4的输出缓冲器的示意图；

图7是根据一个实施例的图4的隔离控制网络的示意图；

图8是根据一个实施例的具有图4的旁路网络的接地电平转换器的示意图；以及

图9A、图9B和图9C是用于分别将输出断言为逻辑低、逻辑高以及保持逻辑电平的具有图4的旁路和隔离网络的电力电平转换器的三个不同实施例的示意图。

具体实施方式

给出以下说明以使得本领域普通技术人员能够在特定应用及其要求的背景内按照所提供的作出并且使用本发明。然而，对优选实施例的各种修改对本领域技术人员将变得明显，并且在此限定的一般原理可以适用于其他实施例。因此，本发明并不意在限于在此示出和描述的特定实施例，而在于符合与在此公开的原理和新颖特征一致的最宽范围。

图1是具有“N”个不同的功率域D1、D2、D3、...、DN(D1-DN)102-108的集成电路(IC)100的一个实施例的示图，其中，N是大于1的正整数。每个功率域D1-DN都经由单独的源电压VDD和单独参考电压VSS(被示出为D1的VDD1和VSS1、D2的VDD2和VSS2、以此类推到DN的VDDN和VSSN)来接收电力。根据特定实现，任何两个或更多的功率域的源电压和/或参考电压可以是相同的或不同的(例如，VDD1和VDD2可以具有相同或不同电压电平等)。而且，虽然示出了四个域D1、D2、D3和DN，但是应当理解，可以包括任何数目的域(例如，2个或更多)。任何一个或多个域都可以具有固定源电压电平，并且任何一个或多个功率域都可以在不同的操作模式之间进行切换，并且从而具有改变的源电压和/或参考电压。功率模式的示例包括全功率“运行”模式以及一个或多个减小功率模式(例如，待机、睡眠、休眠等)。一个或多个减小功率模式可以等效于“关断”模式，其中，一个或多个功率域被断电。一个或多个减小功率模式可以是功率节省模式，功率节省模式是诸如以较低频率水平操作的较低性能运行模式。例如，考虑电力节省运行模式，其中，一个或多个功率域包括源极偏置并且以减小的频率进行操作。

多个接口112-117被提供和分布为包括在功率域D1-DN的每一个之间的单独接口。注意，虽然接口被示出为在每对域之间，但是应该理解，任何两个或多个域都可能没有彼此对接(例如，在特定域之间没有提供接口)。每个接口112-117还包括断言在任何一方向上的一个或多个二进制信号。每个接口112-117还包括任何可选择数目(零或更多)的电平转换器，其中，每个电平转换器都在功率域之间对信号的电压进行转换。考虑多个不同类型的电平转换器。当源电压(VDD)在两个域之间是不同的，而参考电压(VSS)处于基本相同的电压电平时，仅提供电力电平转换器。当参考电压(VSS)在两个域之间是不同的，而源电压(VDD)处于基本相同的电压电平时，可以仅提供接地电平转换器。

注意，当源发(sourcing)信号的域具有比目的地的参考电压电平更高的参考电压电平以确保适当的逻辑电平被传送时，提供接地电平转换。另一方面，当源发信号的域具有比目的地的参考电压电平更低的参考电压电平时，可以提供或可以不提供接地电平转换，这是因为源域内的器件通常简单地过驱动(overdrive)在目的地域内接收信号的器件。当在域之间传递适当的逻辑信息时，接地电平过度驱动情形是可接受的。IC 100的接口112-117内的电平转换器中的至少一个对电力和接地进行转换。一些电平转换器包括内置隔离电路，当源发信号的域被断电时，提供逻辑0、逻辑1、或逻辑保持输出。逻辑保持输出意味着输出被保持在与域被断电时它所处的相同的状态。隔离保护通电的域不受伪信号或可能由断电域输出的其他未知信号电平的影响。一些电平转换器还包括内置旁路电路，以在不使用电平转换时减小延迟。例如，当一个域的操作模式被改变或修改时，可以使用旁路，使得其以与另一域基本上相同的电压电平来进行操作。

IC 100进一步包括模式控制器110，该模式控制器110被示出为耦合到域D1-DN中的每一个并且耦合到接口112-117中的每一个。模式控制器110对具有多个操作模式的功率域D1-DN中的任一个的状态或模式进行控制。模式控制器110还对任何接口112-117内的任何电平转换器进行控制，以根据功率域模式来调整操作。例如，模式控制器110在适当时选择性地启用电力电平或接地电平转换的旁路和/或选择性地启用隔离。

根据各种实现中的任何一种来配置IC 100。在一个实施例中，IC100被配置为芯片上***(SOC)，诸如包括处理器功能、输入/输出(I/O)功能和存储器功能。SOC配置的一个示例是微控制器单元(MCU)。在一个实施例中，在IC实现期间提供电平转换器的库，其中，设计者可以从该库中选择任何类型和任何数目的电平转换器来用于在任何接口112-117处的布置，以确保在功率域D1-DN之间的适当操作。应当理解，在此描述的电路和网络可以以硅或任何其他类型的半导体材料来实现。

图2是表示更加特定的实施例的可以在诸如IC 100的集成电路上实现的***200的一个实施例的框图。***200包括高压(HV)域202、核心域204以及存储器域206。域202、204和206被认为是“独立的”，因为域202、204和206由不同的VDD源电压、或者由不同的VSS参考电压、或者由两者的差(意味着不同的VDD和VSS电压)来供电，所以域202、204和206被认为是“独立的”。***200以至少三种单独的操作模式进行操作，包括全功率模式、减小功率模式以及待机(或睡眠)模式。模式控制器208被提供并且耦合到HV域202、核心域204和存储器域206，用于控制核心域和存储器域的操作模式。虽然模式控制器208被示出为进行耦合以控制HV域202，但是在图示的实施例中，HV域202保持“永久打开(always on)”，使得HV域202在每个操作模式中都基本相同地进行操作。***200进一步包括在HV域202和核心域204之间的域交叉处的电平转换器210和212、以及在核心域204和存储器域206之间的域交叉处的电平转换器214和216。模式控制器208被耦合到电平转换器210、212、214和216(214-216)，用于调整在操作模式之间的电平转换操作或配置。

在一个实施例中，HV域202是较高电压的“永远打开”的域，用于对不论***200的功率模式如何都保持供电(当电力可用时)的器件进行操作。HV域202接收相对于参考电压VSS1的源电压VDD1。在一个实施例中，VDD1和VSS1在***200的任何操作模式期间都保持不被改变。HV域202内的器件的示例包括诸如触摸传感器等的模拟传感器，用于感测外部刺激以唤醒***200的其余部分、低功率计时器、低功率显示器件(例如，分段式液晶显示器或LCD)、设计成执行家务管理功能的器件、模拟接口器件等。HV域202中的HV器件可以是相对慢的器件，其在***200的任何功率模式期间都可以执行家务管理功能或其他有限的功能。在一个实施例中，例如，HV域202中的器件是保持通电的双栅氧(DGO)器件。DGO器件是较高电压低漏电器件，DGO器件对于电池供电的器件来说特别有利。

在图示的实施例中，核心域204可以在非偏置全功率模式(例如，高性能运行模式)、源极偏置低频率功率节省模式以及源极偏置断电或“关断”模式之间进行切换。在一个实施例中，在***200的待机模式期间使用核心域204的断电模式。核心域204接收相对于参考电压VSS2的源电压VDD2。对核心域204进行源极偏置使漏电电流显著减小了一个数量级那么多，并且通过减少电压摆动来减少动态功耗。性能权衡指核心域204在功率节省模式期间以减小的频率运行。源极偏置的水平可以在相对于功率节省模式的断电模式期间增加，以在待机模式期间最小化漏电电流。在一个实施例中，VDD2在全功率模式和功率节省模式期间保持处于相对于VDD1的较低电压处，并且在待机模式期间被关断。在一个实施例中，VSS2在全功率模式期间被保持在基本与VSS1相同的电压处，并且在功率节省模式和待机模式期间增加到VSS1以上，以实现源极偏置。

在一个实施例中，存储器域206在***200的每个操作模式期间都保持通电。在另一实施例中，存储器域206可以处于睡眠模式等中，其中，存储器域206接收足够的操作电压来保持所存储的信息。在另一实施例中，存储器域206可以在***200的待机模式期间保持完全接通或者可以被完全关断。存储器域206接收相对于参考电压VSS3的源电压VDD3。在一个实施例中，在全功率模式和功率节省模式期间，VDD3的操作电压电平基本与VDD2的电压电平相同。在一个“永久打开”实施例中，VDD3在待机模式期间保持不变。在另一实施例中，VDD3在***200的待机模式期间可以被关断。参考电压VSS3在***200的操作模式的每一个期间都可以保持处于与VSS1相同的电压电平。替代地，VSS3可以通过源极偏置来实现，以在待机模式期间获得信息并且保存功率。

在一个实施例中，在所有三个模式(全功率、功率节省以及待机)中，用于HV域202的VDD1和VSS1分别被断言为约3V和0V。在全功率模式中，用于核心域204的VDD2和VSS2分别被断言为1.2V和0V，在功率节省模式中，用于核心域204的VDD2和VSS2分别被断言为1.2V和约0.4V，在断电待机模式中，核心域204的VDD2和VSS2分别被保持在0V和0.4V。在一个实施例中，虽然VDD2是0V，但是在核心域204内可以存在状态保持器件(例如，触发器)，核心域204可以接收标准的1.2V电源电压，并且从而在待机模式期间保持通电。因此，VSS2被拉到0.4V，用于对保持通电的核心域204内的那些器件中的任何一个进行源极偏置。用于存储器域206的VDD3和VSS3在所有三种模式中分别被保持在恒定的1.2V和0V，并且保持不被偏置。

电平转换器210执行由核心域204保持并且提供给HV域202的信号的电压转换。电平转换器210执行功率和接地电平转换，并且包括电力和接地旁路以及隔离。在全功率模式期间，VDDI＞VDD2并且VSS1基本与VSS2相同，使得电平转换器210仅执行电力电平转换。模式控制器208控制电平转换器210，使得在全功率模式期间旁路接地电平转换。在功率节省模式期间，VSS2＞VSS1(例如，VSS2上升到约0.4V以进行源极偏置)，使得电平转换器210执行电力和接地电平转换。在该模式中，模式控制器208控制电平转换器210，使得接地电平转换不被旁路(例如，接地电平旁路被断开)。在待机模式期间，因为VDD2被断开而VSS2保持在VSS1以上用于进行源极偏置，所以模式控制器208控制电平转换器210来执行隔离。虽然核心域204在待机模式期间被有效地断开，但是电平转换器210将其输出断言为已知的逻辑电平(例如，逻辑1、逻辑0或逻辑保持)，使得电平转换器210执行电力和接地电平转换以及隔离。

电平转换器210执行由HV域202断言并且提供给核心域204的信号的电压电平转换。虽然电平转换器212可以以与电平转换器210基本上相同的方式来进行配置，但是电平转换器212可以被简化。电平转换器212至少执行电力电平转换。在全功率模式期间，VDDI＞VDD2并且VSS1基本与VSS2相同，使得电平转换器212仅执行电力电平转换。电平转换器212可以包括具有接地电平转换旁路的接地电平转换。在功率节省模式期间，VSS2＞VSS1(例如，VSS2上升到约0.4V以进行源极偏置)，使得电平转换器212执行电力电平转换，并且可以执行接地电平转换。当断言该信号的域具有比目的地域的VSS更低电压的VSS时，如在HV域202和核心域204之间的情况，那么因为驱动该信号的HV域202内的器件可能过驱动接收该信号的核心域204中的器件，所以接地电平转换可以被省略。如果接地电平转换被包括用于电平转换器212，则模式控制器208控制电平转换器212来在全功率模式期间旁路接地电平转换。在一个实施例中，电平转换器212包括隔离，使得在待机模式期间，模式控制器208控制电平转换器212来执行隔离，这是因为VDD被关断，而VSS保持在VSS 1以上以进行源极偏置。在该情况下，电平转换器212将其输出断言为与核心域204兼容的已知逻辑电平。在替代实施例中，因为当核心域204被断电时，由HV域202断言的信号的电平不合理，所以电平转换器212不包括隔离。

电平转换器214执行由核心域204断言并且被提供给存储器域206的信号的电压电平转换。虽然电平转换器214可以以与电平转换器210基本上相同的方式进行配置，但是电平转换器214可以被简化。电平转换器214至少执行通过旁路的接地电平转换。在全功率模式期间，VDD2和VDD3基本相同，并且VSS2和VSS3基本相同，使得接地电平转换能力被旁路。在功率节省模式期间，VSS2＞VSS3(例如，VSS2上升至约0.4V以进行源极偏置)，使得电平转换器214执行接地电平转换。在一个实施例中，电平转换器214包括隔离，使得在待机模式期间，模式控制器208控制电平转换器214来执行隔离，这是因为VDD2被断开，而VSS2保持在VSS3以上以进行源极偏置。在该情况下，电平转换器214将其输出断言为与存储器域206兼容的已知逻辑电平。在替代实施例中，电平转换器214不包括隔离，并且存储器域206包括内部隔离，使得额外的隔离是多余的。

电平转换器216执行由存储器域206断言并且提供给核心域204的信号的电压电平转换。虽然电平转换器216可以以与电平转换器210基本上相同的方式进行配置，但是电平转换器216可以被简化。在一个实施例中，电平转换器216执行通过旁路的接地电平转换。在全功率模式期间，VDD2和VDD3基本相同，并且VSS2和VSS3基本相同，使得接地电平转换能力被旁路。在功率节省模式期间，VSS2＞VSS3，使得电平转换器216执行接地电平转换。替代地，因为由存储器域206驱动的信号可能在不改变逻辑电平的情况下过驱动核心域204中的器件，所以电平转换器216可以被省略。在一个实施例中，电平转换器216包括隔离，使得在待机模式期间，模式控制器208控制电平转换器216来执行隔离，这是因为VDD2被断开，而VSS2保持在约VSS3以上以进行源极偏置。在该情况下，电平转换器216将其输出断言为与存储器域206兼容的已知逻辑电平。在替代实施例中，因为核心域204被断电并且伪信号或未知信号电平是不合理的，所以电平转换器216不包括隔离。

模式控制器208控制HV域、核心域和存储器域202、204和206的不同模式，并且如果有的话，还操作电平转换器210-216的旁路和隔离启用输入。当***200在全功率模式下进行操作时，模式控制器208在不进行源极偏置的情况下对核心域204通电，并且将接地旁路控制信号发送到电平转换器210、212、214和216。当***200以源极偏置的低频模式进行操作时，模式控制器208以约0.4伏特的VSS的源极偏置对核心域202进行供电。在该模式中，不断言用于电平转换器210、214和216的接地旁路控制信号。当***200以待机模式进行操作时，模式控制器208对核心域204进行断电，并且启用用于电平转换器210、214和216的隔离。

图3A是根据一个实施例实现的电平转换器300的简化框图。因为电平转换器300包括具有电力和接地转换旁路的电力和接地电平转换并且还包括隔离，所以电平转换器300被配置为“超级单元”。电平转换器300可以被用作电平转换器210-216中的任何一个，其中，没有使用不需要的一个或多个功能。替代地，电平转换器300可以被简化，其中，执行不需要的功能的特定部分被省略。电平转换器300包括源电压供应节点VDDIN和VDDOUT以及参考电压节点VSSIN和VSSOUT。VDDIN和VSSIN被耦合到提供输入信号IN的功率域的VDD和VSS电压节点，并且VDDOUT和VSSOUT被耦合到接收相应输出信号OUT的功率域的VDD和VSS电压节点。电平转换器300还包括隔离启用输入ISO、电力电平转换旁路输入BYP_VDD以及接地电平转换旁路输入BYP_VSS。

当ISO、BYP_VDD和BYP_VSS被断言为低到逻辑0时，那么电平转换器300执行在输入IN和输出OUT之间具有延迟D1的电力和接地电平的转换。当BYP_VDD被断言为高到逻辑1时并且当ISO和BYP_VSS被断言为逻辑0时，那么电平转换器300在IN和OUT之间执行接地电平转换，其中，电力电平转换被旁路。对于利用旁路的电力电平转换的接地电平转换，IN和OUT之间的延迟小于D1。当BYP_VSS被断言为逻辑1时并且当ISO和BYP_VDD被断言为逻辑0时，那么电平转换器300在IN和OUT之间执行电力电平转换，其中，接地电平转换被旁路。对于利用旁路的接地电平转换的电力电平转换，IN和OUT之间的延迟小于D1。当BYP_VDD和BYP_VSS被断言为逻辑1并且当ISO被断言为逻辑0时，那么电平转换器300在IN和OUT之间旁路电力和接地电平转换。当接地和电力电平转换被旁路时，IN和OUT之间的延迟小于D1。而且，当电力和接地电平转换被旁路时，延迟在IN和OUT之间被最小化。当ISO被断言为逻辑1时，那么BYP_VDD和BYP_VSS的状态为“不关心”或不相关，并且电平转换器300处于隔离状态。在隔离状态中，输出OUT在与目的地域兼容的电压电平处被断言为已知或预定逻辑状态。在一个实施例中，OUT在隔离状态期间被断言为逻辑0。在另一实施例中，OUT在隔离状态期间被断言为逻辑1。在还有的另一实施例中，当ISO被断言为高，并且同时ISO保持高时，OUT被断言为或另外保持为OUT的最后逻辑状态。例如，如果当ISO被拉到逻辑1时OUT是逻辑0，则OUT保持处于逻辑1，同时ISO保持被断言为逻辑1。

图3B是根据一个实施例的电平转换器302的框图，该电平转换器执行电力和接地电平转换以及隔离，但是不执行电力或接地旁路。电平转换器302是电平转换器300的简化版本，其中，如在此进一步描述的，旁路输入BYP和旁路器件被排除。

图3C是根据另一实施例的电平转换器304的框图，该电平转换器执行电力和接地电平转换以及电力和接地旁路，但是不执行隔离。电平转换器304是电平转换器300的简化版本，其中，如在此进一步描述的，隔离输入ISO和隔离器件被排除。

图4是根据一个实施例的电平转换器300的更详细的示意性框图。图4中所示的电平转换器300首先示出了电力转换之前的接地转换，其中，应当理解，在替代实施例中，首先电力被转换，然后是接地转换。在一个实施例中，IN被断言在在VDDIN和VSSIN之间，BYP_VSS被断言在VDDIN和VSSOUT之间，并且BYP_VDD、ISO和OUT被断言在VDDOUT和VSSOUT之间。外部电平转换器件(未示出)可以被提供诸如在模式控制器208内或者在模式控制器208和电平转换器之间，以促进输入控制信号的电平转换。电平转换器300包括反相器405、410和415、输出缓冲器420、逻辑上被配置为一对2-输入NAND门426和427的隔离和旁路控制网络425、具有旁路网络的接地电平转换器430、以及具有旁路和隔离网络的电力电平转换器440。IN被提供到反相器405的输入，在其输出处断言反相的输入信号除非特别指出，具有上划线(overstrike)的信号名称表示逻辑非。IN和

被提供到具有旁路网络430的接地电平转换器的各个输入。BYP_VSS被提供到反相器415的输入，在其输出处断言反相的接地旁路信号

BYP_VSS和

被提供到具有旁路网络430的接地电平转换器的各个输入，其断言到具有旁路和隔离网络的电力电平转换器440的各个输入的中间信号G和

ISO被提供到反相器410的输入，使输出提供反相隔离信号

BYP_VDD和

被提供到NAND门426的各个输入，使输出提供信号ISO_OR_

该信号ISO_OR_

被提供到NAND门427的一个输入。NAND门427的另一输入接收并且NAND门427的输出断言信号ISO_OR_BYP。ISO信号、ISO_OR_

信号以及ISO_OR_BYP信号被提供到具有旁路和隔离网络的电力电平转换器440的各个输入。具有旁路和隔离网络的电力电平转换器440具有将初级输出信号P提供到输出缓冲器420的输入的输出，其具有耦合到提供OUT信号的输出节点的输出。

在一个实施例中，当不使用特定特征来诸如实现电平转换器302或电平转换器304时，电平转换器300被配置为促进简化配置。例如，当不使用接地电平转换时，电平转换器300的替代实施例消除具有旁路网络430的接地电平转换器，并且IN和

被提供为对具有旁路和隔离网络的电力电平转换器440的G和

输入。G和

输入被转换为VDDIN和VSSOUT的电压电平，其中，IN被反相以提供

并且

被反相以提供G。注意，反相器415或以下描述的其类似配置可以用于该电平转换。当不使用电力转换时，具有旁路和隔离网络的电力电平转换器440被消除，并且对具有旁路网络的接地电平转换器430作出修改，以实现隔离。当不使用旁路和隔离能力时，BYP_VDD、BYP_VSS和ISO输入、反相器415和410以及隔离和旁路控制网络425被消除。电平转换器302表示包括了隔离部分并且去除了电力和接地旁路部分的配置，并且电平转换器304表示包括了电力和接地旁路部分并且去除了隔离部分的配置。

图5A、图5B和图5D分别是反相器405、410和415的示意图，每一个都根据一个实施例来实现。反相器405、410和415中的每个都配置有CMOS器件，包括在源电压和参考电压之间耦合到下部NMOS的上部PMOS。如图5A中所示，反相器405接收IN并且输出并且在VDDOUT和VSSOUT之间被引入。如图5B中所示，反相器410接收ISO和输出

并且在VDDOUT和VSSOUT之间被引入。如图5C中所示，反相器415接收BYP_VSS和输出

并且在VDDIN和VSSOUT之间被引入。

图6是根据一个实施例的输出缓冲器420的示意图。输出缓冲器420被实现为背对背CMOS反相器，每个反相器都以与定位在VDDOUT和VSSOUT之间引入的反相器410类似的方式来实现。输出缓冲器420接收P并且输出OUT。

图7是根据一个实施例的隔离和旁路控制网络425的示意图。隔离和旁路控制网络425包括PMOS器件701-704和NMOS器件705-708。PMOS器件701和702使其电流端子(源极和漏极)耦合在VDDOUT和ISO_OR_

之间，并且PMOS器件703和704使其电流端子耦合在VDDOUT和ISO_OR_BYP之间。BYP_VDD被提供到PMOS器件701和NMOS器件705的栅极。ISO_OR_

被提供到PMOS器件703和NMOS器件706的栅极。

被提供到PMOS器件702和704以及NMOS器件707和708的栅极。NMOS器件705使其漏极耦合到ISO_OR_并且NMOS器件706使其漏极耦合到ISO_OR_BYP。NMOS器件707使其漏极耦合到NMOS器件705的源极，并且NMOS器件708使其漏极耦合到NMOS器件706的源极。NMOS器件707和708的源极被耦合到VSSOUT。在图示的实施例中，输入信号BYP_VDD和

被断言在输出域的电压电平(VDDOUT和VSSOUT)，使得输出信号ISO_OR_

和ISO_OR_BYP也被断言在输出域的电压电平。隔离和旁路控制网络425逻辑上被配置为背对背NAND门426和427，如先前所述。

图8是根据一个实施例的具有旁路网络430的接地电平转换器的示意图。在所示的实施例中，具有旁路网络430的接地电平转换器包括一对CMOS反相器801和803以及NMOS器件805、807、809和811。NMOS器件809和811形成旁路电路813。CMOS反相器801包括上部PMOS器件815和下部NMOS器件817，并且CMOS反相器803包括上部PMOS器件819和下部NMOS器件821。CMOS反相器801被耦合在VDDIN和节点802之间，并且CMOS反相器803被耦合在VDDIN和节点804之间。NMOS器件805使其漏极耦合到节点802并且使其源极耦合到节点806。NMOS器件807使其漏极耦合到节点804并且使其源极耦合到VSSOUT。NMOS器件809使其漏极耦合到节点806并且使其源极耦合到VSSOUT。NMOS器件811使其漏极耦合到节点802的漏极，并且使其源极耦合到VSSOUT。IN被提供到CMOS反相器801的输入，CMOS反相器801具有将

信号提供到NMOS器件807的栅极的输出。被提供到CMOS反相器803的输入，CMOS反相器803具有将G信号提供至NMOS器件的栅极的输出。BYP_VSS被提供到NMOS器件811的栅极，并且

被提供到NMOS器件809的栅极。NMOS器件805和807作为电压电平转换器件进行操作。

图示的具有旁路网络的接地电平转换器430的操作如下。假设初始条件，其中，IN在VDDIN处为高，

在VSSIN处为低，并且BYP_VSS在VSSOUT处为低。在该情况下，还假设VSSIN处于比VSSOUT更高的电压电平。

通过反相器415被拉高到VDDIN。由于BYP_VSS为低并且

为高，所以NMOS器件811被断开，并且NMOS器件809被接通，将节点806拉到VSSOUT。在初始稳定状态中，即使

仅被拉低到VSSIN而不是所有路线(way)都到VSSOUT，G在VDDIN处为高，使得NMOS器件805被完全接通，并且

在VSSOUT处为低，使NMOS器件807完全断开。然后，IN被拉低到VSSIN。由于IN仅被拉低到VSSIN，而不是所有线路都到VSSOUT，所以PMOS器件815开始接通并且NMOS器件817开始断开。

(虽然稍微被延迟)开始升高，以开始接通NMOS器件807。同时，

由反相器405被拉高到VDDIN，断开PMOS器件819并且接通NMOS器件821。G最终经由器件821和807被拉低，断开NMOS器件805，使得

经由器件815被拉高到VDDIN，完全接通NMOS器件。当IN接下来被拉高并且

被拉低时，操作在相反方向上基本上类似。由于VSSIN高于VSSOUT，因此发生延迟，并且电平转换NMOS器件805和807确保在VDDIN和VSSOUT之间的G和

信号的切换。

当BYP_VSS被拉高，指示VSSIN基本与VSSOUT相同时，NMOS器件809被断开，使NMOS器件805与VSSOUT分离。而且，NMOS器件811被接通，从而将节点802耦合到VSSOUT，使得CMOS反相器801在VDDIN和VSSOUT之间被引入。而且，因为VSSIN与VSSOUT基本相同，所以IN和

在VDDIN和VSSOUT之间进行切换。除了延迟被显著减小之外，操作类似。当IN降低时，CMOS反相器801被完全接通，并且

被拉高，使NMOS器件807更快接通，使得CMOS反相器803在VDDIN和VSSOUT之间被引入。当

升高时，G被更快地拉低。

旁路功能可以通过消除旁路电路813并且将NMOS器件805的源极耦合到VSSOUT来简单地去除。

图9A、图9B和图9C是具有旁路和隔离网络的电力电平转换器440的三个不同实施例的示意图，分别被示出为具有旁路和隔离网络的电力电平转换器440A、440B和440C。每个实施例都接收中间信号G和

中间信号G和

在电压电平VDDIN和VSSOUT之间切换，并且提供在VDDOUT和VSSOUT之间切换的P信号。当隔离启用信号ISO被断言为高到逻辑1时，三个网络440A-440C在P信号的状态下不同。

图9A是根据具有旁路和隔离网络的电力电平转换器440的一个实施例的具有旁路和隔离网络的电力电平转换器440A的示意图，其中，当ISO被断言为高用于隔离时，P信号被拉低。具有旁路和隔离网络440A的电力电平转换器包括一对CMOS反相器901和903、PMOS器件905、907、909和911、以及NMOS器件923。CMOS反相器901包括上部PMOS器件915和下部NMOS器件917，并且CMOS反相器903包括上部PMOS器件919和下部NMOS器件921。CMOS反相器901被耦合在VDDOUT和节点902之间，并且CMOS反相器903被耦合在VDDOUT和节点904之间。PMOS器件905使其漏极连接至节点902并且使其源极耦合到节点906。PMOS器件907使其漏极耦合到节点904并且使其源极耦合到节点906。PMOS器件909使其漏极耦合到节点906并且使其源极耦合到VDDOUT。PMOS器件911使其漏极耦合到节点902并且使其源极耦合到VDDOUT。被提供到CMOS反相器901的输入，CMOS反相器901具有提供P信号的输出，P信号被进一步提供至PMOS器件907的栅极。G被提供到CMOS反相器903的输入，CMOS反相器903具有将信号

(P的反相形式)提供至PMOS器件905的栅极的输出。ISO_OR_

被提供到PMOS器件911的栅极，并且ISO_OR_BYP被提供到PMOS器件909的栅极。PMOS器件905和907作为电压电平转换器件进行操作。NMOS器件923使其漏极耦合到P、使其源极耦合到VSSOUT、并且使其栅极接收ISO。

图示的具有旁路和隔离网络的电力电平转换器440A的操作如下。假设初始条件，其中，

在VSSOUT处为低，G在VDDIN处为高，并且BYP_VDD和ISO在VSSOUT处为低。在该情况下，还假设VDDOUT处于比VDDIN更高的电压电平。由于BYP_VSS和ISO为低，PMOS器件911被断开，NMOS器件923被断开，并且PMOS器件909被接通，将节点906拉到VDDOUT。在初始稳定状态中，即使G仅被拉高到VDDIN，而不是所有线路都被拉到VDDOUT，

在VSSOUT处也为低，使得PMOS器件905被完全接通，并且P在VDDOUT处为高，将PMOS器件907完全断开。然后，

被拉高到VDDIN。由于

仅被拉高至VDDIN，而不是所有线路被拉到VDDOUT，所以PMOS器件915开始断开并且NMOS器件917开始接通。P(虽然被稍微延迟)开始降低，以接通PMOS器件907。G被拉低到VSSOUT，接通PMOS器件919并且断开NMOS器件921。

最终经由器件907和919被拉高，断开PMOS器件905，使得P经由器件917被拉低到VSSOUT，使PMOS器件907被完全接通。当

接下来被拉低并且G被拉高时，操作在相反方向上基本上类似。由于VDDIN比VDDOUT更低，所以发生延迟，并且电平转换PMOS器件905和907确保在VDDOUT和VSSOUT之间的P和

信号的切换。

当BYP_VDD被拉高，指示VDDIN基本与VDDOUT相同时，ISO_OR_BYP升高，断开PMOS器件909，使PMOS器件905和907与VDDOUT分离。而且，ISO_OR_被拉低，接通PMOS器件911，从而将节点902耦合到VDDOUT，使得CMOS反相器901在VDDOUT和VSSOUT之间被引入。而且，G和

在VDDOUT和VSSOUT之间切换。除了延迟被显著减小之外，操作是类似的。由于CMOS反相器901在VDDOUT和VSSOUT之间被引入，并且还在VDDOUT和VSSOUT之间切换，CMOS反相器901不论电路其余部分的操作如何仅在和P之间提供延迟。还应当注意，如果BYP_VSS和BYP_VDD都被断言为高到逻辑1，则旁路电力和接地电平转换，然后CMOS反相器801和901仅提供IN和P之间的延迟，进一步减小延迟。

当ISO被拉高以进行隔离时，不论电路的其余部分的操作如何，NMOS器件923被接通，将P拉到VSSOUT。

可以通过消除PMOS器件909和911并且将节点906直接耦合到VDDOUT来简单地去除旁路功能。可以通过消除NMOS器件923来简单地去除隔离功能。

图9B是根据具有旁路和隔离网络的电力电平转换器440的另一实施例的具有旁路和隔离网络的电力电平转换器440B的示意图，其中，当ISO被断言为高用于隔离时，P信号被拉高。具有旁路和隔离网络的电力电平转换器440B基本类似于具有旁路和隔离网络的电力电平转换器440A，其中，类似组件采取相同的附图标记。对于具有旁路和隔离网络的电力电平转换器440B，PMOS器件905的源极被耦合到VDDOUT而不是节点906，隔离NMOS器件923由隔离PMOS器件925和隔离NMOS器件927来代替，并且NMOS器件917和921的源极与VSSOUT分离，并且替代地耦合到NMOS器件927的漏极，其使其源极耦合到VSSOUT的源极并且使其栅极接收

PMOS器件925的源极被耦合到VDDOUT，其漏极被耦合到P，并且其栅极接收

具有旁路和隔离网络440B的电力电平转换器的电平转换和电力旁路操作基本上类似于具有旁路和隔离网络440A的电力电平转换器的电平转换和电力旁路操作。当ISO为低时，

为高，接通NMOS器件927，以将CMOS反相器901和903以类似的方式耦合到VSSOUT。而且，PMOS器件925被断开。当ISO被断言为高时，为低，使得PMOS器件925被接通，并且NMOS器件927被断开。不论电路的其余部分的操作如何，NMOS器件927在隔离期间使得电路与VSSOUT分离，并且PMOS器件925将P直接拉到VDDOUT。

可以通过消除PMOS器件909和911并且将节点906直接耦合到VDDOUT来简单地去除旁路功能。可以通过消除隔离器件925和927并且将CMOS反相器901和903耦合到VSSOUT来简单地去除隔离功能。

图9C是根据具有旁路和隔离网络的电力电平转换器440的另一实施例的具有旁路和隔离网络的电力电平转换器440C的示意图，其中，P信号在隔离期间被保持为其最后的逻辑电平。具有旁路和隔离网络的电力电平转换器440C基本类似于具有旁路和隔离网络的电力电平转换器440B，其中，类似组件采用相同的附图标记。PMOS器件909和925被消除，并且节点906被直接耦合到VDDOUT。具有旁路和隔离网络的电力电平转换器440B的电平转换和电力旁路操作基本类似于具有旁路和隔离网络的电力电平转换器440A的电平转换和电力旁路操作。

具有旁路和隔离网络的电力电平转换器440C进一步包括保持器网络930，当ISO被单元为高时，其保持P的逻辑电平处于最后状态。保持器网络930包括PMOS器件931、933、935和937以及NMOS器件939、941、943和945。PMOS器件931和933使其电流端子串联耦合在VDDOUT和

之间，PMOS器件935和937使其电流端子串联耦合在VDDOUT和P之间，NMOS器件939和941使其电流端子串联耦合在

和VSSOUT之间，并且NMOS器件943和945使其电流端子串联耦合在P和VSSOUT之间。P还被提供到器件931和941的栅极，还被提供到器件935和945的栅极，

被提供到器件933和937的栅极，并且ISO被提供到器件939和943的栅极。

在保持器网络930和NMOS器件927的操作中，当ISO被断言为低时，断开隔离，

被断言为高，接通器件927，将电平转换部分引入到VSSOUT，用于标准电平转换操作，如先前所述。而且，当ISO为低时，内部器件933、937、939和943被有效地断开，断开保持器网络930。当ISO被断言为高时，器件927被接通，使电平转换部分与VSSOUT分离。如果当ISO被断言为高时，P为高并且

为低，则器件941和935还被接通，加强P和

的状态。具体地，器件939和941被接通以保持

为低，并且器件935和937被接通以保持P为高。如果替代地，当ISO被断言为高时，P为低而

为高，则器件931和945接通，加强P和

的状态。具体地，器件931和933被接通以保持

为高，并且器件943和945被接通以保持P为低。

根据一个实施例的电平转换器包括：输入和输出电力节点、输入和输出参考节点、输入和输出信号节点、以及电平转换器网络。输入电力和输入参考节点在第一功率域内进行操作，并且输出电力和输出参考节点在第二功率域内进行操作。输入信号节点接收在第一功率域内可操作的输入信号。电平转换器网络被配置为接收输入信号，以在输入电力节点和输出电力节点并且在输入参考节点和输出参考节点之间执行电压转换，并且经由输出信号节点提供输出信号，其中，输出信号指示输入信号并且在第二功率域内进行操作。

电平转换器可以包括电力和/或接地旁路，使得电力和接地电压转换中的一个或二者都可以被旁路以进行更快的切换。电平转换器可以包括隔离输入，使得输出被断言为输出电力节点或输出参考节点的电压电平。

根据一个实施例的集成电路包括第一和第二电路以及电压电平转换器。第一电路在第一参考电压和第一源电压之间的第一电压域内进行操作。第二电路在第二参考电压和第二源电压之间的第二电压域内进行操作，第二参考电压不同于第一参考电压，并且第二源电压不同于第一源电压。电压电平转换器被耦合，以接收来自第一电路的输入信号，被配置为执行在第一参考电压和第二参考电压之间、以及在第一源电压和第二源电压之间的电压转换，并且被配置为将输出信号提供到第二电路。输出信号指示输入信号并且在第二电压域内进行操作。

集成电路可以包括模式控制器，该模式控制器调整第一和第二参考电压中的至少一个，使得第一和第二参考电压处于相同电压电平，并且断言到电压电平转换器的旁路信号，以旁路第一参考电压和第二参考电压之间的电压转换。替代地，或者另外，模式控制器调整第一和第二源电压中的至少一个，使得第一和第二源电压处于相同电压电平。因此，模式控制器断言到电压电平转换器的旁路信号，以旁路第一源电压和第二源电压之间的电压转换。另外，模式控制器可以使第一电路处于低功率模式中，其中，可以断言到电压电平转换器的隔离信号，以将输出信号驱动为第二参考电压和第二源电压中的一个。

根据一个实施例的在用于电力和参考电压电平的独立功率域之间电压电平转换二进制信号的方法包括：接收在第一功率域内可操作的输入二进制信号，其中，输入二进制信号在第一参考电压和第一源电压之间切换，并且将输入二进制信号电平转换为在第二功率域内可操作的输出二进制信号，其中，输出二进制信号在第二参考电压和第二源电压之间切换，并且其中，第二参考电压不同于第一参考电压，并且第二源电压不同于第一源电压。电平转换可以包括：将二进制信号的第一参考电压电平转换为第二参考电压，并且提供在第二参考电压和第一源电压之间切换的中间二进制信号，以及将中间信号的第一源电压电平转换为第二源电压，并且提供在第二电压域的第二参考电压和第二源电压之间切换的输出二进制信号。该方法可以包括：当第一参考电压和第二参考电压处于公共电压电平时，旁路第一参考电压和第二参考电压之间的电平转换。该方法可以包括：当第一和第二源电压处于公共电压电平时，旁路第一和第二源电压之间的电平转换。该方法可以包括：在低功率状态期间，将输出二进制信号断言为第二参考电压和第二源电压中的一个。

虽然已经参考本发明的特定优选版本非常详细地描述了本发明，但是其他版本和改变是可能并且期望的。本领域技术人员应当想到，在不脱离如权利要求限定的本发明的精神和范围的情况下，他们可以容易地使用所公开的概念和特定实施例作为设计或修改用于实现与本发明相同目的的其他结构的基础。

Claims (21)

1.一种电平转换器，包括：

在第一功率域内可操作的输入电力节点和输入参考节点；

在第二功率域内可操作的输出电力节点和输出参考节点；

输入信号节点，所述输入信号节点用于接收在所述第一功率域内可操作的输入信号；

输出信号节点；以及

电平转换器网络，所述电平转换器网络被配置为在所述输入信号节点处接收所述输入信号，以执行在所述输入电力节点和所述输出电力节点之间以及在所述输入参考节点和所述输出参考节点之间的电压转换，以及经由所述输出信号节点来提供输出信号，其中，所述输出信号指示所述输入信号并且在所述第二功率域内可操作。

2.根据权利要求1所述的电平转换器，其中，所述电平转换器网络进一步包括接地旁路输入，并且其中，当所述接地旁路输入被断言时，所述电平转换器网络旁路执行在所述输入参考节点和所述输出参考节点之间的电压转换的所述电平转换器网络的至少一部分。

3.根据权利要求1所述的电平转换器，其中，所述电平转换器网络进一步包括电力旁路输入，并且其中，当所述电力旁路输入被断言时，所述电平转换器网络旁路执行在所述输入电力节点和所述输出电力节点之间的电压转换的所述电平转换器网络的至少一部分。

4.根据权利要求1所述的电平转换器，其中，所述电平转换器网络进一步包括隔离输入，并且其中，当所述隔离输入被断言时，所述电平转换器网络将所述输出节点驱动到所述输出电力节点和所述输出参考节点中的一个。

5.根据权利要求1所述的电平转换器，其中，所述电平转换器网络包括：

参考电平转换器，所述参考电平转换器接收所述输入信号，并且提供在所述输入电力节点和所述输出参考节点之间可操作的相应中间信号；以及

电力电平转换器，所述电力电平转换器接收所述中间信号，并且提供在所述输出电力节点和所述输出参考节点之间可操作的所述输出信号。

6.根据权利要求5所述的电平转换器，其中，所述参考电平转换器包括：

第一反相器，所述第一反相器被耦合在所述输入电力节点和所述输入参考节点之间，具有接收所述输入信号的输入以及提供在所述第一功率域内可操作的反相输入信号的输出；

第二反相器，所述第二反相器被耦合在所述输入电力节点和第一节点之间，所述第二反相器具有接收所述输入信号的输入以及耦合到第一中间节点的输出；

第三反相器，所述第三反相器被耦合在所述输入电力节点和第二节点之间，所述第三反相器具有接收所述反相输入信号的输入以及耦合到第二中间节点的输出；

第一电平转换装置，所述第一电平转换装置具有耦合在所述第一节点和所述输出参考节点之间的电流路径，并且具有耦合到所述第二中间节点的控制输入；以及

第二电平转换装置，所述第二电平转换装置具有耦合在所述第二节点和所述输出参考节点之间的电流路径，并且具有耦合到所述第一中间节点的控制输入。

7.根据权利要求6所述的电平转换器，其中，所述第一反相器、所述第二反相器和所述第三反相器中的每一个都包括互补金属氧化物半导体反相器，并且其中，所述第一电平转换装置和所述第二电平转换装置中的每一个都包括N-沟道金属氧化物半导体器件。

8.根据权利要求6所述的电平转换器，进一步包括旁路电路，所述旁路电路在被断言用于接地电压转换旁路时，将所述第一节点耦合到所述输出参考节点，并且使所述第一电平转换装置与所述输出参考节点去耦合。

9.根据权利要求5所述的电平转换器，其中，所述参考电平转换器提供所述中间信号和反相中间信号，并且其中，所述电力电平转换器包括：

第一反相器，所述第一反相器被耦合在所述输出参考节点和第一节点之间，所述第一反相器具有接收所述反相中间信号的输入以及耦合到中间输出节点的输出；

第二反相器，所述第二反相器被耦合在所述输出参考节点和第二节点之间，所述第二反相器具有接收所述中间信号的输入以及耦合到第三节点的输出；

第一电平转换装置，所述第一电平转换装置具有耦合在所述第一节点和所述输出电力节点之间的电流路径，并且具有耦合到所述第三节点的控制输入；

第二电平转换装置，所述第二电平转换装置具有耦合在所述第二节点和所述输出电力节点之间的电流路径，并且具有耦合到所述中间输出节点的控制输入；以及

缓冲器，所述缓冲器具有耦合到所述中间输出节点的输入以及耦合到提供所述输出信号的所述输出信号节点的输出。

10.根据权利要求9所述的电平转换器，其中，所述第一反相器和所述第二反相器中的每一个都包括互补金属氧化物半导体反相器，并且其中，所述第一电平转换装置和所述第二电平转换装置中的每一个都包括P-沟道金属氧化物半导体器件。

11.根据权利要求9所述的电平转换器，进一步包括旁路电路，所述旁路电路在被断言用于电力转换旁路时，将所述第一节点耦合到所述输出电力节点。

12.根据权利要求9所述的电平转换器，进一步包括隔离电路，所述隔离电路在被断言用于隔离时，将所述中间输出节点驱动到所述输出电力节点和所述输出参考节点中的一个。

13.一种集成电路，包括：

第一电路，所述第一电路在第一参考电压和第一源电压之间的第一电压域内进行操作；

第二电路，所述第二电路在第二参考电压和第二源电压之间的第二电压域内进行操作，所述第二参考电压不同于所述第一参考电压，所述第二源电压不同于所述第一源电压；以及

电压电平转换器，所述电压电平转换器被耦合以接收来自所述第一电路的输入信号，所述电压电平转换器被配置为执行在所述第一参考电压和所述第二参考电压之间以及在所述第一源电压和所述第二源电压之间的电压转换，并且所述电压电平转换器被配置为将输出信号提供到所述第二电路，其中，所述输出信号指示所述输入信号并且在所述第二电压域内可操作。

14.根据权利要求13所述的集成电路，进一步包括模式控制器，所述模式控制器调整所述第一参考电压和所述第二参考电压中的至少一个使得所述第一参考电压和所述第二参考电压处于相同的电压电平，并且断言到所述电压电平转换器的旁路信号以旁路在所述第一参考电压和所述第二参考电压之间的电压转换。

15.根据权利要求13所述的集成电路，进一步包括模式控制器，所述模式控制器调整所述第一源电压和所述第二源电压中的至少一个使得所述第一源电压和所述第二源电压处于相同的电压电平，并且断言到所述电压电平转换器的旁路信号，以旁路在所述第一源电压和所述第二源电压之间的电压转换。

16.根据权利要求13所述的集成电路，进一步包括模式控制器，所述模式控制器使所述第一电路处于低功率模式，并且断言到所述电压电平转换器的隔离信号，以将所述输出信号驱动到所述第二参考电压和所述第二源电压中的一个。

17.一种在独立电压域之间电压电平转换二进制信号的方法，包括：

接收在第一功率域内可操作的输入二进制信号，其中，所述输入二进制信号在第一参考电压和第一源电压之间进行切换；以及

将所述输入二进制信号电平转换为在第二功率域内可操作的输出二进制信号，其中，所述输出二进制信号在第二参考电压和第二源电压之间进行切换，并且其中，所述第二参考电压不同于所述第一参考电压，并且所述第二源电压不同于所述第一源电压。

18.根据权利要求17所述的方法，其中，所述电平转换包括：

将所述输入二进制信号的所述第一参考电压电平转换为所述第二参考电压，并且提供在所述第二参考电压和所述第一源电压之间进行切换的中间二进制信号；以及

将所述中间信号的所述第一源电压电平转换为所述第二源电压，并且提供在所述第二功率域的所述第二参考电压和所述第二源电压之间进行切换的所述输出二进制信号。

19.根据权利要求17所述的方法，进一步包括：

检测所述第一参考电压和所述第二参考电压中的至少一个已经被调整为使得所述第一参考电压和所述第二参考电压处于公共电压电平；以及

当所述第一参考电压和所述第二参考电压处于公共电压电平时，旁路在所述第一参考电压和所述第二参考电压之间的所述电平转换。

20.根据权利要求17所述的方法，进一步包括：

检测所述第一源电压和所述第二源电压中的至少一个已经被调整为使得所述第一源电压和所述第二源电压处于公共电压电平；以及

当所述第一源电压和所述第二源电压处于公共电压电平时，旁路在所述第一源电压和所述第二源电压之间的所述电平转换。

21.根据权利要求17所述的方法，进一步包括：

检测低功率状态；以及

在所述低功率状态期间，将所述输出二进制信号断言为所述第二参考电压和所述第二源电压中的一个。

Images