CN102592533A - 显示驱动电路、源极驱动器、显示装置及其操作方法 - Google Patents

显示驱动电路、源极驱动器、显示装置及其操作方法 Download PDF

Info

Publication number
CN102592533A
CN102592533A CN2011104619144A CN201110461914A CN102592533A CN 102592533 A CN102592533 A CN 102592533A CN 2011104619144 A CN2011104619144 A CN 2011104619144A CN 201110461914 A CN201110461914 A CN 201110461914A CN 102592533 A CN102592533 A CN 102592533A
Authority
CN
China
Prior art keywords
switch
impact damper
buffer unit
buffer
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011104619144A
Other languages
English (en)
Inventor
朴炫相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102592533A publication Critical patent/CN102592533A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了一种显示驱动电路、源极驱动器、显示装置及其操作方法。显示驱动电路包括缓冲器单元，所述缓冲器单元接收灰度电压，并产生用于驱动面板的数据信号。第一缓冲器单元包括与面板的M条数据线相应的M个主缓冲器，第二缓冲器单元包括N个子缓冲器，其中，N小于M。第一开关单元控制灰度电压被施加到缓冲器单元所沿的传输路径，第二开关单元控制数据信号被提供给数据线所沿的传输路径。在电荷共享期间，第二开关单元中的开关导通。

Description

显示驱动电路、源极驱动器、显示装置及其操作方法
本申请要求于2011年1月4日在韩国知识产权局提交的第10-2011-0000549号韩国专利申请的利益，该申请的主题包含于此以资参考。
技术领域
本发明构思涉及显示驱动电路和驱动使用此类电路的显示器的方法。更具体地讲，本发明构思涉及执行极性反转驱动的显示驱动电路、包括此类显示驱动电路的显示装置和操作此类显示驱动电路的方法。
背景技术
在消费电子装置(例如，计算机、移动手机和监视器)中广泛采用特定显示器(例如，平板显示器)。液晶显示器(LCD)是平板显示器的一种。在LCD内，例如，多个像素布置在面板的图像表面。当由被称为显示驱动器的专用集成电路提供的数据信号选择性地驱动多个像素中的像素时，在面板上显示图像。
为了在显示装置的寿命内防止像素的劣化，采用了所谓极性反转驱动方法。此类驱动方法频繁地反转施加给像素的驱动信号的极性。极性反转驱动方法可被分成：帧反转方法，在逐帧的基础上执行极性反转；行反转方法，在逐行的基础上执行极性反转；点(dot)反转方法，在像素(或者小组像素)的基础上执行极性反转。
为了执行极性反转驱动方法，在显示驱动电路中通常将设置输出正极性的数据信号的缓冲器、输出具有负极性的数据信号的缓冲器和切换来自所述缓冲器的输出信号的多个开关。另外，当执行极性反转驱动方法时，通常使用电荷共享，以临时共享缓冲器的输出线上的视在电荷，从而降低功耗并提高图像可见性(image visibility)。为了更好地方便电荷共享，还在显示驱动电路中设置了开关，从而增加了显示驱动电路的制造成本，并还增加了由显示驱动电路所占的裸片面积(die area)。
发明内容
本发明构思的特定实施例提供了一种组成切换单元需要相对较少的开关的显示驱动电路及相关的操作方法。因此，制造显示驱动电路更便宜，并且显示驱动电路占据较小的裸片面积。
在一个实施例中，本发明构思提供了一种显示驱动电路，所述显示驱动电路包括：缓冲器单元，接收灰度电压并产生用于驱动面板的数据信号，所述缓冲器单元包括第一缓冲器单元和第二缓冲器单元，其中，第一缓冲器单元包括与面板的M条数据线相应的M个主缓冲器，第二缓冲器单元包括N个子缓冲器；第一开关单元，控制灰度电压被施加到缓冲器单元的传输路径；第二开关单元，包括用于控制数据信号被提供给数据线的传输路径的开关，其中，当执行电荷共享时，所述开关接通，其中，“M”是正整数，“N”是小于M的正整数。
在另一实施例中，本发明构思提供了一种显示驱动电路，所述显示驱动电路包括：缓冲器单元，接收灰度电压并产生用于驱动面板的数据信号，所述缓冲器单元包括与M条数据线相应的(M+N)个缓冲器；第一开关单元，控制灰度电压被施加到缓冲器单元的传输路径；第二开关单元，控制数据信号被提供给M条数据线的传输路径，其中，第一开关单元和第二开关单元被配置为在第一连接状态下使(M+N)个缓冲器中的属于第一组的M个缓冲器输出，并还被配置为在第二连接状态下使(M+N)个缓冲器中的属于第二组的M个缓冲器输出。
在另一实施例中，本发明构思提供了一种用于驱动面板的数据线的源极驱动器，所述源极驱动器包括：缓冲器单元，接收灰度电压并产生用于驱动面板的数据信号，所述缓冲器单元包括第一缓冲器单元和第二缓冲器单元，其中，第一缓冲器单元包括与面板的M条数据线相应的M个主缓冲器，第二缓冲器单元包括N个子缓冲器；第一开关单元，控制灰度电压被施加到缓冲器单元的传输路径；第二开关单元，包括用于控制数据信号被提供给数据线的传输路径的开关，其中，当电荷共享被执行时，所述开关导通。
在另一实施例中，本发明构思提供了一种显示装置，所述显示装置包括：面板，显示图像；驱动电路，驱动面板，其中，驱动电路包括用于驱动面板的数据线的源极驱动器，所述源极驱动器包括：缓冲器单元，接收灰度电压并产生用于驱动面板的数据信号，所述缓冲器单元包括第一缓冲器单元和第二缓冲器单元，其中，第一缓冲器单元包括与面板的M条数据线相应的M个主缓冲器，第二缓冲器单元包括N个子缓冲器；第一开关单元，控制灰度电压被施加到缓冲器单元的传输路径；第二开关单元，包括用于控制数据信号被提供给数据线的传输路径的开关，其中，当电荷共享被执行时，所述开关导通。
在另一实施例中，本发明构思提供了一种操作用于驱动面板的显示驱动电路的方法，其中，所述显示驱动电路包括第一缓冲器单元和第二缓冲器单元，所述第一缓冲器单元具有与M条数据线相应的M个主缓冲器，所述第二缓冲器单元具有N个子缓冲器，所述方法包括下述步骤：通过使用第一缓冲器单元和第二缓冲器单元来产生数据信号；通过选择性地切换第一开关单元中的开关来控制灰度电压被施加到第一缓冲器单元和第二缓冲器单元的传输路径；通过选择性地切换第二开关单元中的开关来控制数据信号被提供给M条数据线的传输路径；通过使用第二开关单元中的开关来电连接M条数据线，以执行电荷共享。
附图说明
从下面结合附图的详细描述中，本发明构思的示例性实施例将更容易被理解，其中：
图1是根据本发明构思的实施例的显示装置的框图；
图2是根据本发明构思的实施例的图1中示出的源极驱动器的框图；
图3A和图3B示出基于各种点反转方法之一的驱动面板的方法；
图4是根据本发明构思的实施例的图1的源极驱动器的详细框图；
图5A和图5B是根据本发明构思的实施例的图4的源极驱动器中包括的第一开关单元和第二开关单元的操作的详细框图；
图6A和图6B是根据本发明构思的实施例的图4的第一开关单元和第二开关单元的电路图；
图7是示出根据本发明构思的实施例的第二开关单元执行电荷共享的连接状态的电路图；
图8是根据本发明构思的实施例的缓冲器单元中包括的缓冲器的电路图；
图9是根据本发明构思的实施例的与图6A、图6B和图7中的连接状态有关的信号的时序图；
图10A和图10B示出根据本发明构思的实施例的缓冲器单元中包括的缓冲器的框图和电路图；
图11A和图11B是根据本发明构思的另一实施例的图1的源极驱动器的布局图；
图12A和图12B是根据本发明构思的另一实施例的源极驱动器的框图；
图13A和图13B是根据本发明构思的另一实施例的源极驱动器的框图；
图14A至图16是根据本发明构思的另一实施例的源极驱动器的框图；
图17是根据本发明构思的实施例的用于操作图14A至图16中示出的源极驱动器的信号的时序图；
图18A和图18B是根据本发明构思的另一实施例的源极驱动器的框图；
图19和图20是示出根据本发明构思的实施例的操作显示驱动电路的方法的流程图。
具体实施方式
现在将参照附图以一些附加细节描述本发明构思的特定实施例。然而，本发明构思可被不同地实施，且不应该被解释为只限于示出的实施例。贯穿所编写的说明书和附图，相同的标号用于表示相同或类似的元件。
图1是根据本发明构思的实施例的显示装置1000的框图。参照图1，显示装置1000通常包括显示图像的面板1100和驱动面板1100的驱动电路。
驱动电路可包括：源极驱动器1200，驱动面板1100的多条数据线DL1至DLm；栅极驱动器1300，驱动面板1100的多条栅极线GL1至GLn；时序控制器1400，产生用于控制源极驱动器1200和栅极驱动器1300的控制信号CONT1和CONT2以及各种时序信号或数据RGB DATA；和电压产生器1500，产生可用于驱动显示装置1000的各种电压VON、VOFF、AVDD和VCOM。
包括例如平板显示器的任何类型的显示器可用作显示装置1000。平板显示器包括(但不限于)此类按惯例理解的装置，例如，液晶显示器(LCD)、有机电致发光(EL)显示器和等离子体显示面板(PDP)。为了清晰的目的，下面的描述假设显示装置1000是LCD。
面板1100包括栅极线GL1至GLn、与栅极线GL1至GLn交叉的数据线DL1至DLm、布置在栅极线GL1至GLn和数据线DL1至DLm的各交叉点的多个像素PX。尽管没有显示，但如果假设显示装置1000是薄膜晶体管(TFT)LCD，则每个像素PX包括：TFT，TFT的栅极和源极分别连接到数据线DL1至DLm之一和栅极线GL1至GLn之一；以及液晶电容器和存储电容器，连接到TFT的漏极。在此类像素结构中，当选择栅极线时，连接到选择的栅极线的像素的TFT导通，然后指示像素信息的数据信号从源极驱动器1200提供给数据线DL1至DLm。经连接的像素的TFT将数据信号提供给连接的像素的存储电容器和液晶电容器，然后，存储电容器和液晶电容器被驱动以显示图像。
时序控制器1400从外部装置(未示出)接收外部数据I_DATA、水平同步信号H_SYNC、垂直同步信号V_SYNC、时钟信号MCLK和数据使能信号DE。时序控制器1400产生像素数据RGB DATA(该像素数据RGB DATA的格式根据与源极驱动器1200的接口规范)，并将像素数据RGB DATA提供给源极驱动器1200。另外，时序控制器1400产生用于控制源极驱动器1200和栅极驱动器1300之间的操作时序的各种控制信号，将至少一个第一控制信号CONT1输出到源极驱动器1200，并将至少一个第二控制信号CONT2输出到栅极驱动器1300。电压产生器1500接收外部提供的电源电压VDD，并产生显示装置1000的操作所必需的各种电压。例如，电压产生器1500可用于产生栅极导通电压VON和栅极截止电压VOFF。然后，栅极导通电压VON和栅极截止电压VOFF可被施加到栅极驱动器1300，以产生模拟电源电压AVDD和公共电压VCOM，并将模拟电源电压AVDD和公共电压VCOM施加到源极驱动器1200。
图2是进一步示出图1的源极驱动器1200的一个可能实施例的框图。
参照图1和图2，源极驱动器1200包括：锁存器单元1210、解码器单元1220、第一开关单元1230、缓冲器单元1240和第二开关单元1250。源极驱动器1200还可包括切换控制器1260，所述切换控制器1260产生用于控制第一开关单元1230和第二开关单元1250的切换操作的各种切换控制信号。
源极驱动器1200包括与M条数据线DL1至DLm相应的M个通道，并经M个通道输出用于驱动面板1100的M个数据信号Y1至Ym。M个数据信号Y1至Ym被提供以驱动与面板1100的一条栅极线相应的像素。通过针对N条栅极线GL1-GLn分别输出M个数据信号Y1至Ym来在面板1100上显示帧。
锁存器单元1210接收和锁存用于驱动面板1100的像素数据D1至Dm。像素数据D1至Dm可以是从图1的时序控制器1400提供的像素数据RGBDATA。锁存器1210接收和存储像素数据D1至Dm，并将存储的像素数据D1至Dm并行输出到解码单元1220。
解码器单元1220将作为数字信号的像素数据D1至Dm解码成模拟电压。解码器单元1220包括多个解码器(未示出)，所述多个解码器的总数等于源极驱动器1200的M个通道的数量。将像素数据D1至Dm之一和多个灰度电压VG[1:a]提供给所述多个解码器中的每一个解码器。每个解码器对接收的像素数据解码，并基于解码结果选择和输出所述多个灰度电压VG[1:a]之一。例如，如果像素数据D1至Dm中的每一个像素数据包括K比特，且多个灰度电压VG[1:a]包括2k个灰度电压，则每个解码器对像素数据D1至Dm(像素数据D1至Dm中的每一个像素数据由K比特组成)之一解码，并基于解码结果选择和输出所述多个灰度电压VG[1:a]之一。源极驱动器1200可包括灰度电压产生器(未示出)，该灰度电压产生器产生多个灰度电压VG[1:a]。以下，由灰度电压产生器产生的电压将被称为“参考灰度电压VG[1:a]”，分别对应于M个通道的由解码器单元1220选择的电压将被称为“灰度电压V1至Vm”。
从解码器单元1220输出的灰度电压V1至Vm被顺序地提供给第一开关单元1230和缓冲器单元1240，最终提供给第二开关单元1250。第二开关单元1250的输出作为数据信号Y1至Ym被提供给面板1100的数据线DL1至DLm。第一开关单元1230包括多个开关(未示出)，并根据开关的各切换操作来控制传输路径，沿该传输路径将灰度电压V1至Vm施加到缓冲器单元1240。
在一个实施例中，缓冲器单元1240包括：第一缓冲器单元(未示出)，包括与M条数据线DL1至DLm相应的M个主缓冲器；和第二缓冲器单元(未示出)，包括至少一个子缓冲器。然而，如果第二缓冲器单元包括N个子缓冲器，则第一开关单元1230可接收M个灰度电压V1至Vm，并可针对灰度电压V1至Vm执行切换，从而将灰度电压V1至Vm施加到(M+N)个缓冲器中的M个缓冲器。
具有该配置，缓冲器单元1240接收和缓冲灰度电压V1至Vm，并产生用于驱动面板1100的数据信号Y1至Ym。如上面注意到的，缓冲器单元1240可包括多个缓冲器，例如，第一缓冲器单元和第二缓冲器单元。由缓冲器单元1240并行输出的数据信号Y1至Ym被提供给第二开关单元1250。第二开关单元1250执行各切换操作，以控制将数据信号Y1至Ym提供给数据线DL1至DLm所沿的传输路径。换句话讲，第二开关单元1250控制在(M+N)个缓冲器和M条数据线DL1至DLm之间的提供数据信号Y1至Ym所沿的传输路径。
切换控制器1260可用于响应于外部提供的信号(例如，通过图1的时序控制器1400提供的信号)来产生用于控制如上所述的不同切换操作的控制信号。由切换控制器1260产生的控制信号可被提供到第一开关单元1230、第二开关单元1250和缓冲器单元1240。例如，在图2示出的实施例中，切换控制器1260接收极性控制信号POL和时钟信号CLK1。响应于极性控制信号POL和时钟信号CLK1，切换控制器1260产生切换控制信号Ctrl_IN(INB)、Ctrl_OUT(OUTB)和Ctrl_CS(CSB)。极性控制信号POL可以与用于面板1100的极性驱动有关的脉冲周期作为特性。例如，极性控制信号POL可具有与用于面板1100的一个扫描单位或一个帧单位相应的周期。
在显示装置1000是LCD的可能性假设下，面板1100可根据极性反转方法被驱动，以防止LCD内的液晶材料的劣化。为了使用根据本发明构思的特定实施例的极性反转方法，缓冲器单元1240可包括：正缓冲器，产生具有正极性的信号；负缓冲器，产生具有负极性的信号。M个主缓冲器中的一些是正缓冲器，所述一些缓冲器接收灰度电压，并产生具有正极性的数据信号，M个主缓冲器中的另一些主缓冲器是负缓冲器，所述另一些缓冲器接收灰度电压，并产生具有负极性的数据信号。可使用N个子缓冲器产生具有相同或不同极性的数据信号。
图3A和图3B概念性地示出基于各种点反转方法之一来驱动面板的特定方法。图3A示出以像素为单位执行极性反转的普通的点反转方法，其中，通过交替提供正(+)数据信号和负(-)数据信号来驱动设置在一条栅极线上的M个像素。例如，通过向奇数的数据线提供正极性数据信号并向偶数的数据线提供负极性的数据信号来驱动第一栅极线上的像素。通过向奇数的数据线提供负极性数据信号并向偶数的数据线提供正极性的数据信号来驱动第二栅极线上的像素。
图3B示出用于驱动面板的H2点反转方法。在H2点反转方法中，通过向设置在一条栅极线上的M个像素中的每两个像素交替地提供正(+)数据信号和负(-)数据信号来驱动M个像素。例如，通过向第一数据线和第二数据线提供正极性数据信号、并向第三数据线和第四数据线提供负极性数据信号，来驱动第一栅极线上的像素。在H2点反转方法中，可针对每两个扫描单元改变每个通道的极性。还可通过针对每个扫描单元改变每个通过的极性的H2点反转方法来驱动面板。根据本发明构思的特定实施例的图1的显示装置1000或源极驱动器1200可如图3A和图3B所示地极性驱动面板1100，并还可根据其他通常理解的方法来极性驱动面板1100。
为了使用极性反转方法，图2的缓冲器单元1240中包括的第一缓冲器单元可包括M/2个正缓冲器和M/2个负缓冲器。在第一缓冲器单元中，正缓冲器和负缓冲器可交替地布置。为了改变提供给数据线DL1至DLm的信号的极性，第一开关单元1230执行切换，以向正缓冲器或负缓冲器施加灰度电压。
当使用图3A和图3B中示出的点反转方法之一时，在每个扫描周期或在每两个扫描周期中改变经每条数据线提供的数据信号的极性。例如，如果当选择了第一栅极线GL1时向第一数据线DL1提供正极性数据信号，则当选择第二栅极线GL2时向第一数据线DL1提供负极性数据信号。在这种情况下，在第二栅极线GL2上的像素被实际驱动之前，可执行电荷共享，以使充有正电荷或负电荷的数据线DL1至DLm的电压可近似等于公共电压VCOM，而不必在外部的控制下驱动数据线DL1至DLm。为了便于电荷共享，可通过浮置源极驱动器1200的所有输出端并经附加开关(未示出)使数据线DL1至DLm彼此连接来共享数据线DL1至DLm上的视在电荷。
已经采用了尺寸更大并具有更高分辨率的显示装置，帧频变得更高，以改善运动画面的图像质量，并支持三维(3D)图像。因此，从各种驱动器输出的信号需要具有高回转率(slew rate)。例如，参照图2，源极驱动器1200经M各通道输出数据信号Y1至Ym，在源极驱动器1200的输出端的开关的电阻值应该被减小，以增加数据信号Y1至Ym的回转率。然而，开关的尺寸可被增加，以减小其固有电阻(inherent resistance)，从而在减小源极驱动器1200或包括源极驱动器1200的显示驱动电路的裸片面积方面受到限制。具体地讲，不仅仅实际切换灰度电压V1至Vm或者数据信号Y1至Ym的开关，而且执行电荷共享的开关，都需要被另外包括在源极驱动器1200中。源极驱动器1200中包括的开关越多，源极驱动器1200或包括源极驱动器1200的显示驱动电路的裸片面积越大。
图4是进一步示出根据本发明构思的实施例的图1的源极驱动器1200的框图。图4的源极驱动器1200基于极性反转方法驱动面板1100(例如，液晶面板)，以防止液晶面板的劣化，并且只需要数量很少的开关执行极性反转驱动和电荷共享，从而提高了源极驱动器1200的经通道输出的信号的质量，并减小了源极驱动器1200的裸片面积。下面将描述图4的源极驱动器的操作的一个可能方法。
参照图4，在源极驱动器1200中，第一开关单元1230包括与M个灰度电压V1至Vm相应的M个开关块SWI1至SWIm。M个开关块SWI1至SWIm中的每一个开关块包括至少一个开关。缓冲器单元1240包括第一缓冲器单元1241和第二缓冲器单元1242。第一缓冲器单元1241包括与M个灰度电压V1至Vm相应的M个主缓冲器。M个主缓冲器可包括产生正极性数据信号的正缓冲器和产生负极性数据信号的负缓冲器，并正缓冲器和负缓冲器可被交替布置。第二缓冲器单元1242包括至少一个子缓冲器。图4示出第二缓冲器单元1242中包括一个子缓冲器的情况。
第二开关单元1250包括与M个数据信号Y1至Ym相应的M个开关块SWO1至SWOm。M个开关块SWO1至SWOm中的每一个开关块包括至少一个开关。第二开关单元1250从缓冲器单元1240接收数据信号Y1至Ym，并经数据线DL1至DLm将数据信号Y1至Ym提供给面板1100。
如果与源极驱动器1200的M个通道相应地并行设置M个主缓冲器，则M个主缓冲器的相对侧(例如，任意朝向的左侧和右侧)可分别被称为“第一侧”和“第二侧”。与M个主缓冲器相关设置的第一开关单元1230的M个开关块SWI1至SWIm可被称为“第一至第M开关块”。第二开关单元1250的M个开关块SWO1至SWOm可被称为“第(M+1)至第2M开关块”。第二缓冲器单元1242可设置在第一缓冲器单元1241的第一侧或第二侧。例如，参照图4，第二缓冲器单元1242可设置为与第一主缓冲器相邻，以产生正极性数据信号。第二缓冲器单元1242包括用于产生数据信号(例如，负极性数据信号)的子缓冲器，该数据信号的极性与由第一主缓冲器产生的数据信号的极性不同。
第一开关单元1230的开关块SWI1至SWIm接收灰度电压V1至Vm，并将灰度电压V1至Vm输出到缓冲器单元1240。当根据点反转方法驱动面板1100时，开关块SWI1至SWIm将灰度电压V1至Vm交替地输出到正缓冲器和负缓冲器。例如，当选择了奇数的栅极线时，第一开关块SWI1将灰度电压V1施加到正缓冲器，当选择了偶数的栅极线时，将灰度电压V1施加到负缓冲器。因此，以第一开关单元1230和第二开关单元1250按扫描单位具有第一连接状态或第二连接状态这样的方式来控制切换。
还参照图4，从(M+1)个缓冲器中选择属于第一组的M个缓冲器，以根据第一极性类型来驱动栅极线上的像素，从(M+1)个缓冲器中选择属于第二组的M个缓冲器，以根据第二极性类型来驱动栅极线上的像素。例如，当选择了第一栅极线时，第一开关单元1230具有第一连接状态，灰度电压V1至Vm被分别施加到属于第一组的缓冲器，例如，M个主缓冲器。在这种情况下，奇数的灰度电压V1、V3、......、Vm-1被分别施加到正缓冲器，偶数的灰度电压V2、V4、......、Vm被分别施加到负缓冲器。然后，当选择了第二栅极线时，第一开关单元1230具有第二连接状态，灰度电压V1至Vm被分别施加到属于第二组的缓冲器，例如，第二缓冲器单元1242的子缓冲器和第一主缓冲器SWI1至第(M-1)主缓冲器SWIm-1。在这种情况下，奇数的灰度电压V1、V3、......、Vm-1被分别施加到负缓冲器，偶数的灰度电压V2、V4、......、Vm被分别施加到正缓冲器。
当选择了第一栅极线时，第二开关单元1250也具有第一连接状态。在这种情况下，数据信号Y1至Ym从M个主缓冲器SWI1至SWIm经第二开关单元1250被施加到数据线DL1至DLm。因此，奇数的数据信号Y1、Y3、......、Ym-1具有正极性，并被施加到奇数的数据线DL1、DL3、......、DLm-1，偶数的数据信号Y2、Y4、......、Ym具有负极性，并被施加到偶数的数据线DL2、DL4、......、DLm。
当选择了第二栅极线时，第二开关单元1250具有第二连接状态，数据信号Y1至Ym从第二缓冲器单元1242的子缓冲器和第一至第(M-1)主缓冲器被施加到数据线DL1至DLm。在这种情况下，奇数的数据信号Y1、Y3、......、Ym-1具有负极性，并被施加到奇数的数据线DL1、DL3、......、DLm-1，偶数的数据信号Y2、Y4、......、Ym具有正极性，并被施加到偶数的数据线DL2、DL4、......、DLm。
可如上所述地驱动与一帧相应的N栅极线上的像素。在后一帧的情况下，可通过使用数据信号来驱动面板1100，所述数据信号的极性与在前一帧的情况下使用的数据信号的极性不同。例如，如果在先前帧中，以奇数的数据信号Y1、Y3、......、Ym-1具有正极性并且偶数的数据信号Y2、Y4、......、Ym具有负极性的方式驱动第一栅极线，则在后续帧中，以奇数的数据信号Y1、Y3、......、Ym-1具有负极性并且偶数的数据信号Y2、Y4、......、Ym具有正极性的方式驱动第一栅极线。
在图4中示出的第一开关单元1230和第二开关单元1250中，每个正缓冲器和每个负缓冲器不形成一对缓冲器，不通过使用各对缓冲器来独立地驱动两条数据线，而是使用与一个通道相应的缓冲器和在该缓冲器的第一侧布置的另一缓冲器来驱动该通道的数据线。为此，包括至少一个子缓冲器的第二缓冲器单元1242还被设置在第一缓冲器单元1241的第一侧，以通过使用主缓冲器和所述至少一个子缓冲器来形成传输路径，经所述传输路径发送数据信号Y1至Ym。
如果第一开关单元1230具有第一连接状态，则第一开关单元1230分别将灰度电压V1至Vm施加到与其对应的第一至第M主缓冲器。如果第一开关单元1230具有第二连接状态，则第一开关单元1230分别将灰度电压V1至Vm施加到设置在第一侧的子缓冲器或主缓冲器。例如，当第一开关单元1230具有第一连接状态时，第一灰度电压V1被施加到第一主缓冲器(正缓冲器)，当第一开关单元1230具有第二连接状态时，第一灰度电压V1被施加到在第一主缓冲器的第一侧的子缓冲器(负缓冲器)。当第一开关单元1230具有第一连接状态时，第三灰度电压V3被施加到第三主缓冲器(正缓冲器)，当第一开关单元1230具有第二连接状态时，第三灰度电压V3被施加到在第三主缓冲器的第一例的至少一个缓冲器之一(负缓冲器)。图4示出第三灰度电压V3被施加到与第三主缓冲器的第一侧邻近的第二主缓冲器(负缓冲器)。
综上所述，当第一开关单元1230和第二开关单元1250具有第一连接状态时，第K灰度电压被施加到对应的第K主缓冲器，当第一开关单元1230和第二开关单元1250具有第二连接状态时，第K灰度电压被施加到子缓冲器以及第一主缓冲器至第(K-1)主缓冲器中的缓冲器。这里，变量“K”表示比作为正整数的变量“M”大的正整数。换句话讲，第K主缓冲器将数据信号发送到对应的第K数据线，或设置在第K数据线的第二侧的数据线(例如，第(K+1)至第M数据线中的数据线)。这种机制展示了单向特性。通过使用朝向第一侧的单向连接来将第一开关单元1230的输出连接到缓冲器单元1240，通过使用朝向第二侧的单向连接将缓冲器单元1240的输出连接到第二开关单元1250。
图5A和图5B是进一步示出根据本发明构思的实施例的图4的源极驱动器1200中包括的第一开关单元1230和第二开关单元1250的一个可能操作的框图。图5A示出第一开关单元1230和第二开关单元1250的第一连接状态，图5B示出第一开关单元1230和第二开关单元1250的第二连接状态。下面将参照图1、图5A和图5B描述根据本发明构思的实施例的源极驱动器的操作。
第一开关单元1230和第二开关单元1250中的每一个开关单元的连接状态按扫描单位被改变。例如，当选择第一栅极线GL1时，第一开关单元1230和第二开关单元1250具有第一连接状态，当选择第二栅极线GL2时，第一开关单元1230和第二开关单元1250具有第二连接状态。当第一开关单元1230和第二开关单元1250具有第一连接状态时，第一开关单元1230的第一开关块SWI1至第M开关块SWIm分别将灰度电压V1至Vm输出到第一主缓冲器1241_1至第M主缓冲器1241_m。另外，第二开关单元1250的第(M+1)开关块SWO1至第2M开关块SWOm分别从第一主缓冲器1241_1至第M主缓冲器1241_m接收数据信号Y1至Ym，并分别将数据信号Y1至Ym输出到数据线DL1至DLm。因此，奇数的数据信号Y1、Y3、......具有正极性，偶数的数据信号Y2、Y4、......具有负极性。
当第一开关单元1230和第二开关单元1250具有第二连接状态时，第一开关单元1230的第一开关块SWI1至第M开关块SWIm分别将灰度电压V1至Vm输出到第二缓冲器单元1242的子缓冲器和第一主缓冲器12411至第(M-1)主缓冲器1241_m-1。例如，第一开关块SWI1将第一灰度电压V1输出到第二缓冲器单元1242，第二开关块SWI2将第二灰度电压V2输出到第一主缓冲器1241_1。
第二开关单元1250的第(M+1)开关块SWO1至第2M开关块SWOm分别连接到第二缓冲器单元1242的子缓冲器以及第一主缓冲器1241_1至第(M-1)主缓冲器1241_m-1的输出端。从第二缓冲器单元1242的子缓冲器输出的数据信号Y1经第(M+1)开关块SWO1被提供给第一数据线DL1。从第一主缓冲器1241_1至第(M-1)主缓冲器1241_m-1输出的数据信号Y2至Ym经第(M+2)开关块SWO2至第2M开关块SWOm分别被提供到M条数据线DL1至DLm。因此，奇数的数据信号Y1、Y3、......具有负极性，偶数的数据信号Y2、Y4、......具有正极性。
图6A和图6B是根据本发明构思的实施例的图4的第一开关单元1230和第二开关单元1250的电路图。图7是示出根据本发明构思的实施例的第二开关单元1250执行电荷共享的连接状态的电路图。图8是根据本发明构思的实施例的缓冲器单元中包括的缓冲器的电路图。图9是示出根据本发明构思的实施例的与图6A、图6B和图7中示出的连接状态有关的信号的时序图。下面将参照图9的时序图描述图6A至图8的电路图。
图6A示出第一开关单元1230和第二开关单元1250的第一连接状态，图6B示出第一开关单元1230和第二开关单元1250的第二连接状态。第一开关单元1230的每个开关块可包括至少一个开关。例如，如图6A和图6B所示，每个开关块可包括两个开关。第一开关块SWI1包括第一开关SWI1_1和第二开关SWI1_2。类似地，第二开关块SWI2至第M开关块SWIm分别包括第一开关SWI2_1、SWI3_1、......，并分别包括第二开关SWI2_2、SWI3_2、......、。开关块SWI1的第一开关SWI1_1至开关块SWIm的第一开关SWIm_1根据第一控制信号Ctrl_IN被切换成导通，开关块SWI1的第二开关SWI1_2至开关块SWIm的第二开关SWIm_2根据反转的第一控制信号Ctrl_INB被切换成导通。
第二开关单元1250的每个开关块也可包括至少一个开关。例如，第(M+1)开关块SWO1可包括第一开关SWO1_1和第二开关SWO1_2。第一开关SWO1_1连接到第一主缓冲器1241_1的输出端，第二开关SWO1_2连接到第二缓冲器单元1242的子缓冲器的输出端。类似地，在第(M+2)开关块SWO2中，第一开关SWO2_1连接到第二主缓冲器1241_2的输出端，第二开关SWO2_21连接到第一主缓冲器1241_1的输出端。在第二开关单元1250中，开关块SWO1的第一开关SWO1_1至开关块SWOm的第一开关SWOm_1根据第二控制信号Ctrl_OUT被切换成导通，第二开关SWO1_2至SWOm_2根据反转的第二控制信号Ctrl_OUTB被切换成导通。
如图9中所示的各种控制信号被提供给源极驱动器1200。例如参照图1，可将各种控制信号CONT1从时序控制器1400提供给源极驱动器1200。各种控制信号CONT1可包括图9中示出的极性控制信号POL以及控制信号Ctrl_IN、Ctrl_INB、Ctrl_OUT、Ctrl_OUTB、Ctrl_CS和Ctrl_CSB。按扫描单位反转极性控制信号POL的值。基于极性控制信号POL来产生时钟信号CLK1，可通过使用时钟信号CLK1来产生控制信号Ctrl_IN、Ctrl_INB、Ctrl_OUT、Ctrl_OUTB、Ctrl_CS和Ctrl_CSB。
当第一开关单元1230具有第一连接状态时，第一控制信号Ctrl_IN具有第一逻辑电平(例如，逻辑“高”)，反转的第一控制信号Ctrl_INB具有第二逻辑电平(例如，逻辑“低”)。因此，在第一开关单元1230的开关块SWI1至SWIm中，第一开关SWI1_1至SWIm_1导通，第二开关SWI1_2至SWIm_2截止。开关块SWI1至SWIm的输出分别输入到第一主缓冲器1241_1至第M主缓冲器1241_m。
当第二开关单元1250具有第一连接状态时，第二控制信号Ctrl_OUT具有第一逻辑电平，反转的第二控制信号Ctrl_OUTB具有第二逻辑电平。因此，在第二开关单元1250的开关块SWO1至SWOm中，第一开关SWO1_1至SWOm_1导通，第二开关SWO1_2至SWOm_2截止。因此，M个主缓冲器1241_1至1241_m的输出分别作为数据信号Y1至Ym被提供给数据线DL1至DLm。
当第一开关单元1230具有第二连接状态时，第一控制信号Ctrl_IN具有第二逻辑电平，反转的第一控制信号Ctrl_INB具有第一逻辑电平。在第一开关单元1230的开关块SWI1至SWIm中，根据第一控制信号Ctrl_IN和反转的第一控制信号Ctrl_INB，第一开关SWI1_1至SWIm_1截止，第二开关SWI1_2至SWIm_2导通。因此，灰度电压V1至Vm经第一开关单元1230被分别施加到第二缓冲器单元1242的子缓冲器和第一主缓冲器1241_1至第(M-1)主缓冲器1241_m-1。
当第二开关单元1250具有第二连接状态时，第二控制信号Ctrl_OUT具有第二逻辑电平，反转的第二控制信号Ctrl_OUTB具有第一逻辑电平。在第二开关单元1250的开关块SWO1至SWOm中，第一开关SWO1_1至SWOm_1截止，第二开关SWO1_2至SWOm_2导通。因此，第二缓冲器单元1242的子缓冲器以及第一主缓冲器1241_1至第(M-1)主缓冲器1241_m-1的输出分别作为数据信号Y1至Ym被提供给数据线DL1至DLm。
可在选择的栅极线被驱动之后以及在后续栅极线被驱动之前执行电荷共享，以使数据线DL1至DLm的电压可近似等于公共电压VCOM。参照图9，在电荷共享期间，第二控制信号Ctrl_OUT和反转的第二控制信号Ctrl_OUTB二者具有第一逻辑电平。因此，如图7所示，第二开关单元1250具有第三连接状态，在这种情况下，第二开关单元1250中包括的所有开关均导通。在电荷共享期间，所有数据线DL1至DLm电连接，并且连接的数据线DL1至DLm中包含的电荷被共享。换句话讲，数据线DL1至DLm中的一些数据线中存储的正电荷和其他数据线中存储的负电荷被共享，因此，在执行了电荷共享之后，数据线DL1至DLm的电压基本等于公共电压VCOM。
由于第二开关单元1250包括沿一个方向连接的开关，因此，所有开关可导通，以使数据线DL1至DLm彼此电连接。因此，可在不使用附加开关的情况下执行电荷共享。
为了对数据线DL1至DLm执行电荷共享，在电荷共享期间，数据线DL1至DLm需要保持浮置状态。源极驱动器1200的缓冲器单元1240中包括的每个缓冲器包括用于控制其输出的装置，以防止缓冲器单元1240的输出在电荷共享期间被发送到数据线DL1至DLm。
图8是根据本发明构思的实施例的缓冲器单元中包括的缓冲器的电路图。为了便于解释，图8仅示出一个缓冲器，例如，缓冲器单元1240中包括的第一主缓冲器1241_1，但可与第一主缓冲器1241_1类似地被构造缓冲器单元1240中包括的子缓冲器或其他的主缓冲器。
缓冲器1241_1接收缓冲器灰度电压V1和V1B，并产生数据信号Y1。图8示出差分信号(例如，灰度电压V1至V1B)被输入到缓冲器1241_1，并且缓冲器1241_1根据所述差分信号来产生单个输出信号(例如，数据信号Y1)。在图8中，内部输入PU和PD可以是通过在缓冲器1241_1中处理灰度电压V1和V1B所获得的信号。缓冲器1241_1可包括输出驱动器1243以及使能控制器1244和1245。输出驱动器1243可包括上拉PMOS晶体管和下拉NMOS晶体管。使能控制器1244和1245可分别控制输出驱动器1243的PMOS晶体管和NMOS晶体管的操作。输出驱动器1243接收内部输入PU和PD，并根据该内部输入PU和PD产生输出信号(即，数据信号Y1)。
使能控制器1244和1245根据使能控制信号Ctrl_CSB和Ctrl_CS控制输出驱动器1243的操作。参照图9，在电荷共享时间段，启用使能控制信号Ctrl_CSB和Ctrl_CS，以停用缓冲器单元。如上所述，在启用使能控制信号Ctrl_CSB和Ctrl_CS的同时，第二控制信号Ctrl_OUT和反转的第二控制信号Ctrl_OUTB二者为逻辑高。
当缓冲器1241_1被启用时，内部输入PU和PD被提供给输出驱动器1243的晶体管，缓冲器1241_1根据内部输入PU和PD来输出数据信号Y1。当根据使能控制信号Ctrl_CSB和Ctrl_CS而停用第一主缓冲器1241_1时，阻止内部输入PU和PD被发送到输出驱动器1243，并将预定电压施加到输出驱动器1243的晶体管的栅极端，以使晶体管截止。因此，缓冲器1241_1的输出端被浮置。图8示出作为模拟类型缓冲器的缓冲器1241_1，其中，使能控制器1244和1245包括模拟开关以控制缓冲器1241_1的启用/停用，但本发明构思不限于此。例如，缓冲器1241_1可被实现为数字类型的缓冲器，使能控制器1244和1245可包括数字开关，根据用于控制第一主缓冲器1241_1的启用/停用的数字控制信号来控制数字开关的切换操作。
下面关于数据线DL1至DLm的极性来描述图9中示出的第一数据信号Y1和第二数据信号Y2。分别经第一数据线DL1和第二数据线DL2来发送第一数据信号Y1和第二数据信号Y2。当选择了第一栅极线时，具有正极性的第一数据信号Y1被提供给第一数据线DL1，具有负极性的第二数据信号Y2被提供给第二数据线DL2。然后，执行电荷共享，以控制第一数据线DL1和第二数据线DL2近似等于公共电压VCOM。当选择了第二栅极线时，具有负极性的第一数据信号Y1被提供给第一数据线DL1，具有正极性的第二数据信号Y2被提供给第二数据线DL2。对图1的显示面板1100的所有栅极线重复执行这种操作。
图10A和图10B示出根据本发明构思的实施例的缓冲器单元中包括的缓冲器的框图和电路图。图10A示出这样的情况：通过使用偏置电压VB[1:a]来控制启用/停用图4的缓冲器单元1240的缓冲器。图10B是根据本发明构思的另一实施例的图10A的一个缓冲器的电路图。为了便于解释，图10A仅示出第一主缓冲器1241_1和第二主缓冲器1241_2，图10B仅示出第一主缓冲器1241_1。
参照图10A，可通过使用来自偏压产生器1270的偏置电压VB[1:b]来控制缓冲器单元1240中包括的缓冲器的启用/停用。当缓冲器单元1240正常操作时，缓冲器单元1240的每个缓冲器因偏置电压VB[1:b]而被偏置，因此正常操作。然而，在电荷共享期间，缓冲器单元1240的每个缓冲器因偏置电压VB[1:b]而被停用，以阻止从每个缓冲器输出信号。
偏压产生器1270可根据使能控制信号Ctrl_CS和Ctrl_CSB而产生偏置电压VB[1:b]，以在电荷共享期间通过使用偏置电压VB[1:b]来停用缓冲器单元1240。偏压产生器1270可被包括在图1的源极驱动器1200中，但可被设置在源极驱动器1200的外部。缓冲器单元1240的每个缓冲器可根据其结构而接收多个偏置电压(例如，图10A示出的偏置电压VB[1:b])。偏置电压VB[1:b]被公共地施加到缓冲器单元1240的缓冲器。
如图10B所示，每个缓冲器(例如，第一主缓冲器1241_1)包括输出驱动器1243和偏置电路1246。偏置电路1246可根据多个偏置电压VB[1:b]中的一些偏置电压VB[1:b](例如，偏置电压VB[x]和VB[y])来操作。提供给输出驱动器1243的内部输入PU和PD被提供给偏置电路1246的一些节点。在电荷共享期间，内部输入PU和PD根据偏置电压VB[x]和VB[y]而被分别改变成具有电源电压和地电压，改变的内部输入PU和PD阻止了从输出驱动器1243输出信号。
如图8和图10A、图10B所示，每个缓冲器的尺寸可被最小化。换句话讲，第二开关单元1250包括相对大的开关，以改善数据线的驱动，而每个缓冲器中包括的使能控制器可通过使用相对小的晶体管来实现。另外，参照图10B，在第一主缓冲器1241_1中不包括使能控制器，通过使用偏置电压VB[x]和VB[y]来控制第一主缓冲器1241_1的启用/停用。因此，第一主缓冲器1241_1的尺寸可被最小化。即，根据本发明构思的实施例，缓冲器单元1240可被最小化，并且在电荷共享期间不需要附加开关来电连接数据线，从而减小了源极驱动器1200的整个尺寸。
图11A和图11B是根据本发明构思的实施例的图1的源极驱动器1200的可能布局图。参照图11A，源极驱动器1200可包括：驱动块，可被划分成几个子驱动块；偏压产生器，用于将偏置电压施加到子驱动块。每个子驱动块可包括锁存器单元、解码器单元、第一开关单元、第二开关单元和缓冲器单元。
图11B是图11A的源极驱动器1200在尺寸方面与传统源极驱动器比较的布局框图。图11B具体示出图11A的源极驱动器1200的部分A。参照图11B，传统源极驱动器包括：开关SWO1_1、SWO2_1、SWO1_2和SWO2_2，以将缓冲器单元的输出发送到数据线；附加开关SWCS1和SWCS2，以在电荷共享期间电连接所有数据线。另一方面，在图11B中示出的源极驱动器1200中，开关SWO1_1、SWO2_1、SWO1_2和SWO2_2不仅执行用于发送数据信号的切换，而且还执行用于电连接的所有数据线的切换。因此，与传统源极驱动器不同，在源极驱动器1200中不需要包括附加开关。
图12A和图12B是根据本发明构思的另一实施例的源极驱动器2200的框图。为了便于描述，图12A和图12B仅示出源极驱动器2200中包括的第一开关单元2230、第二开关单元2250和缓冲器单元2240。
参照图12A和图12B，源极驱动器2200包括第一开关单元2230、缓冲器单元2240和第二开关单元2250。第一开关单元2230包括用于分别接收M个灰度电压V1至Vm的M个开关块SWI1至SWIm。开关块SWI1至SWIm中的每一个开关块包括至少一个开关(未示出)，并基于由所示至少一个开关执行的切换来将灰度电压V1至Vm施加到缓冲器单元2240。
缓冲器单元2240包括第一缓冲器单元2241和第二缓冲器单元2242。第一缓冲器单元2241包括与M个开关块SWI1至SWIm相应的M个主缓冲器。M个主缓冲器包括：多个正缓冲器，每个正缓冲器产生正极性数据信号；多个负缓冲器，每个负缓冲器产生负极性数据信号。另外，第二缓冲器单元2242包括至少一个子缓冲器。图12A和图12B示出包括用于输出具有相同极性的信号的两个子缓冲器作为第二缓冲器单元2242中的至少一个子缓冲器的示例。第二缓冲器单元2242被置于第一缓冲器单元2241的第一侧，例如，与第一主缓冲器2241_1邻近。第二缓冲器单元2242的至少一个子缓冲器可产生极性与由第一主缓冲器2241_1产生的信号的极性不同的信号。例如，如果第一主缓冲器2241_1是正缓冲器，则所述至少一个子缓冲器可以是负缓冲器。
第二开关单元2250连接到缓冲器单元2240的输出端，并从缓冲器单元2240接收数据信号Y1至Ym。第二开关单元2250包括与M个数据信号Y1至Ym相应的M个开关块SWO1至SWOm。M个开关块SWO1至SWOm分别连接到缓冲器单元2240中包括的多个缓冲器(例如，(M+2)个缓冲器)中的M个缓冲器。图12A和图12B示出根据本发明构思的实施例的根据点反转方法来驱动面板(未示出)。具体地讲，图12A示出第一开关单元2230和第二开关单元2250的第一连接状态，图12B示出第一开关单元2230和第二开关单元2250的第二连接状态。
参照图12A，当第一开关单元2230和第二开关单元2250具有第一连接状态时，第一开关单元2230分别将M个灰度电压V1至Vm施加到M个主缓冲器。第二开关单元2250连接到M个主缓冲器的输出端，从M个主缓冲器接收数据信号Y1至Ym，并将数据信号Y1至Ym提供给M条数据线(未示出)。在M个主缓冲器中，交替设置了正缓冲器和负缓冲器。因此，奇数的数据信号Y1、Y3、......、Ym-1具有正极性，偶数的数据信号Y2、Y4、......、Ym具有负极性。
参照图12B，当第一开关单元2230和第二开关单元2250具有第二连接状态时，第一开关单元2230将M个灰度电压V1至Vm施加到两个子缓冲器以及M个主缓冲器中的(M-2)个主缓冲器。第二开关单元2250连接到所述两个子缓冲器以及(M-2)个主缓冲器的输出端，从所述两个子缓冲器以及(M-2)个主缓冲器接收数据信号Y1至Ym，并将数据信号Y1至Ym施加到M条数据线。因此，奇数的数据信号Y1、Y3、......、Ym-1具有负极性，偶数的数据信号Y2、Y4、......、Ym具有正极性。
参照图12A和图12B，当第一开关单元2230和第二开关单元2250具有第一连接状态时，将第K灰度电压施加到与第K通道相应的第K主缓冲器。当第一开关单元2230和第二开关单元2250具有第二连接状态时，将第K灰度电压施加到在与第K通道相应的第K主缓冲器的第一例设置的缓冲器。例如，当第一开关单元2230和第二开关单元2250具有第二连接状态时，第K灰度电压被施加到与第(K-2)通道相应的第(K-2)主缓冲器。第一灰度电压V1和第二灰度电压V2被分别施加到第一子缓冲器和第二子缓冲器。
图13A和图13B是示出根据本发明构思的实施例的源极驱动器3200的框图。为了便于解释，图13A和图13B仅示出源极驱动器3200中包括的第一开关单元3230、第二开关单元3250、缓冲器单元3240。
参照图13A和图13B，源极驱动器3200包括第一开关单元3230、缓冲器单元3240和第二开关单元3250。第一开关单元3230包括与源极驱动器3200的M个通道相应的M个开关块SWI1至SWIm。缓冲器单元3240包括第一缓冲器单元3241和第二缓冲器单元3242。第一缓冲器单元3241包括与M个通道相应的M个主缓冲器。在M个主缓冲器中，交替地设置了正缓冲器和负缓冲器。第二缓冲器单元3242包括两个子缓冲器，所述两个子缓冲器之一是正缓冲器，所述两个子缓冲器的另一个是负缓冲器。第二开关单元3250包括与M个通道相应的M个开关块SWO1至SWOm。图13A和图13B示出根据本发明构思的实施例的根据H2点反转方法来驱动面板(未示出)。具体地讲，图13A示出第一开关单元3230和第二开关单元3250的第一连接状态，图13B示出第一开关单元3230和第二开关单元3250的第二连接状态。
当第一开关单元3230和第二开关单元3250具有第一连接状态时，第一开关单元3230的一些开关块接收灰度电压，并将灰度电压施加到相应的主缓冲器。第一开关单元3230的其他开关块接收灰度电压，并将灰度电压施加到在相应主缓冲器的第一侧设置的主缓冲器或子缓冲器。例如，关于第一开关单元3230的第一开关块SWI1至第四开关块SWI4，第一开关块SWI1和第四开关块SWI4分别将灰度电压V1和V4施加到相应的第一主缓冲器和第四主缓冲器，第二开关块SWI2将灰度电压V2施加到第二缓冲器单元3242的第一子缓冲器(正缓冲器)。第三开关块SWI3将灰度电压V3施加到第二缓冲器单元3242的第二子缓冲器(负缓冲器)。
经第二开关单元3250的第一开关块SWO1和第四开关块SWO4将第一主缓冲器和第四主缓冲器的输出提供给第一数据线DL1和第四数据线DL4。经第二开关单元3250的第二开关块SWO2和第三开关块SWO3将第一子缓冲器和第二子缓冲器的输出提供给第二数据线DL2和第三数据线DL3。因此，第一数据信号Y1和第二数据信号Y2具有正极性，第三数据信号Y3和第四数据信号Y4具有负极性。以上描述也可被应用于其他开关块，因此，根据H2点反转方法驱动来面板的像素。
当第一开关单元3230和第二开关单元3250具有第二连接状态时，第一开关单元3230的第二开关块SWI2和第三开关块SWI3接收灰度电压V2和V3，并将灰度电压V2和V3分别施加到相应的第二主缓冲器和第三主缓冲器。第一开关块SWI1将灰度电压V1施加到第二缓冲器单元3242的第二子缓冲器(负缓冲器)，第四开关块SWI4将灰度电压V4施加到第一主缓冲器(正缓冲器)。经第二开关单元3250的第二开关块SWO2和第三开关块SWO3来将第二主缓冲器和第三主缓冲器的输出提供给第二数据线DL2和第三数据线DL3。经第一开关块SWO1和第四开关块SWO4来将第二子缓冲器和第一主缓冲器的输出提供给第一数据线DL1和第四数据线DL4。因此，第一数据信号Y1和第二数据信号Y2具有负极性，第三数据信号Y3和第四数据信号Y4具有正极性。
参照图13A和图13B，根据第一开关单元3230和第二开关单元3250的连接状态，第K灰度电压被施加到与第K通道相应的第K主缓冲器或在第K主缓冲器的第一侧设置的缓冲器。例如，当第一开关单元3230和第二开关单元3250具有第一连接状态时，第四灰度电压V4被施加到第四主缓冲器(负缓冲器)，当第一开关单元3230和第二开关单元3250具有第二连接状态时，第四灰度电压V4被施加到第四主缓冲器的第一侧的正缓冲器(第一主缓冲器)。另一方面，当第一开关单元3230和第二开关单元3250具有第二连接状态时，第三灰度电压V3被施加到第三主缓冲器(负缓冲器)，当第一开关单元3230和第二开关单元3250具有第一连接状态时，第三灰度电压V3被施加到第三主缓冲器的第一侧的负缓冲器(第二子缓冲器)。
图14A、图14B、图15A、图15B和图16是示出根据本发明构思的实施例的源极驱动器4200的框图。根据当前实施例，源极驱动器4200可基于点反转方法和H2点反转方法来驱动面板(未示出)。具体地讲，图14A和图14B示出根据点反转方法驱动面板的第一开关单元4230和第二开关单元4250的连接状态。图15A和图15B示出根据H2点反转方法驱动面板的第一开关单元4230和第二开关单元4250的连接状态。图16示出执行电荷共享的第二开关单元4250的连接状态。为了便于解释，假设与源极驱动器4200有关的示出的实施例包括八(8)个通道。
图14A示出第一开关单元4230和第二开关单元4250的第一连接状态。当第一开关单元4230具有第一连接状态时，第一灰度电压V1至第八灰度电压V8分别被施加到第一缓冲器单元4241的第一主缓冲器至第八主缓冲器。当第二开关单元4250具有第一连接状态时，数据信号Y1至Y8从第一主缓冲器至第八主缓冲器提供给面板(未示出)。奇数的数据信号Y1、Y3、Y5和Y7具有正极性，偶数的数据信号Y2、Y4、Y6和Y8具有负极性。
参照图14B，当第一开关单元4230具有第二连接模式时，奇数的灰度电压V1、V3、V5、V7分别被施加到负缓冲器，偶数的灰度电压V2、V4、V6、V8分别被施加到正缓冲器。为此，第一灰度电压V1至第八灰度电压V8中的每一个灰度电压被施加到主缓冲器或在相应主缓冲器的第一侧设置的子缓冲器。例如，第一灰度电压V1和第三灰度电压V3分别被施加到第一子缓冲器和第二子缓冲器，第五灰度电压V5和第七灰度电压V7分别被施加到每个均输出负极性数据信号的第二主缓冲器和第四主缓冲器。偶数的灰度电压V2、V4、V6、V8分别被施加到每个均输出正极性数据信号的第一主缓冲器、第三主缓冲器、第五主缓冲器和第七主缓冲器。因此，奇数的数据信号Y1、Y3、Y5和Y7具有负极性，偶数的数据信号Y2、Y4、Y6和Y8具有正极性。
如果开关被连接以基于点反转方法和H2点反转方法二者来驱动面板，则即使当第二开关单元4250中包括的所有M个开关块均导通时，数据线中的一些数据线与其他数据线中的一些数据线可能没有电连接。例如，如图14A和图14B所示，当第二开关单元4250的所有M个开关块均导通时，第一数据线、第二数据线、第五数据线和第六数据线电连接，第三数据线、第四数据、第七数据线和第八数据线电连接。
因此，为了电连接所有数据线，第二开关单元4250不仅可包括M个开关块，还可包括至少一个附加开关(例如，用于执行电荷共享的附加开关4255和4256)。当数据信号Y1至数据信号Y8被发送时，附加开关4255和4256截止，当电荷共享被执行时，附加开关4255和4256导通。可根据图9中示出的控制信号Ctrl_CS和Ctrl_CSB来将附加开关4255和4256切换成导通。即使源极驱动器4200包括多个通道，但用于电荷共享的附加开关的数量可以被限制为1个或2个。因此，可防止用于电荷共享的开关的数量与通道的数量成比例地增加。
下面将参照图17的时序图描述图15A和图15B示出的源极驱动器4200的操作。如上所述，图15A和图15B示出的源极驱动器4200根据H2点反转方法驱动面板(未示出)。图15A和图15B示出源极驱动器4200针对每两个扫描单位反转每个通道的极性，如图3B所示。针对每两个扫描单位反转极性控制信号POL的逻辑电平，时钟信号CLK1的频率可以是极性控制信号POL的频率的两倍。
当第一控制信号Ctrl_IN具有第一逻辑电平并且反转的第一控制信号Ctrl_INB具有第二逻辑电平时，第一开关单元4230具有第一连接状态。当第二控制信号Ctrl_OUT具有第一逻辑电平并且反转的第二控制信号Ctrl_OUTB具有第二逻辑电平时，第二开关单元4250具有第一连接状态。当第一开关单元4230和第二开关单元4250具有第一连接状态时，第二灰度电压V2、第三灰度电压V3以及第六灰度电压V6和第七灰度电压V7被施加到负缓冲器，其他灰度电压V1、V4、V5、V8被施加到正缓冲器。例如，第一灰度电压V1、第二灰度电压V2分别被施加到相应的第一主缓冲器和第二主缓冲器，第五灰度电压V5和第六灰度电压V6分别被施加到相应的第五主缓冲器和第六缓冲器。另一方面，第三灰度电压V3和第七灰度电压V7分别被施加到在相应缓冲器的第一侧设置的负缓冲器(例如，第二子缓冲器和第四主缓冲器)，第四灰度电压V4和第八灰度电压V8分别被施加到在相应缓冲器的第一侧的正缓冲器(例如，第三主缓冲器和第七主缓冲器)。因此，第二数据信号Y2、第三数据信号Y3、第六数据信号Y6、第七数据信号Y7具有负极性，其他数据信号Y1、Y4、Y5、Y8具有正极性。
然后，第一控制信号Ctrl_IN具有第二逻辑电平，反转的第一控制信号Ctrl_INB具有第一逻辑电平，因此，第一开关单元4230具有第二连接状态。另外，第二控制信号Ctrl_OUT具有第二逻辑电平，反转的第二控制信号Ctrl_OUTB具有第一逻辑电平，因此，第二开关单元4250具有第二连接状态。当第一开关单元4230和第二开关单元4250具有第二连接状态时，第二灰度电压V2和第三灰度电压V3以及第六灰度电压V6、第七灰度电压V7被施加到正缓冲器，其他灰度电压V1、V4、V5、V8被施加到负缓冲器。例如，第三灰度电压V3和第四灰度电压V4分别被施加到相应的第三主缓冲器和第四主缓冲器，第七灰度电压V7和第八灰度电压V8分别被施加到相应的第七主缓冲器和第八主缓冲器。第一灰度电压V1和第五灰度电压V5分别被施加到在相应缓冲器的第一侧设置的负缓冲器(例如，第一子缓冲器和第二主缓冲器)，第二灰度电压V2和第六灰度电压V6分别被施加到在相应缓冲器的第一侧设置的正缓冲器(例如，第一主缓冲器和第五主缓冲器)。因此，第二数据信号Y2、第三数据信号Y3、第六数据信号Y6、第七数据信号Y7具有正极性，其他数据信号Y1、Y4、Y5、Y8具有负极性。
参照图15A和图15B，针对每两个扫描单位改变每个通道的极性，因此，针对每两个扫描单位反转极性控制信号POL的逻辑电平。然而，本发明构思不限于此，本领域技术人员将认识到，通过调整图17中示出的信号定义，针对每个扫描单位反转每个通道的极性。
图16是示出根据本发明构思的实施例的在数据线之间执行电荷共享的源极驱动器4200的操作的电路图。不管源极驱动器4200是基于点反转方法还是基于H2点反转方法驱动面板(未示出)，可以以相同方式执行图16的电荷共享。在电荷共享期间，第二控制信号Ctrl_OUT和反转的第二控制信号Ctrl_OUTB具有第一逻辑电平，并且使能控制信号Ctrl_CS被启用。因此，第二开关单元4250具有第三连接状态，第二开关单元4250的所有开关导通，以电连接数据线(未示出)。另外，在电荷共享期间，使能控制信号Ctrl_CS被启用，缓冲器单元4240中包括的所有缓冲器被停用。
图18A和图18B是根据本发明构思的实施例的源极驱动器5200的框图。参照图18A和图18B，在源极驱动器5200中，两个缓冲器形成共享输入或输出的一对缓冲器，用于执行电荷共享的附加开关的数量可以少于传统源极驱动器使用的用于执行电荷共享的附加开关的数量。
图18A示出根据本发明构思的实施例的通过使用点反转方法驱动面板(未示出)的一个方法。为了便于解释，图18A示出仅针对第一开关单元5230和第二开关单元5250之一的连接状态。
参照图18A，在缓冲器单元5240中，以每两个缓冲器形成一对缓冲器的方式来布置缓冲器。另外，每个正缓冲器和每个负缓冲器形成共享输入或输出的一对缓冲器。每对缓冲器驱动一对数据线。例如，当第一开关单元5230和第二开关单元5250具有第一连接状态时，第一灰度电压V1被施加到第一主缓冲器，第二灰度电压V2被施加到第二主缓冲器。当第一开关单元5230和第二开关单元5250具有第二连接状态时，第一灰度电压V1被施加到第二主缓冲器，第二灰度单元V2被施加到第一主缓冲器。
在电荷共享期间，所有的数据线必须电连接，并保持为浮置状态。为此，连接到缓冲器的输出端的所有开关应该截止，附加开关需要电连接多对数据线。相反，根据图18A的实施例，缓冲器单元5240中包括的缓冲器如图8或图10所示被配置，其中，缓冲器单元5240的每个缓冲器包括用于浮置其输出端的使能控制器(未示出)。可通过根据图9或图17的使能控制信号Ctrl_CS和Ctrl_CSB浮置缓冲器单元5240的输出端并导通第二开关单元5250的所有开关，来执行电荷共享。在这种情况下，第二开关单元5250仅包括用于连接多对数据线的附加开关，但不需要用于将每对数据线中的两条数据线彼此连接的附加开关。
图18B示出根据本发明构思的实施例的执行电荷共享的源极驱动器5200的操作的另一方法。可通过导通第二开关单元5250的所有开关并浮置缓冲器单元5240的缓冲器的所有输出端，来执行电荷共享。
图19和图20是示出根据本发明构思的实施例的操作显示驱动电路的方法的流程图。下面将通过使用图1和图2的显示装置1000和源极驱动器1200作为操作环境来描述图19和图20中示出的示例性方法。
参照图19，源极驱动器1200接收由数字信号组成的像素数据(S11)。每个像素数据可包括至少一比特。源极驱动器1200的解码器单元1220对像素解码，并产生与源极驱动器1200的M个通道相应的灰度电压V1至Vm(S12)。
第一开关单元1230接收和切换灰度电压V1至Vm，并将切换结果输出到缓冲器单元1240(S13)。缓冲器单元1240包括第一缓冲器单元和第二缓冲器单元(未示出)，第一缓冲器单元包括与M个通道相应的M个主缓冲器，第二缓冲器单元包括至少一个子缓冲器，例如，N个子缓冲器。第一开关单元1230的连接状态按扫描单位被改变。例如，当选择了奇数的栅极线时，第一开关单元1230具有第一连接状态，当选择了偶数的栅极线时，第一开关单元1230具有第二连接状态。根据第一开关单元1230的连接状态，第一开关单元1230控制传输路径，沿该传输路径将灰度电压V1至Vm施加到缓冲器单元1240。
然后，缓冲器单元1240缓冲灰度电压V1至Vm，并产生数据信号Y1至Ym(S14)。缓冲器单元1240包括多个正缓冲器和多个负缓冲器。灰度电压V1至Vm中的一些灰度电压被施加到所述多个正缓冲器，其他的灰度电压被施加到所述多个负缓冲器。因此，从缓冲器单元1240输出的数据信号Y1至Ym中的一些数据信号具有正极性，其他数据信号具有负极性。数据信号Y1至Ym被提供给第二开关1250。
第二开关1250控制传输路径，沿所述传输路径将数据信号Y1至Ym发送到数据线DL1至DLm(S15)。当第一开关单元1230具有第一连接状态时，第二开关单元1250也具有第一连接状态。经数据线DL1至DLm将与扫描线相应的数据信号Y1至Ym提供给面板1100，根据数据信号Y1至Ym来驱动面板1100(S16)。
参照图20，根据图19中显示的操作来驱动面板1100的栅极线(例如，第一栅极线)(S21)。然后，驱动面板1100的另一栅极线(例如，第二栅极线)。在驱动第二栅极线之前，数据线DL1至DLm电连接，以执行电荷共享。为此，缓冲器单元1240的缓冲器的输出端被浮置(S22)。为了执行操作S22，缓冲器单元1240的第一缓冲器中包括的所有主缓冲器和子缓冲器以及第二缓冲器单元可被浮置。
第二开关1250的所有开关导通，以电连接数据线DL1至DLm(S23)。如上所述，第二开关单元1250可包括与M个通道相应的M个开关块(未示出)。另外，如图16所示，还可使用小数量的开关以防止数据线DL1至DLm中的属于一组的数据线和属于另一组的数据线彼此电绝缘。当第二开关1250的所有开关均导通时，数据线DL1至DLm彼此电连接(S24)。然后，在数据线DL1至DLm之间执行电荷共享(S25)。在完成了电荷共享之后，驱动第二栅极线(S26)。可以以与图19中示出的操作相同或类似的方式来执行第二栅极线的驱动。对N条栅极线GL1至GLn重复执行驱动。
尽管已参照本发明构思的特定实施例具体显示和描述了本发明构思，但在不脱离权利要求的范围的情况下，可在形式和细节上进行各种改变。

Claims (22)

1.一种显示驱动电路，包括：
缓冲器单元，接收灰度电压并产生用于驱动面板的数据信号，所述缓冲器单元包括第一缓冲器单元和第二缓冲器单元，其中，第一缓冲器单元包括与面板的M条数据线相应的M个主缓冲器，第二缓冲器单元包括N个子缓冲器；
第一开关单元，控制灰度电压被施加到缓冲器单元所沿的传输路径；
第二开关单元，包括用于控制数据信号被提供给数据线所沿的传输路径的开关，其中，当执行电荷共享时，所述开关导通，
其中，“M”是正整数，“N”是小于M的正整数。
2.如权利要求1所述的显示驱动电路，其中，M个主缓冲器和N个子缓冲器中的每一个缓冲器包括：
输出驱动器，产生数据信号；
使能控制器，响应于第一控制信号选择性地启用相应的缓冲器。
3.如权利要求2所述的显示驱动电路，其中，M个主缓冲器和N个子缓冲器在电荷共享期间被停用。
4.如权利要求1所述的显示驱动电路，其中，当第一开关单元和第二开关单元具有第一连接状态时，从M个主缓冲器之一输出的数据信号被提供给第一数据线，当第一开关单元和第二开关单元具有第二连接状态时，从N个子缓冲器之一输出的数据信号被提供给第一数据线。
5.如权利要求1所述的显示驱动电路，其中，第一缓冲器单元的M个主缓冲器与M条数据线相应地并行设置，第二缓冲器单元设置在第一缓冲器单元的第一侧。
6.如权利要求5所述的显示驱动电路，其中，第K灰度电压根据第一开关单元的连接状态被施加到相应的第K主缓冲器，或者被施加到在第K主缓冲器的第一侧设置的子缓冲器和主缓冲器之一，其中，“K”是小于或等于M的正整数。
7.如权利要求1所述的显示驱动电路，其中，第二开关单元还包括电连接数据线的至少一个附加开关，从而在数据信号被提供给数据线的同时，所述至少一个附加开关截止，在电荷共享被执行的同时，所述至少一个附加开关导通。
8.一种显示驱动电路，包括：
缓冲器单元，接收灰度电压并产生用于驱动面板的数据信号，所述缓冲器单元包括与M条数据线相应的(M+N)个缓冲器；
第一开关单元，控制灰度电压被施加到缓冲器单元所沿的传输路径；
第二开关单元，控制数据信号被提供给所述M条数据线所沿的传输路径，
其中，第一开关单元和第二开关单元被配置为在第一连接状态下使(M+N)个缓冲器中的属于第一组的M个缓冲器输出，并还被配置为在第二连接状态下使(M+N)个缓冲器中的属于第二组的M个缓冲器输出，
其中，“M”是正整数，“N”是小于M的正整数。
9.如权利要求8所述的显示驱动电路，其中，第二开关单元包括第一开关，所述第一开关控制数据信号被提供所沿的传输路径，在电荷共享被执行时，所有第一开关导通。
10.如权利要求9所述的显示驱动电路，其中，第二开关单元还包括第二开关，所述第二开关电连接数据线，从而在数据信号被输出到数据线的同时第二开关截止，并且在电荷共享的同时第二开关导通。
11.如权利要求9所述的显示驱动电路，其中，(M+N)个缓冲器中的至少一个缓冲器包括：
输出驱动器，产生数据信号；
使能控制器，根据第一控制信号选择性地启用相应的缓冲器。
12.如权利要求11所述的显示驱动电路，其中，在电荷共享期间，使能控制器停用相应的缓冲器。
13.如权利要求8所述的显示驱动电路，其中，当面板的奇数的栅极线被驱动时，属于第一组的M个缓冲器被选择，当面板的偶数的栅极线被驱动时，属于第二组的M个缓冲器被选择。
14.一种用于驱动面板的数据线的源极驱动器，所述源极驱动器包括：
缓冲器单元，接收灰度电压并产生用于驱动面板的数据信号，所述缓冲器单元包括第一缓冲器单元和第二缓冲器单元，其中，第一缓冲器单元包括与面板的M条数据线相应的M个主缓冲器，第二缓冲器单元包括N个子缓冲器；
第一开关单元，控制灰度电压被施加到缓冲器单元所沿的传输路径；
第二开关单元，包括用于控制数据信号被提供给数据线所沿的传输路径的开关，其中，当电荷共享被执行时，所述开关导通，
其中，“M”是正整数，“N”是小于M的正整数。
15.如权利要求14所述的源极驱动器，其中，M个主缓冲器和N个子缓冲器中的每一个缓冲器包括：
输出驱动器，产生数据信号；
使能控制器，响应于第一控制信号选择性地启用相应的缓冲器。
16.如权利要求15所述的源极驱动器，其中，在电荷共享期间，M个主缓冲器和N个子缓冲器被停用。
17.如权利要求14所述的源极驱动器，其中，第一缓冲器单元的M个主缓冲器与所述M条数据线相应地并行设置，第二缓冲器单元设置在第一缓冲器单元的第一侧。
18.如权利要求17所述的源极驱动器，其中，第一缓冲器单元被配置为在第一连接状态下使第K灰度电压被施加到相应的第K主缓冲器或者在第K主缓冲器的第一侧设置的子缓冲器和主缓冲器之一，其中，“K”是小于或等于M的正整数。
19.如权利要求14所述的源极驱动器，其中，第一开关单元和第二开关单元被配置为在第一连接状态下使从M个主缓冲器和N个子缓冲器中选择的属于第一组的M个缓冲器的输出被提供给所述M条数据线，第一开关单元和第二开关单元还被配置为在第二连接状态下使从M个主缓冲器和N个子缓冲器中选择的属于第二组的M个缓冲器的输出被提供给所述M条数据线。
20.如权利要求14所述的源极驱动器，其中，第二开关单元还包括电连接数据线的至少一个附加开关，其中，在数据信号被提供给数据线的同时，所述至少一个附加开关截止，在电荷共享被执行的同时，所述至少一个附加开关导通。
21.一种显示装置，包括显示图像的面板和驱动面板的驱动电路，其中，驱动电路包括用于驱动面板的数据线的源极驱动器，所述源极驱动器包括：
缓冲器单元，接收灰度电压并产生用于驱动面板的数据信号，所述缓冲器单元包括第一缓冲器单元和第二缓冲器单元，其中，第一缓冲器单元包括与面板的M条数据线相应的M个主缓冲器，第二缓冲器单元包括N个子缓冲器；
第一开关单元，控制灰度电压被施加到缓冲器单元所沿的传输路径；
第二开关单元，包括用于控制数据信号被提供给数据线所沿的传输路径的开关，其中，当电荷共享被执行时，所述开关导通，
其中，“M”是正整数，“N”是小于M的正整数。
22.一种操作用于驱动面板的显示驱动电路的方法，其中，所述显示驱动电路包括第一缓冲器单元和第二缓冲器单元，所述第一缓冲器单元具有与M条数据线相应的M个主缓冲器，所述第二缓冲器单元具有N个子缓冲器，所述方法包括下述步骤：
通过使用第一缓冲器单元和第二缓冲器单元来产生数据信号；
通过选择性地切换第一开关单元中的开关来控制灰度电压被施加到第一缓冲器单元和第二缓冲器单元所沿的传输路径；
通过选择性地切换第二开关单元中的开关来控制数据信号被提供给所述M条数据线所沿的传输路径；
通过使用第二开关单元中的开关来电连接所述M条数据线，以执行电荷共享，
其中，“M”是正整数，“N”是小于M的正整数。
CN2011104619144A 2011-01-04 2011-12-31 显示驱动电路、源极驱动器、显示装置及其操作方法 Pending CN102592533A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0000549 2011-01-04
KR1020110000549A KR20120079321A (ko) 2011-01-04 2011-01-04 디스플레이 구동회로, 이를 포함하는 디스플레이 장치 및 디스플레이 구동회로의 동작방법

Publications (1)

Publication Number Publication Date
CN102592533A true CN102592533A (zh) 2012-07-18

Family

ID=46380394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011104619144A Pending CN102592533A (zh) 2011-01-04 2011-12-31 显示驱动电路、源极驱动器、显示装置及其操作方法

Country Status (6)

Country Link
US (1) US20120169783A1 (zh)
JP (1) JP2012141609A (zh)
KR (1) KR20120079321A (zh)
CN (1) CN102592533A (zh)
DE (1) DE102011089176A1 (zh)
TW (1) TW201237843A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104778935A (zh) * 2015-04-30 2015-07-15 京东方科技集团股份有限公司 显示面板及其驱动方法、像素驱动电路及显示装置
CN105405379A (zh) * 2014-09-05 2016-03-16 三星电子株式会社 显示器驱动器和显示方法
CN109697965A (zh) * 2017-10-23 2019-04-30 新相微电子(上海)有限公司 低功率薄膜晶体管液晶显示控制芯片、驱动装置及控制方法
CN110570797A (zh) * 2018-06-05 2019-12-13 三星电子株式会社 显示设备及其接口连接操作
CN111667786A (zh) * 2019-03-08 2020-09-15 奇景光电股份有限公司 输出缓冲器
TWI713005B (zh) * 2017-09-01 2020-12-11 瑞鼎科技股份有限公司 源極驅動器及其運作方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8582380B2 (en) 2011-12-21 2013-11-12 Micron Technology, Inc. Systems, circuits, and methods for charge sharing
TWI451394B (zh) * 2011-12-30 2014-09-01 Orise Technology Co Ltd 應用於顯示面板之控制裝置及其控制方法
US8861285B2 (en) * 2012-02-09 2014-10-14 Micron Technology, Inc. Apparatuses and methods for line charge sharing
TWI469116B (zh) 2012-09-18 2015-01-11 Novatek Microelectronics Corp 負載驅動裝置及其驅動方法
KR102049228B1 (ko) * 2013-04-29 2019-11-28 삼성전자 주식회사 전력 소모를 줄일 수 있는 전하 공유 방법과 상기 방법을 수행할 수 있는 장치들
CN103617775B (zh) * 2013-10-28 2015-12-30 北京大学深圳研究生院 移位寄存器单元、栅极驱动电路及显示器
CN105446402B (zh) 2014-08-04 2017-03-15 北京大学深圳研究生院 可控电压源、移位寄存器及其单元和一种显示器
KR102303949B1 (ko) 2014-08-29 2021-09-17 주식회사 실리콘웍스 디스플레이 구동 장치의 출력 회로 및 스위칭 회로
KR102283377B1 (ko) * 2014-12-30 2021-07-30 엘지디스플레이 주식회사 표시장치와 그 게이트 구동 회로
CN107305761B (zh) * 2016-04-25 2021-07-16 三星电子株式会社 数据驱动器、显示驱动电路和显示驱动电路的操作方法
KR102199149B1 (ko) * 2017-03-29 2021-01-07 매그나칩 반도체 유한회사 디스플레이 패널 용 소스 드라이버 유니트
KR102630591B1 (ko) * 2019-12-26 2024-01-29 엘지디스플레이 주식회사 표시 장치용 구동 유닛
JP6795714B1 (ja) * 2020-01-27 2020-12-02 ラピスセミコンダクタ株式会社 出力回路、表示ドライバ及び表示装置
KR20220014374A (ko) * 2020-07-23 2022-02-07 삼성디스플레이 주식회사 데이터-스캔 통합 칩을 포함하는 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030048670A1 (en) * 2001-06-01 2003-03-13 Stmicroelectronics S.R.L. Output buffer for a nonvolatile memory with output signal switching noise reduction, and nonvolatile memory comprising the same
US20040104872A1 (en) * 2002-12-03 2004-06-03 Lg.Philips Lcd Co., Ltd. Apparatus and method data-driving for liquid crystal display device
US20070139350A1 (en) * 2005-12-19 2007-06-21 Keiko Kawaguchi Amplification circuit, driver circuit for display, and display
US20080079683A1 (en) * 2003-04-12 2008-04-03 Nec Electronics Corporation Display device, driver circuit therefor, and method of driving same
CN101281724A (zh) * 2008-05-21 2008-10-08 深圳和而泰智能控制股份有限公司 Oled显示控制装置及方法
US20090109201A1 (en) * 2007-10-30 2009-04-30 Samsung Electronics Co., Ltd. Liquid crystal display device having improved visibility

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102358B1 (ko) * 2009-11-30 2012-01-05 주식회사 실리콘웍스 디스플레이 패널 구동 회로 및 그의 구동 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030048670A1 (en) * 2001-06-01 2003-03-13 Stmicroelectronics S.R.L. Output buffer for a nonvolatile memory with output signal switching noise reduction, and nonvolatile memory comprising the same
US20040104872A1 (en) * 2002-12-03 2004-06-03 Lg.Philips Lcd Co., Ltd. Apparatus and method data-driving for liquid crystal display device
US20080079683A1 (en) * 2003-04-12 2008-04-03 Nec Electronics Corporation Display device, driver circuit therefor, and method of driving same
US20070139350A1 (en) * 2005-12-19 2007-06-21 Keiko Kawaguchi Amplification circuit, driver circuit for display, and display
US20090109201A1 (en) * 2007-10-30 2009-04-30 Samsung Electronics Co., Ltd. Liquid crystal display device having improved visibility
CN101281724A (zh) * 2008-05-21 2008-10-08 深圳和而泰智能控制股份有限公司 Oled显示控制装置及方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405379A (zh) * 2014-09-05 2016-03-16 三星电子株式会社 显示器驱动器和显示方法
CN104778935A (zh) * 2015-04-30 2015-07-15 京东方科技集团股份有限公司 显示面板及其驱动方法、像素驱动电路及显示装置
TWI713005B (zh) * 2017-09-01 2020-12-11 瑞鼎科技股份有限公司 源極驅動器及其運作方法
CN109697965A (zh) * 2017-10-23 2019-04-30 新相微电子(上海)有限公司 低功率薄膜晶体管液晶显示控制芯片、驱动装置及控制方法
CN110570797A (zh) * 2018-06-05 2019-12-13 三星电子株式会社 显示设备及其接口连接操作
CN111667786A (zh) * 2019-03-08 2020-09-15 奇景光电股份有限公司 输出缓冲器
CN111667786B (zh) * 2019-03-08 2023-07-21 奇景光电股份有限公司 输出缓冲器

Also Published As

Publication number Publication date
US20120169783A1 (en) 2012-07-05
TW201237843A (en) 2012-09-16
KR20120079321A (ko) 2012-07-12
DE102011089176A1 (de) 2012-07-05
JP2012141609A (ja) 2012-07-26

Similar Documents

Publication Publication Date Title
CN102592533A (zh) 显示驱动电路、源极驱动器、显示装置及其操作方法
CN100476524C (zh) 包含栅极驱动器的液晶显示器面板
US10204545B2 (en) Gate driver and display device including the same
US9064446B2 (en) Display device, method of driving display device, and electronic appliance
US20150138176A1 (en) Scanning signal line drive circuit and display device provided with same
CN103761944A (zh) 一种栅极驱动电路、显示装置及驱动方法
JP2013182102A (ja) 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器
CN100444218C (zh) 显示驱动器及电光学装置
US10748465B2 (en) Gate drive circuit, display device and method for driving gate drive circuit
WO2013047363A1 (ja) 走査信号線駆動回路およびそれを備える表示装置
CN101339730A (zh) 数据线驱动电路、显示设备以及驱动数据线的方法
US8736531B2 (en) Driving device for liquid crystal display panel
CN102201192B (zh) 电平移位电路、数据驱动器及显示装置
US8890856B2 (en) Display driving circuit, display device and display driving method
CN105047161A (zh) 像素单元驱动装置、方法和显示装置
JP2007179017A (ja) 画像表示装置、及び画像表示方法
CN103135272A (zh) 立体图像显示器
JPWO2013118652A1 (ja) 表示装置およびその駆動方法
CN101655642B (zh) 液晶显示面板及其驱动方法
US7821486B2 (en) Drive circuit of display device and method for driving the display device
JP6944334B2 (ja) 表示装置
US10134350B2 (en) Shift register unit, method for driving same, gate driving circuit and display apparatus
US20140246989A1 (en) Charge recycling device and panel driving apparatus and driving method using the same
US20140252964A1 (en) Display device and common voltage generator thereof
CN101276562A (zh) 显示驱动电路和用于控制其信号的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120718