KR102303949B1 - 디스플레이 구동 장치의 출력 회로 및 스위칭 회로 - Google Patents

디스플레이 구동 장치의 출력 회로 및 스위칭 회로 Download PDF

Info

Publication number
KR102303949B1
KR102303949B1 KR1020140113780A KR20140113780A KR102303949B1 KR 102303949 B1 KR102303949 B1 KR 102303949B1 KR 1020140113780 A KR1020140113780 A KR 1020140113780A KR 20140113780 A KR20140113780 A KR 20140113780A KR 102303949 B1 KR102303949 B1 KR 102303949B1
Authority
KR
South Korea
Prior art keywords
output
voltage
pull
switch
switches
Prior art date
Application number
KR1020140113780A
Other languages
English (en)
Other versions
KR20160026038A (ko
Inventor
김영복
김영태
나준호
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020140113780A priority Critical patent/KR102303949B1/ko
Priority to US14/837,159 priority patent/US9916807B2/en
Priority to CN201620394469.2U priority patent/CN205751479U/zh
Priority to CN201520663030.0U priority patent/CN205428461U/zh
Publication of KR20160026038A publication Critical patent/KR20160026038A/ko
Application granted granted Critical
Publication of KR102303949B1 publication Critical patent/KR102303949B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 디스플레이 구동 장치의 출력 회로를 개시한다. 이러한 디스플레이 구동 장치의 출력 회로는, 반전된 극성을 갖는 한 쌍의 입력신호를 버퍼링하여 한 쌍의 출력신호를 출력하는 출력 버퍼부; 및 출력구간에서 상기 출력신호를 다이렉트 경로 또는 크로스 경로를 통해 한 쌍의 출력단에 전달하고, 반복되는 상기 출력구간 사이의 차지 쉐어링 구간에서 상기 출력 버퍼부의 풀업 전압과 풀다운 전압의 미들 전압을 이용하여 상기 출력단을 차지 쉐어링하는 스위칭부;를 포함한다.

Description

디스플레이 구동 장치의 출력 회로 및 스위칭 회로{OUTPUT CIRCUIT AND SWITCHING CIRCUIT OF DISPLAY DRIVING APPARATUS}
본 발명은 디스플레이 구동 장치에 관한 것으로, 더 상세하게는 디스플레이 구동 장치의 출력 회로 및 스위칭 회로에 관한 것이다.
액정 디스플레이 장치가 평판 디스플레이 장치로서 많이 이용된다. 액정 디스플레이 장치는 액정의 전기적 특성에 의한 광학적 셔터 특성을 이용하여 화면을 디스플레이하는 것이며, 액정의 구동을 위하여 소스 드라이버 집적 회로, 게이트 드라이버 집적 회로 및 타이밍 컨트롤러 등을 포함할 수 있다.
데이터 신호는 화면을 표시하기 위한 정보를 가지며 타이밍 컨트롤러에서 소스 드라이버 집적 회로로 전달되며, 소스 드라이버 집적 회로는 데이터 신호에 대응하는 출력 신호를 디스플레이 패널에 제공한다.
디스플레이 패널은 액정 디스플레이 패널로 구성될 수 있다. 액정 디스플레이 패널은 동일 극성의 데이터 신호만 제공하는 경우 액정 구동 오류로 인하여 정상적인 화면 형성에 어려움이 발생할 수 있다.
이를 해소하기 위하여 일반적으로 극성 반전 기술이 채용될 수 있다.
극성 반전 기술은 소스 드라이버 집적 회로가 액정 디스플레이 패널의 동일 라인 상에 정극성과 부극성의 출력 신호들을 교대로 제공함으로써 액정 고착화(sticking)를 해소하는 기술이다.
이하, 소스 드라이버 집적 회로는 디스플레이 구동 장치라 칭한다. 디스플레이 구동 장치는 데이터 신호를 처리하는 디지털 블록과 디지털 아날로그 컨버터에서 변환된 신호를 디스플레이 패널에 제공하는 출력 회로를 포함할 수 있다. 디지털 블록은 저전압에 의하여 신호처리 프로세스를 수행하도록 설계될 수 있고, 출력 회로는 고전압에 의하여 구동되도록 설계될 수 있다. 이러한 출력 회로는 고전압에 의하여 구동되므로 전력을 많이 소모하는 단점이 있다.
또한, 출력 회로는 전력절감을 위하여 저전압에서 구동하는 출력 버퍼부와 고전압에서 구동하는 스위칭부를 포함하여 구성될 수 있다. 이경우 출력 버퍼부와 스위칭부의 구동 전압 범위가 달라 디스플레이 구동 장치는 안정적인 전기적 특성을 갖지 못하는 경우가 발생할 수 있다.
본 발명은 고전압 환경에서 구동되거나 고전압에 대응한 내압을 갖는 스위칭 소자의 이용을 배제함으로써 저전력 사양을 만족할 수 있는 디스플레이 구동 장치의 출력 회로 및 스위칭 회로를 제공하는데 그 목적이 있다.
또한, 본 발명은 저전력 사양을 만족하면서 안정적인 전기적 특성을 갖는 디스플레이 구동 장치의 출력 회로 및 스위칭 회로를 제공하는데 그 목적이 있다.
또한, 본 발명은 반전된 극성을 갖는 한 쌍의 입력신호를 버퍼링하여 한 쌍의 출력신호를 출력하는 출력 버퍼부와 동일한 전기적 환경을 갖도록 스위칭부를 구현함으로써 공정 비용의 추가 발생을 제한하고 성능 저하를 최소화할 수 있도록 한 디스플레이 구동 장치의 출력 회로 및 스위칭 회로를 제공하는데 그 목적이 있다.
본 발명에 의한 디스플레이 구동 장치의 출력 회로는, 디스플레이 구동 장치의 출력 회로는 반전된 극성을 갖는 한 쌍의 입력신호를 버퍼링하여 한 쌍의 출력신호를 출력하는 출력 버퍼부; 및 출력구간에서 상기 한 쌍의 출력신호를 다이렉트 경로 또는 크로스 경로를 통해 한 쌍의 출력단에 출력하고, 반복되는 상기 출력구간 사이의 차지 쉐어링 구간에서 상기 출력 버퍼부의 풀업 전압과 풀다운 전압의 미들 전압을 이용하여 상기 한 쌍의 출력단을 차지 쉐어링하는 스위칭부;를 포함하는 것을 특징으로 한다.
또한, 본 발명에 의한 디스플레이 구동 장치의 출력 회로는, 반전된 극성을 갖는 한 쌍의 입력신호를 버퍼링하여 한 쌍의 출력신호를 출력하는 출력 버퍼부; 상기 한 쌍의 출력신호를 다이렉트 경로 또는 크로스 경로를 이용하여 전달하는 제1스위칭부; 상기 제1스위칭부로부터 전달되는 상기 출력신호를 한 쌍의 출력단에 전달하며, 상기 제1스위칭부가 비활성화시 상기 한 쌍의 출력단을 일정 레벨로 차지 쉐어링하는 제2스위칭부; 및 상기 제1스위칭부와 상기 제2스위칭부의 비활성화시 상기 제1스위칭부와 상기 제2스위칭부 사이의 노드를 상기 레벨로 프리차지하는 프리차지부;를 포함한다.
또한, 본 발명에 의한 디스플레이 구동 장치의 스위칭 회로는, 출력 버퍼부의 출력신호를 전달하는 제1스위치; 상기 제1스위치와 직렬 연결되어 상기 출력신호를 출력단에 전달하는 제2스위치; 및 상기 제1스위치와 상기 제2스위치의 비활성화시 상기 제1스위치와 상기 제2스위치 사이의 노드를 일정 레벨로 프리차지하는 제3스위치;를 포함한다.
상술한 바와 같이, 본 발명에 의한 디스플레이 구동 장치의 출력 회로와 스위칭 회로는 고전압 환경에서 구동되거나 고전압에 대응한 내압을 갖는 스위칭 소자의 이용을 배제함으로써 저전력 사양을 만족할 수 있다.
또한, 본 발명에 의한 디스플레이 구동 장치의 출력 회로와 스위칭 회로는 저전력 사양을 만족하고, 안정적인 전기적 특성을 갖는다.
또한, 본 발명에 의한 디스플레이 구동 장치의 출력 회로와 스위칭 회로는 출력 버퍼부와 동일한 전기적 환경을 갖도록 스위칭부를 구현함으로써 공정 비용의 추가 발생을 제한하고 성능 저하를 최소화할 수 있다.
도 1은 본 발명에 의한 디스플레이 구동 장치의 출력 회로의 일 실시예를 나타낸 회로도이다.
도 2는 도 1의 스위칭부에 포함된 스위치(SW6, SW12, SW5, SW11)의 실시예를 나타낸 단면도이다.
도 3 내지 도 6은 도 1의 동작 과정을 설명하기 위한 회로도이다.
도 7은 도 1의 스위칭부의 동작을 제어하기 위한 제어신호의 실시예를 나타낸 타이밍도이다.
도 8은 도 1의 동작 과정을 설명하기 위한 타이밍도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 본 명세서 및 특허청구범위에 사용된 용어는 통상적이거나 사전적 의미로 한정되어 해석되지 아니하며, 본 발명의 기술적 사항에 부합하는 의미와 개념으로 해석되어야 한다.
본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예이며, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로, 본 출원 시점에서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있다.
본 발명의 실시예는 저전력 사양을 만족하도록 출력 버퍼부(20)의 풀업 전압(VTOP)과 풀다운 전압(VBOTTOM) 및 미들 전압(VMIDDLE)을 이용하여 구동하는 스위칭부(40)를 포함하는 디스플레이 구동 장치의 출력 회로를 개시한다. 본 발명의 실시예에서 미들 전압(VMIDDLE)은 출력 버퍼부(20)의 구동에 이용되는 풀업 전압(VTOP)과 풀다운 전압(VBOTTOM)의 합의 미들(middle) 값이다.
즉, 출력 버퍼부(20)와 스위칭부(40)는 저전압용 트랜지스터들을 이용하여 구성될 수 있으며 저전압 환경에서 구동될 수 있다. 일 예로, 풀업 전압(VTOP)이 9V이고 풀다운 전압(VBOTTOM)이 0V인 경우 미들 전압(VMIDDLE)은 4.5V로 설정될 수 있다. 또한, 풀업 전압(VTOP)이 4.5V이고 풀다운 전압(VBOTTOM)이 -4.5V인 경우 미들 전압(VMIDDLE)은 접지전압 OV로 설정될 수 있다. 이 경우 출력 버퍼부(20)와 스위칭부(40)는 4.5V의 저전압에서 구동될 수 있으며, 출력 버퍼부(20)와 스위칭부(40)에 포함되는 저전압용 트랜지스터들은 4.5V의 전압에 대응할 수 있는 내압을 갖도록 설계됨이 바람직하다. 본 발명의 실시예는 종래에서 이용되던 고전압에서 구동되는 고전압 스위치의 이용을 배제한 것을 예시한다. 여기에서, 고전압은 저전압과 비교하여 상대적으로 높은 전압을 의미하며, 저전압이 4.5V 이하로 정의되는 경우, 고전압은 9V, 18V 또는 36V 등의 4.5V 보다 높은 전압으로 정의될 수 있다.
본 발명의 디스플레이 구동 장치의 출력 회로는 데이터 신호에 대응하여 디지털 아날로그 컨버터에서 변환되어 출력되는 신호를 디스플레이 패널에 제공하는 것으로, 많은 수의 출력 신호들을 전달할 수 있고, 그에 대응하여 도 1과 같은 출력 회로를 많이 포함할 수 있다. 도 1의 출력 회로는 설명의 간략화를 위하여 반전 극성을 갖는 한 쌍의 입력 신호 IN(N), IN(N+1)를 수신하고 한 쌍의 출력단(60, 80)에 OUT(N), OUT(N+1)를전달하는 것을 예시한다. 여기서, 출력신호(INP, INN)는 한 쌍의 입력신호 IN(N), IN(N+1)가 출력 버퍼부(20)를 통해 버퍼링되어 출력된 신호이고, OUT(N), OUT(N+1)는 출력신호(INP, INN)가 스위칭부(40)를 통해 한 쌍의 출력단(60, 80)에 전달된 신호이다.
도 1은 본 발명에 의한 디스플레이 구동 장치의 출력 회로의 일 실시예를 나타낸 회로도이다.
도 1을 참고하면, 본 발명에 의한 디스플레이 구동 장치의 출력 회로는, 출력 버퍼부(20) 및 스위칭부(40)를 포함한다. 출력 버퍼부(20)는 반전된 극성을 갖는 한 쌍의 입력신호 IN(N), IN(N+1)를 버퍼링하여 한 쌍의 출력신호(INP, INN)를 출력한다. 스위칭부(40)는 출력구간에서 출력 버퍼부(20)의 출력신호(INP, INN)를 다이렉트 경로 또는 크로스 경로를 통해 한 쌍의 출력단(60, 80)에 OUT(N), OUT(N+1)를 전달하고, 반복되는 출력구간 사이의 차지 쉐어링 구간에서 출력 버퍼부(20)의 풀업 전압(VTOP)과 풀다운 전압(VBOTTOM)의 미들 전압(VMIDDLE)을 이용하여 출력단(60, 80)을 차지 쉐어링한다.
여기서, 다이렉트 경로는 출력 버퍼부(20)의 포지티브 출력신호(INP)가 스위칭부(40)의 스위치(SW1, SW5)를 통해 출력단(60)으로 전달되고, 출력 버퍼부(20)의 네거티브 출력신호(INN)가 스위칭부(40)의 스위치(SW8, SW12)를 통해 출력단(80)에 전달되는 경로이다. 그리고, 크로스 경로는 출력 버퍼부(20)의 포지티브 출력신호(INP)가 스위칭부(20)의 스위치(SW2, SW6)를 통해 출력단(80)으로 전달되고, 네가티브 출력신호(INN)가 스위칭부(20)의 스위치(SW7, SW11)을 통해 출력단(60)에 전달되는 경로이다. 즉, 다이렉트 경로는 출력신호(INP, INN)가 대응되는 출력단(60, 80)에 전달되는 경로이고, 크로스 경로는 출력신호(INP, INN)가 인접한 출력단(60, 80)에 전달되는 경로이다.
또한, 스위칭부(40)는 출력 버퍼부(20)의 출력신호(INP, INN)를 출력단(60, 80)에 다이렉트 경로를 통해 전달하는 동안 크로스 경로 상의 노드(node2, node3)를 미들 전압(VMIDDLE)으로 프리차지하고, 크로스 경로를 통해 전달하는 동안 다이렉트 경로 상의 노드(node1, node4)를 미들 전압(VMIDDLE)으로 프리차지한다.
여기서, 스위칭부(40)는 저전압에 대응한 내압을 갖는 트랜지스터를 이용한 스위치들을 포함하고, 출력 버퍼부(20)의 구동에 이용되는 풀업 전압(VTOP)과 미들 전압(VMIDDLE) 또는 미들 전압(VMIDDLE)과 풀다운 전압(VBOTTOM)의 범위에서 구동한다. 즉, 스위칭부(40)는 출력 버퍼부(20)와 동일한 전기적 환경에서 구동하도록 구성한다.
구체적으로 설명하면, 스위칭부(40)는 다이렉트 경로를 제공하는 제1스위칭 회로(42, 52)와, 크로스 경로를 제공하는 제2스위칭 회로(46, 56)와, 제1스위칭 회로(42, 52)의 활성화시 비활성화되는 제2스위칭 회로(46, 56)의 노드(node2, node3)를 미들 전압(VMIDDLE)으로 프리차지하는 제3스위칭 회로(48, 58)와, 제2스위칭 회로(46, 56)의 활성화시 비활성화되는 제1스위칭 회로(42, 52)의 노드(node1, node4)를 미들 전압(VMIDDLE)으로 프리차지하는 제4스위칭 회로(44, 54)를 포함한다.
제1스위칭 회로(42, 52)는 직렬 연결된 제1스위치(SW1, SW8)와 제2스위치(SW5, SW12)를 포함하고, 제2스위칭 회로(46, 56)는 직렬 연결된 제3스위치(SW2, SW7)와 제4스위치(SW6, SW11)를 포함한다. 여기서, 제3스위칭 회로(48, 58)는 제1스위칭 회로(42, 52) 활성화시 비활성화되는 제3스위치(SW2, SW6)와 제4스위치(SW7, SW11) 사이의 노드(node2, node3)를 미들 전압(VMIDDLE)으로 프리차지하고, 제4스위칭 회로(44, 54)는 제2스위칭 회로(46, 56) 활성화시 비활성화되는 제1스위치(SW1, SW8)와 제2스위치 사이(SW5, SW12)의 노드(node1, node4)를 미들 전압(VMIDDLE)으로 프리차지 한다.
도 2는 도 1의 스위칭부에 포함된 스위치(SW6, SW12, SW5, SW11)의 실시예를 나타낸 단면도이다.
도 2를 참고하면, 제2스위치(SW5, SW11)와 제4스위치(SW6, SW12)는 소스와 바디가 연결된 PMOS 트랜지스터와 NMOS 트랜지스터로 구성한다. 이는 드레인, 바디, 소스 간의 전압이 트랜지스터의 허용 전압의 범위에서 구동하게 함으로써, 제3스위칭 회로(48, 58)와 제4스위칭 회로(44, 54)의 프리차지 동작시 프리차지된 노드(node1, node2, node3, node4)로부터 전하가 출력단(60, 80)으로 흐르는 것을 방지한다.
또한, 제2스위치(SW5, SW11)와 제4스위치(SW6, SW12)는 차지 쉐어링 구간에서 출력구간의 극성 반전 상태에 대응하여 PMOS 트랜지스터 또는 NMOS 트랜지스터가 선택적으로 턴-온되도록 구성한다. 구체적으로 설명하면, 다이렉트 출력구간(Direct Path) 또는 크로스 출력구간(Cross Path) 이후의 차지 쉐어링 구간인지에 대응하여 PMOS 트랜지스터 또는 NMOS 트랜지스터가 선택적으로 턴-온되도록 구성한다.
본 실시예에서는 다이렉트 출력구간 이후의 차지 쉐어링 구간에서 NMOS 트랜지스터가 턴-온되고, 크로스 출력구간 이후의 차지 쉐어링 구간에서 PMOS 트랜지스터가 턴-온 되도록 구성하고 있으나, 그 반대로 동작시켜 구성할 수도 있다.
그리고, 도 1을 참고하면, 본 발명에 의한 디스플레이 구동 장치의 출력 회로는, 다른 실시예로 출력 버퍼부(20), 제1스위칭부(42, 52), 제2스위칭부(46, 56), 및 프리차지부(44, 48, 58, 54)를 포함하도록 구성할 수 있다.
출력 버퍼부(20)는 반전된 극성을 갖는 한 쌍의 입력신호 IN(N), IN(N+1)를 버퍼링하여 한 쌍의 출력신호(INP, INN)를 출력한다. 제1스위칭부(42, 52)는 출력신호를 다이렉트 경로 또는 크로스 경로를 통해 한 쌍의 출력단(60, 80)에 OUT(N), OUT(N+1)를 전달한다. 제2스위칭부(46, 56)는 제1스위칭부(42, 52)의 비활성화시 출력단(60, 80)을 미들 전압(VMIDDLE)으로 차지 쉐어링한다. 프리차지부(44, 48, 58, 54)는 제1스위칭부(42, 52)와 제2스위칭부(46, 56)의 비활성화시 제1스위칭부(42, 52)와 제2스위칭부(46, 56) 사이의 노드(node1, node2, node3, node4)를 미들 전압(VMIDDLE)으로 프리차지한다.
제1스위칭부(42, 52)와 제2스위칭부(46, 56)와 프리차지부(44, 48, 58, 54)는, 저전압에 대응한 내압을 갖는 트랜지스터를 이용한 스위치들을 포함하고, 저전력 사양을 만족하고 안정적인 전기적 환경을 갖도록 출력 버퍼부(20)의 구동에 이용되는 풀업 전압(VTOP)과 미들 전압(VMIDDLE) 또는 미들 전압(VMIDDLE)과 풀다운 전압(VBOTTOM)의 범위에서 구동한다. 즉, 제1스위칭부(42, 52)와 제2스위칭부(46, 56)와 프리차지부(44, 48, 58, 54)는 출력 버퍼부(20)와 동일한 저전압용 트랜지스터들을 이용하여 구성한다.
그리고, 도 1을 참고하면, 본 발명에 의한 디스플레이 구동 장치의 스위칭 회로는, 일 실시예로 출력 버퍼부(20)의 출력신호(INP)를 전달하는 제1스위치(SW1), 제1스위치(SW1)와 직렬 연결되어 출력신호를 출력단(60)에 전달하는 제2스위치(SW5) 및 제1스위치(SW1)와 제2스위치(SW5)의 비활성화시 제1스위치(SW1)와 제2스위치(SW5) 사이의 노드(node1)를 미들 전압(VMIDDLE)으로 프리차지하는 제3스위치(SW3)를 포함한다.
제2스위치(SW5)와 제3스위치(SW3)는 제1스위치(SW1)의 비활성화시 인접한 출력단(80)의 레벨과 같아지도록 출력단(60)을 미들 전압(VMIDDLE)으로 차지 쉐어링한다. 제1스위치(SW1)와 제2스위치(SW5)와 제3스위치(SW3)는 저전력 사양을 만족하도록 저전압에 대응한 내압을 갖는 트랜지스터들을 포함하고, 출력 버퍼부(20)의 구동에 이용되는 풀업 전압(VTOP)과 미들 전압(VMIDDLE) 또는 미들 전압(VMIDDLE)과 풀다운 전압(VBOTTOM)의 범위에서 구동한다.
한편, 본 발명에 의한 스위칭 회로의 일 실시예에서는 출력 버퍼부(20)의 포지티브 출력신호(INP)에 대하여 스위칭 회로의 구성을 설명하고 있으나, 네가티브 출력신호(INN)에 대응한 스위칭 회로도 본 발명의 범주에 포함된다고 할 수 있다.
도 3 내지 도 6은 도 1의 동작 과정을 설명하기 위한 회로도이고, 도 7은 도 1의 스위칭부의 동작을 제어하기 위한 제어신호의 실시예를 나타낸 타이밍도이며, 도 8은 도 1의 동작 과정을 설명하기 위한 타이밍도이다.
본 발명의 실시예에 따른 디스플레이 구동 장치의 출력 회로는, 다이렉트 출력구간(Direct Path), 차지 쉐어링 구간(C.S), 크로스 출력구간(Cross Path) 및 차지 쉐어링 구간(C.S)을 반복적으로 수행하여 동작한다.
도 3은 다이렉트 출력구간(Direct Path)에서의 동작이고, 도 4는 다이렉트 출력구간(Direct Path) 이후의 차지 쉐어링 구간(C.S)에서의 동작이며, 도 5는 크로스 출력구간(Cross Path)에서의 동작이고, 도 6은 차지 쉐어링 구간(C.S)에서의 동작을 도시하고 있다. 도 7은 다이렉트 출력구간(Direct Path)에서의 제어신호, 다이렉트 출력구간 이후의 차지 쉐어링 구간(C.S)에서의 제어신호, 크로스 출력구간(Cross Path)에서의 제어신호, 및 크로스 출력구간 이후의 차지 쉐어링 구간(C.S)에서의 제어신호를 각각 도시하고 있다. 도 8은 도 7의 SW1~SW8, SW11, SW12의 N-MOS 및 SW9, SW10의 P-MOS에 인가되는 제어신호를 기준으로 한 타이밍도이다.도 3 내지 도 8을 참고하면, 출력 버퍼부(20)는 반전된 극성을 갖는 한 쌍의 입력신호 IN(N), IN(N+1)를 버퍼링하여 한 쌍의 출력신호(INP, INN)를 출력한다.
먼저, 다이렉트 경로를 이용한 출력구간(Direct Path)에서 제어신호(도 3 및 도 7 참고)가 스위칭부(40)의 각각의 스위치(SW1~SW12)로 인가된다.
이러한 제어신호 역시 출력 버퍼부(20)의 구동에 이용되는 풀업 전압(VTOP)과 미들 전압(VMIDDLE) 또는 미들 전압(VMIDDLE)과 풀다운 전압(VBOTTOM)의 범위에서 구동한다.
그러면, 스위칭부(40)는 다이렉트 경로를 이용하는 출력구간(Direct Path)에서의 제어신호에 대응하여 출력신호(INP, INN)를 한 쌍의 출력단(60, 80)에 다이렉트 경로를 통해 전달한다.
구체적으로 설명하면, 다이렉트 출력구간(Direct Path)에서의 제어신호에 대응하여 스위칭부(40)의 제1스위칭 회로(42, 52)는 활성화되고, 제2스위칭 회로(46, 56)는 비활성화된다. 이때, 제1스위칭 회로(42, 52)는 출력신호(INP, INN)를 한 쌍의 출력단(60, 80)에 다이렉트 경로로 OUT(N), OUT(N+1)를 통해 전달하고, 제3스위칭 회로(48, 58)는 비활성화된 제2스위칭 회로(46, 56)의 노드(node2, node3)를 미들 전압(VMIDDLE)으로 프리차지한다.
이어서, 차지 쉐어링 구간(C.S)에서의 제어신호(도 4 및 도 7 참고)가 스위칭부(40)의 각각의 스위치(SW1~SW12)로 인가된다. 그러면, 도 8에 도시한 바와 같이 스위칭부(40)의 스위치(SW1, SW2, SW7, SW8)는 턴-오프 되고, 스위치(SW3, SW4, SW5, SW6, SW9, SW10, SW11, SW12)는 턴-온된다. 이때, 스위치(SW5, SW11, SW6, SW12)는 NMOS 트랜지스터가 턴-온되고 PMOS 트래지스터는 턴 오프된다. 즉, 스위칭부(40)는 차지 쉐어링 구간(C.S)에서의 제어신호에 대응하여 출력 버퍼부(20)의 풀업 전압(VTOP)과 풀다운 전압(VBOTTOM)의 미들 전압(VMIDDLE)으로 출력단(60, 80)을 차지 쉐어링한다.
이어서, 크로스 출력구간(Cross Path)에서의 제어신호(도 5 및 도 7 참고)가 스위칭부(40)의 각각의 스위치(SW1~SW12)로 인가된다. 그러면, 출력구간(Cross Path)에서의 제어신호에 대응하여 스위칭부(40)의 제2스위칭 회로(46, 56)는 활성화되고, 제1스위칭 회로(42, 52)는 비활성화된다.
이때, 제2스위칭 회로(46, 56)는 출력신호(INP, INN)를 크로스 경로를 통해 한 쌍의 출력단(60, 80)에 OUT(N), OUT(N+1)를 전달하고, 제4스위칭 회로(44, 54)는 비활성화된 제1스위칭 회로(42, 52)의 노드(node1, node4)를 미들 전압(VMIDDLE)으로 프리차지한다.
이어서, 차지 쉐어링 구간(C.S)에서의 제어신호(도6 및 7 참고)가 스위칭부(40)의 각각의 스위치(SW1~SW12)로 인가된다. 그러면, 도 8에 도시한 바와 같이 차지 쉐어링 구간(C.S)에서의 제어신호에 대응하여 스위칭부(40)의 스위치(SW1, SW2, SW7, SW8)은 턴-오프 되고, 스위치(SW3, SW4, SW5, SW6, SW9, SW10, SW11, SW12)는 턴-온된다.
이때, 스위치(SW5, SW11, SW6, SW12)는 PMOS 트랜지스터가 턴-온되고 NPMOS 트래지스터는 턴 오프된다. 즉, 스위칭부(40)는 차지 쉐어링 구간(C.S)에서 출력 버퍼부(20)의 풀업 전압(VTOP)과 풀다운 전압(VBOTTOM)의 미들 전압(VMIDDLE)을 이용하여 출력단(60, 80)을 차지 쉐어링한다.
정리하면, 본 발명의 실시예에 따른 디스플레이 구동 장치의 출력 회로는, 출력 버퍼부(20)의 구동에 이용되는 풀업 전압(VTOP)과 미들 전압(VMIDDLE) 또는 미들 전압(VMIDDLE)과 풀다운 전압(VBOTTOM)의 범위에서 다이렉트 출력구간(Direct Path), 차지 쉐어링 구간(C.S), 크로스 출력구간(Cross Path) 및 차지 쉐어링 구간(C.S)을 반복적으로 수행하여 동작한다.
상술한 바와 같이, 본 발명에 의한 디스플레이 구동 장치의 출력 회로와 스위칭 회로는 고전압 환경에서 구동되거나 고전압에 대응한 내압을 갖는 스위칭 소자의 이용을 배제하고 저전압용 트랜지스터들을 이용하여 스위칭부를 구현함으로써 저전력 사양을 만족하고, 안정적인 전기적 특성을 갖는다. 또한, 출력 버퍼부와 동일한 저전압용 트랜지스터들을 이용하여 스위칭부를 구현함으로써 공정 비용의 추가 발생을 제한하고 성능 저하를 최소화할 수 있다.
20 : 출력 버퍼부 40 : 스위칭부
42, 52 : 제1스위칭 회로 46, 56 : 제2스위칭 회로
48, 58 : 제3스위칭 회로 44, 54 : 제4스위칭 회로
60, 80 : 출력단

Claims (15)

  1. 출력 구간에 한 쌍의 제1 및 제2 입력신호를 버퍼링하여 한 쌍의 제1 및 제2 출력신호를 출력하는 출력 버퍼부; 및
    상기 출력 구간에 상기 한 쌍의 제1 및 제2 출력신호를 다이렉트 경로 또는 크로스 경로를 통해 한 쌍의 제1 및 제2 출력단에 전달하고, 차지 쉐어링 구간에서 상기 한 쌍의 제1 및 제2 출력단을 차지 쉐어링하는 스위칭부;를 포함하고,
    상기 스위칭부는,
    상기 출력 구간에 직렬 연결된 제1 및 제2 스위치들을 통해서 상기 제1 출력 신호를 상기 제1 출력단에 전달하는 제1 스위칭 회로;
    상기 출력 구간에 직렬 연결된 제3 및 제4스위치들을 통해서 상기 제1 출력 신호를 상기 제2 출력단에 전달하는 제2 스위칭 회로;
    상기 출력 구간에 상기 제1 및 제2 스위치들이 상기 제1 출력 신호를 상기 제1 출력단에 전달할 때 비활성화되는 상기 제3 및 제4스위치들 사이의 노드를 상기 출력 버퍼부의 풀업 전압과 풀다운 전압의 미들 전압으로 프리차지하는 제3 스위칭 회로; 및
    상기 출력 구간에 상기 제3 및 제4 스위치들이 상기 제1 출력 신호를 상기 제2 출력단에 전달할 때 비활성화되는 상기 제1 및 제2 스위치들 사이의 노드를 상기 미들 전압으로 프리차지하는 제4 스위칭 회로;를 포함하는 것을 특징으로 하는 디스플레이 구동 장치의 출력 회로.
  2. 삭제
  3. 제 1 항에 있어서, 상기 미들 전압은
    상기 풀업 전압과 상기 풀다운 전압의 평균 값으로 설정되는 디스플레이 구동 장치의 출력 회로.
  4. 제 1 항에 있어서, 상기 스위칭부는
    저전압에 대응한 내압을 갖는 트랜지스터를 이용한 스위치들을 포함하고, 상기 풀업 전압과 상기 미들 전압의 범위 또는 상기 미들 전압과 상기 풀다운 전압의 범위에서 구동하는 것을 특징으로 하는 디스플레이 구동 장치의 출력 회로.
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서,
    상기 제2 스위치는 소스와 바디가 연결된 제1PMOS 트랜지스터와 제1NMOS 트랜지스터를 포함하고, 상기 제4 스위치는 소스와 바디가 연결된 제2PMOS 트랜지스터와 제2NMOS 트랜지스터를 포함하는 것을 특징으로 하는 디스플레이 구동 장치의 출력 회로.
  8. 제 1 항에 있어서,
    상기 제2 스위치는 제1PMOS 트랜지스터와 제1NMOS 트랜지스터를 포함하고, 상기 제4 스위치는 제2PMOS 트랜지스터와 제2NMOS 트랜지스터를 포함하며,
    상기 차지 쉐어링 구간에서 상기 출력 구간의 극성 반전 상태에 대응하여 상기 제1, 제2PMOS 트랜지스터 또는 상기 제1, 제2NMOS 트랜지스터가 선택적으로 턴-온되는 것을 특징으로 하는 디스플레이 구동 장치의 출력 회로.
  9. 출력 구간에 한 쌍의 제1 및 제2 입력신호를 버퍼링하여 한 쌍의 제1 및 제2 출력신호를 출력하는 출력 버퍼부;
    상기 출력 구간에 직렬 연결된 제1 및 제2 스위치들을 통해서 상기 한 쌍의 제1 및 제2 출력신호를 제1 출력단에 전달하는 제1 스위칭 회로;
    상기 출력 구간에 직렬 연결된 제3 및 제4 스위치들을 통해서 상기 제1 출력 신호를 제2 출력단에 전달하는 제2 스위칭 회로; 및
    상기 출력 구간에 상기 제1 및 제2 스위치들이 상기 제1 출력 신호를 상기 제1 출력단에 전달할 때 비활성화되는 상기 제3 및 제4 스위치들을 사이의 노드를 상기 출력 버퍼부의 풀업 전압과 풀다운 전압의 미들 전압으로 프리차지하는 제1 프리차지부; 및
    상기 출력 구간에 상기 제3 및 제4 스위치들이 상기 제1 출력 신호를 상기 제2 출력단에 전달할 때 비활성화되는 상기 제1 및 제2 스위치들 사이의 노드를 상기 미들 전압으로 프리차지하는 제2 프리차지부;
    를 포함하는 것을 특징으로 하는 디스플레이 구동 장치의 출력 회로.
  10. 제 9 항에 있어서,
    상기 미들 전압은 상기 출력 버퍼부의 상기 풀업 전압과 상기 풀다운 전압의 평균 값으로 설정되는 디스플레이 구동 장치의 출력 회로.
  11. 제 9 항에 있어서, 상기 제1 스위칭 회로와 상기 제2 스위칭 회로와 상기 제1 프리차지부 및 상기 제2 프리차지부는,
    저전압에 대응한 내압을 갖는 트랜지스터를 이용한 스위치들을 포함하고, 상기 풀업 전압과 상기 미들 전압의 범위 또는 상기 미들 전압과 풀다운 전압의 범위에서 구동하는 것을 특징으로 하는 디스플레이 구동 장치의 출력 회로.
  12. 출력 구간에 출력 버퍼부의 출력신호를 제1 출력단에 전달하는 직렬 연결된 제1 스위치 및 제2 스위치;
    상기 출력 구간에 상기 출력 버퍼부의 상기 출력신호를 제2 출력단에 전달하는 직렬 연결된 제3 스위치 및 제4 스위치;
    상기 출력 구간에서 상기 제1 스위치와 상기 제2 스위치가 상기 출력 신호를 상기 제1 출력단에 전달할 때 디스에이블되는 상기 제3 스위치와 상기 제4 스위치 사이의 노드를 상기 출력 버퍼부의 풀업 전압과 풀다운 전압의 미들 전압으로 프리차지하는 제1 프리차지부; 및
    상기 출력 구간에서 상기 제3 스위치와 상기 제4 스위치가 상기 출력 신호를 상기 제2 출력단에 전달할 때 디스에이블되는 상기 제1 스위치와 상기 제2 스위치 사이의 노드를 상기 미들 전압으로 프리차지하는 제2 프리차지부;
    를 포함하는 것을 특징으로 하는 디스플레이 구동 장치의 스위칭 회로.
  13. 삭제
  14. 제 12 항에 있어서, 상기 미들 전압은,
    상기 출력 버퍼부의 상기 풀업 전압과 상기 풀다운 전압의 평균 값으로 설정되는 디스플레이 구동 장치의 스위칭 회로.
  15. 제 12 항에 있어서, 상기 제1 스위치 내지 상기 제4 스위치, 상기 제1 프리차지부 및 상기 제2 프리차지부는
    저전압에 대응한 내압을 갖는 트랜지스터들을 포함하고, 상기 풀업 전압과 상기 미들 전압의 범위 또는 상기 미들 전압과 상기 풀다운 전압의 범위에서 구동하는 것을 특징으로 하는 디스플레이 구동 장치의 스위칭 회로.
KR1020140113780A 2014-08-29 2014-08-29 디스플레이 구동 장치의 출력 회로 및 스위칭 회로 KR102303949B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140113780A KR102303949B1 (ko) 2014-08-29 2014-08-29 디스플레이 구동 장치의 출력 회로 및 스위칭 회로
US14/837,159 US9916807B2 (en) 2014-08-29 2015-08-27 Output circuit and switching circuit of display driving device
CN201620394469.2U CN205751479U (zh) 2014-08-29 2015-08-28 显示驱动设备的开关电路
CN201520663030.0U CN205428461U (zh) 2014-08-29 2015-08-28 显示驱动设备的输出电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140113780A KR102303949B1 (ko) 2014-08-29 2014-08-29 디스플레이 구동 장치의 출력 회로 및 스위칭 회로

Publications (2)

Publication Number Publication Date
KR20160026038A KR20160026038A (ko) 2016-03-09
KR102303949B1 true KR102303949B1 (ko) 2021-09-17

Family

ID=55403165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140113780A KR102303949B1 (ko) 2014-08-29 2014-08-29 디스플레이 구동 장치의 출력 회로 및 스위칭 회로

Country Status (3)

Country Link
US (1) US9916807B2 (ko)
KR (1) KR102303949B1 (ko)
CN (2) CN205751479U (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102496120B1 (ko) 2016-02-26 2023-02-06 주식회사 엘엑스세미콘 디스플레이 구동 장치
US20190088220A1 (en) * 2017-09-18 2019-03-21 Raydium Semiconductor Corporation Liquid crystal display power saving technology
CN110880304B (zh) 2018-09-06 2022-03-04 合肥鑫晟光电科技有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
TWI707335B (zh) * 2018-11-19 2020-10-11 友達光電股份有限公司 顯示裝置及其驅動方法
CN110288960B (zh) * 2019-06-28 2021-09-28 武汉天马微电子有限公司 一种转换电路、显示面板以及显示装置
JP7271348B2 (ja) * 2019-07-09 2023-05-11 ラピスセミコンダクタ株式会社 表示ドライバ及び半導体装置
JP6795714B1 (ja) * 2020-01-27 2020-12-02 ラピスセミコンダクタ株式会社 出力回路、表示ドライバ及び表示装置
KR102655655B1 (ko) * 2020-03-18 2024-04-09 주식회사 엘엑스세미콘 레벨 시프트 회로 및 이를 포함하는 소스 드라이버
KR102666130B1 (ko) 2020-04-08 2024-05-16 주식회사 엘엑스세미콘 소스 신호 출력 회로 및 그의 인버터
US11900896B2 (en) * 2021-11-03 2024-02-13 Novatek Microelectronics Corp. Source driver and related control method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438784B1 (ko) 2002-01-30 2004-07-05 삼성전자주식회사 박막 트랜지스터형 액정 표시 장치의 소스 드라이버의출력 회로
US20130241910A1 (en) 2012-03-16 2013-09-19 NOVATEK Microeletronics Corp. Driving control method and source driver thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986040B1 (ko) * 2008-09-11 2010-10-07 주식회사 실리콘웍스 디스플레이 구동회로
JP2010164877A (ja) * 2009-01-19 2010-07-29 Renesas Electronics Corp 表示パネルドライバ、表示装置、及び表示パネルドライバの動作方法
KR20120079321A (ko) * 2011-01-04 2012-07-12 삼성전자주식회사 디스플레이 구동회로, 이를 포함하는 디스플레이 장치 및 디스플레이 구동회로의 동작방법
KR102044557B1 (ko) * 2013-04-19 2019-11-14 매그나칩 반도체 유한회사 디스플레이 장치의 컬럼 드라이버
KR102034061B1 (ko) 2013-06-29 2019-11-08 엘지디스플레이 주식회사 액정 표시 장치
KR20150006160A (ko) 2013-07-08 2015-01-16 주식회사 실리콘웍스 디스플레이 구동회로 및 디스플레이 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438784B1 (ko) 2002-01-30 2004-07-05 삼성전자주식회사 박막 트랜지스터형 액정 표시 장치의 소스 드라이버의출력 회로
US20130241910A1 (en) 2012-03-16 2013-09-19 NOVATEK Microeletronics Corp. Driving control method and source driver thereof

Also Published As

Publication number Publication date
US20160063915A1 (en) 2016-03-03
US9916807B2 (en) 2018-03-13
KR20160026038A (ko) 2016-03-09
CN205428461U (zh) 2016-08-03
CN205751479U (zh) 2016-11-30

Similar Documents

Publication Publication Date Title
KR102303949B1 (ko) 디스플레이 구동 장치의 출력 회로 및 스위칭 회로
US10854166B2 (en) Multiplexer and method for driving the same
US9934749B2 (en) Complementary gate driver on array circuit employed for panel display
US9892703B2 (en) Output circuit, data driver, and display device
KR100596091B1 (ko) 표시 장치의 드라이버 회로와 시프트 레지스터, 및 표시장치
US7595783B2 (en) Shift register
KR102496120B1 (ko) 디스플레이 구동 장치
WO2019095428A1 (zh) 一种goa电路
KR100438784B1 (ko) 박막 트랜지스터형 액정 표시 장치의 소스 드라이버의출력 회로
US7406146B2 (en) Shift register circuit
US20160005372A1 (en) Complementary gate driver on array circuit employed for panel display
US20070290983A1 (en) Output circuit of a source driver, and method of outputting data in a source driver
KR20120079321A (ko) 디스플레이 구동회로, 이를 포함하는 디스플레이 장치 및 디스플레이 구동회로의 동작방법
TWI530926B (zh) 源極驅動器及顯示裝置
CN106875904B (zh) 显示驱动装置的输出电路
US10037739B2 (en) Gate driving circuit, display device and gate pulse modulation method
TWI267810B (en) Driver circuit for display device and display device
CN109119036B (zh) 液晶面板
US20160005374A1 (en) Display driving circuit and output buffer circuit thereof
US20100220095A1 (en) Source driver with low power consumption and driving method thereof
US10747035B2 (en) Liquid crystal panel
TWI431579B (zh) 具有低功率消耗的源極驅動器及其驅動方法
JP5650297B2 (ja) 駆動回路及び表示装置
TW201021417A (en) Transmission device
JP2017173513A (ja) 液晶表示装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant