CN102571067A - 电平移动电路以及开关电源装置 - Google Patents

电平移动电路以及开关电源装置 Download PDF

Info

Publication number
CN102571067A
CN102571067A CN2011104307246A CN201110430724A CN102571067A CN 102571067 A CN102571067 A CN 102571067A CN 2011104307246 A CN2011104307246 A CN 2011104307246A CN 201110430724 A CN201110430724 A CN 201110430724A CN 102571067 A CN102571067 A CN 102571067A
Authority
CN
China
Prior art keywords
mos transistor
type mos
voltage
terminal
channel type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011104307246A
Other languages
English (en)
Inventor
中岛平裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Publication of CN102571067A publication Critical patent/CN102571067A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes

Landscapes

  • Logic Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供电平移动电路以及开关电源装置，能够不使用高耐压工艺地实现在电路方面高耐压化的电平移动电路。电平移动电路具有锁存电路(22)以及输出级(23)，锁存电路(22)具有一对CMOS逆变器，使一个逆变器的输出节点与另一逆变器的P沟道型MOS晶体管的栅极端子交叉耦合，输出级(23)由与该锁存电路的某一个输出节点连接的CMOS逆变器形成，在该电平移动电路中，在构成锁存电路的一对CMOS逆变器的各P沟道型MOS晶体管(Mp1、Mp2)和N沟道型MOS晶体管(Mn1、Mn2)之间，分别以串联形式设置了将栅极端子与施加了电源电压和接地电位的中间电位的第三电压端子(FGND)连接的P沟道型MOS晶体管(Mp4、Mp5)。

Description

电平移动电路以及开关电源装置
技术领域
本发明涉及在电路方面高耐压化的电平移动电路，例如涉及适用于驱动电路的电平移动电路，该驱动电路对构成开关电源装置的开关元件进行接通、关断驱动。
背景技术
作为变换直流输入电压来输出不同电位的直流电压的电路，具有开关稳压器方式的DC-DC变换器。在该DC-DC变换器中存在一种DC-DC变换器，其具备：对电感器(线圈)施加从电池等直流电源供给的直流电压来流过电流，在线圈中积蓄能量的驱动用开关元件；在该驱动用开关元件被关断的能量释放期间对线圈的电流进行整流的整流元件；以及对上述驱动用开关元件进行接通、关断控制的控制电路。
目前，在开关稳压器方式的DC-DC变换器中，具有作为使电感器中流过电流的驱动用开关元件而使用P沟道MOSFET(绝缘栅极型电场效应晶体管)的类型和使用N沟道MOSFET的类型。在作为驱动用开关元件而使用P沟道MOS晶体管时，P沟道MOS晶体管与同一尺寸的N沟道MOS晶体管相比驱动力小，因此，当增大元件尺寸并与对其进行驱动的控制电路安装在同一半导体芯片中进行半导体集成电路化时，存在导致芯片尺寸增大的不良情况。
另一方面，在作为驱动用开关元件而使用N沟道MOS晶体管时，当使用与P沟道MOS晶体管情况下的栅极驱动信号相同振幅的信号来进行驱动时，输出电压会降低阈值电压的量。因此，一般采用在驱动开关元件的电路的最后级设置电平移动电路以及自举(bootstrap)电路来提高N沟道MOS晶体管的栅极电压的方法。
图5表示了现有的电平移动电路的一例。图5的电平移动电路，将输入级21的逆变器的电源电压设为Vdd1-GND，将设置在该逆变器的后级的锁存电路22的电源电压设为Vdd2-GND(其中Vdd2＞Vdd1)，设输出级23的逆变器的电源电压为Vdd2-GND，由此，将Vdd1-GND的振幅的信号电平移动到Vdd2-GND的振幅的信号然后进行输出。在驱动DC-DC变换器的开关元件的电路中使用的电平移动电路中，输出级23的逆变器的低侧的电源电压(接地电位)成为电位根据动作状态而变动的浮动地(floating ground)FGND。
在图5所示的电平移动电路中，因为在构成锁存电路22以及输出级23的MOS晶体管Mp1～MP3以及Mn3的栅极端子上施加Vdd2～GND的电压，所以当电源电压Vdd2高于P沟道MOS晶体管的耐压时，元件有可能被损坏。为了避免该不良情况，作为晶体管Mp1～Mp3以及Mn3，使用使栅极氧化膜比平常厚等进行了高耐压化的元件即可。
但是，在高耐压的晶体管和通常的耐压的晶体管共存的半导体集成电路的制造工艺中，需要形成两种厚度的栅极氧化膜，所以具有使用的掩模的数量以及工序数增加而导致成本升高的问题。此外，根据既有的制造工艺，有时没有高耐压MOS晶体管的工序，在不得不使用这样的工艺进行制造时，存在无法装配电平移动电路自身的问题。
已近提出了为了高耐压化，在P沟道MOS晶体管和N沟道MOS晶体管之间连接用于缓和被施加的电压的晶体管的发明(例如专利文献1)。但是，本发明与专利文献1中记载的发明的不同点在于成为前提的条件以及课题的解决方式不同。
【专利文献1】日本特开平7-074616号公报
发明内容
本发明着眼于上述的课题，目的在于提供一种技术，能够不使用高耐压工艺地实现在电路方面高耐压化的电平移动电路。
本发明为了达成上述目的，提供一种电平移动电路，其具有电平变换单元以及输出级，该电平变换单元具有在供给第一电源电压的第一电源电压端子和接地点之间串联连接的第一导电型MOS晶体管以及第二导电型MOS晶体管，接收在低于所述第一电源电压的第二电压和接地电位之间变化的第一振幅的信号，变换为以所述第一电源电压为基准的第二振幅的信号，上述输出级具有在所述第一电源电压端子与供给低于第一电源电压高于所述接地电位的第三电压的第三电压端子之间串联连接的第一导电型MOS晶体管以及第二导电型MOS晶体管，与所述电平变换单元的输出节点连接，在该电平移动电路中，在上述电平变换单元的所述第一导电型MOS晶体管和所述第二导电型MOS晶体管之间，以串联形式连接栅极端子与所述第三电压端子连接的第一导电型MOS晶体管。
根据以上的结构，当电平变换单元的输出节点的电位降低到第三电压端子的电压附近时，栅极端子与第三电压端子连接的第一导电型MOS晶体管截止，由此，可以避免对构成电平变换单元以及输出级的CMOS逆变器的第一导电型MOS晶体管施加耐压以上的电压。
在此，希望所述电平变换单元是具备具有在所述第一电源电压端子与接地点之间串联连接的P沟道型MOS晶体管以及N沟道型MOS晶体管的第一逆变电路、和具有在所述第一电源电压端子和接地点之间串联连接的P沟道型MOS晶体管以及N沟道型MOS晶体管的第二逆变电路，在所述第一以及第二逆变电路的输出节点上相互交叉耦合另一逆变电路的P沟道型MOS晶体管的栅极端子的锁存电路，所述输出级是具有在所述第一电源电压端子和所述第三电压端子之间串联连接的P沟道型MOS晶体管以及N沟道型MOS晶体管的CMOS逆变器，在所述第一以及第二逆变电路的P沟道型MOS晶体管和N沟道型MOS晶体管之间，分别以串联方式连接了将栅极端子连接在所述第三电压端子上的P沟道型MOS晶体管。
根据以上的结构，当锁存电路的某一个电位低的输出节点的电位降低到第三电压端子的电压附近时，栅极端子与第三电压端子连接的P沟道型MOS晶体管截止，由此可以避免对构成锁存电路以及输出级的CMOS逆变器的P沟道型MOS晶体管施加耐压以上的电压。此外，因为通过触发器(flip-flop)型的锁存电路构成电平变换单元，所以针对输入信号的变化的输出信号的响应变快。
此外，希望在所述第一电源电压端子和所述第三电压端子之间，与所述第一以及第二逆变电路的各P沟道型MOS晶体管形成串联地，分别连接了N沟道型MOS晶体管，该N沟道型MOS晶体管在栅极端子上施加与所述各P沟道型MOS晶体管中对应的晶体管的栅极电压相同的电压。
由此，能够防止经由为了高耐压化而设置的MOS晶体管的源极漏极间的寄生电容使构成锁存电路的CMOS逆变器的输入输出节点的电位大幅度降低，能够避免对构成锁存电路以及输出级的CMOS逆变器的P沟道型MOS晶体管施加耐压以上的电压。
并且，希望提供一种开关电源装置，其具备在输入直流电压的电压输入端子和连接有负载的输出端子之间连接的电感器；在所述电感器中间歇地流过电流的驱动用开关元件；生成频率根据来自输出侧的反馈电压而变化的恒定脉冲宽度的驱动脉冲、或脉冲宽度根据反馈电压而变化的恒定频率的驱动脉冲，来生成对所述驱动用开关元件进行接通、关断控制的控制信号的开关控制电路；以及根据所述控制信号对所述驱动用开关元件进行接通、关断驱动的驱动电路，输出与输入电压不同电位的电压，在该开关电源装置中，通过N沟道型MOS晶体管构成所述驱动用开关元件，在所述开关控制电路和所述驱动电路之间，设置有对所述控制信号进行电平移动然后提供给所述驱动电路的、具有权利要求2或3所述的结构的电平移动电路。
由此，在作为使电感器中流过电流的驱动用开关元件使用了N沟道型MOS晶体管时，可以通过使用电平移动电路进行电平移动后的信号使驱动用开关元件成为充分接通状态，并且可以避免对构成电平移动电路的MOS晶体管施加耐压以上的电压。
并且，希望所述第三电压端子是连接所述电感器的一个端子的端子，在该端子和向所述电平移动电路的输出级以及驱动电路供给所述第一电源电压的电源电压端子之间连接电容器。
由此，能够使向电平移动电路的输出级以及驱动电路供给的电源电压与逆变器的一个端子的电压联动地变化，不会对电平移动电路的输出级以及驱动电路施加预定电位差以上的电压。
根据本发明，具有能够不使用高耐压工艺地实现在电路方面高耐压化的电平移动电路的效果。
附图说明
图1是表示适合于使用本发明的电平移动电路的开关稳压器方式的DC-DC变换器的概要结构的电路结构图。
图2是表示本发明的电平移动电路的第一实施例的电路图。
图3是表示第一实施例的电平移动电路中的电位变化的说明图。
图4是表示本发明的电平移动电路的第二实施例的电路图。
图5是表示现有的电平移动电路的一例的电路图。
符号说明
10开关控制电路；20电平移动电路；21输入级；23输出级；22锁存电路；31、32驱动电路；L1线圈(电感器)；C1滤波用电容器；M1驱动用开关元件；M2同步整流用开关元件
具体实施方式
以下根据附图说明本发明的优选的实施方式。
图1表示适合于使用本发明的电平移动电路的开关稳压器方式的DC-DC变换器的概要结构。
该实施方式的DC-DC变换器具备：作为电感器的线圈L1；连接在施加直流输入电压Vin的电压输入端子IN和上述线圈L1的一个端子之间，向线圈L1流入驱动电流的高侧的驱动用开关元件M1；在线圈L1的一个端子和接地点之间连接的低侧的整流用开关元件M2；在上述线圈L1的另一端子(输出端子OUT)与接地点之间连接的滤波用电容器C1。在该实施方式的DC-DC变换器中，驱动用开关元件M1以及整流用开关元件M2由N沟道MOS晶体管构成。
此外，本实施方式的DC-DC变换器具备：生成对上述开关元件M1、M2进行接通(ON)、关断(OFF)控制的控制信号P1、P2的开关控制电路10；对该开关控制电路10生成的控制信号中的对高侧的元件进行接通、关断的控制信号P1进行电平移动的电平移动电路20；接收电平移动后的信号，生成并输出开关元件M1的栅极驱动信号GP1的驱动器31；接收开关控制电路10生成的控制信号中的对低侧的元件进行接通、关断的控制信号P2，生成并输出开关元件M2的栅极驱动信号GP2的驱动器32。
并且，在驱动器31的电源电压端子之间连接了电容器C2。由此，在连接了线圈L1的浮动节点N0的电位变动时，驱动器31的电源电压Vdd2关联地变化，由此不会对驱动器31施加预定的电位差(例如5V)以上的电压。
虽然没有特别的限定，但构成DC-DC变换器的电路以及元件中的开关控制电路10、电平移动电路20、驱动器31、32以及开关元件M1、M2在半导体芯片上形成，构成为半导体集成电路(电源控制用IC)，线圈L1和电容器C1可以作为外接元件，与在该IC上设置的外部端子连接。
在该实施方式的DC-DC变换器中，通过开关控制电路10生成使开关元件M1和M2互补地接通、关断的控制信号P1、P2，在正常状态下当驱动用开关元件M1被接通时，对线圈L1施加直流输入电压Vin，流过向输出端子OUT的电流，对滤波用电容器C1进行充电。此外，当驱动用开关元件M1被关断时，改为将整流用开关元件M2接通，经由该接通的整流用开关元件M2在线圈L1中流过电流。
并且，在PFM(脉冲频率调制)控制方式中，开关控制电路10接受来自输出侧的反馈电压VFB，使输入到开关元件M1的控制端子(栅极端子)的驱动脉冲GP1的脉冲宽度恒定，根据输出电压控制开关频率，由此产生使直流输入电压Vin降压后的预定电位的直流输出电压Vout。
此外，在PWM(脉冲宽度调制)控制方式中，开关控制电路10接受来自输出侧的反馈电压VFB，根据输出电压控制在开关元件M1的控制端子(栅极端子)上输入的恒定频率的驱动脉冲GP1的脉冲宽度，由此产生使直流输入电压Vin降压后的预定电位的直流输出电压Vout。
虽然在图1的DC-DC变换器中直接向开关控制电路10输入了输出电压Vout，但是还可以设置在输出端子OUT与接地点之间串联连接的、通过电阻比对输出电压Vout进行分压的串联形式的电阻，将通过该电阻分压后的电压作为反馈电压VFB向开关控制电路10输入。开关控制电路10在PFM控制方式下，通过将反馈电压VFB与预定的参考电压进行比较来生成PFM脉冲的比较器构成，此外，在PWM控制方式下，通过生成与反馈电压VFB和成为基准的电压的电位差成比例的电压的误差放大器、生成预定的频率的三角波的波形生成电路、将所述误差放大器的输出与三角波进行比较来生成PWM脉冲的比较器等构成。
图2表示了本发明的电平移动电路的第一实施例。
该实施例的电平移动电路由以下各部构成：由CMOS逆变器构成的输入级21、设置在逆变器的后级的锁存电路22、由CMOS逆变器构成的输出级23。并且，通过把输入级的CMOS逆变器21的电源电压设为Vdd1-GND，将逆变器21的后级的锁存电路22的电源电压设为Vdd2-GND(其中，Vdd2＞Vdd1)，将输出级23的CMOS逆变器的电源电压设为Vdd2-FGND，把Vdd1-GND的振幅的信号电平移动到Vdd2-FGND的振幅的信号后输出。
在用于驱动上述图1那样的结构的DC-DC变换器的高侧的开关元件M1的电路中使用的电平移动电路中，因为连接了线圈的节点N0的电位变动，所以输出级23的CMOS逆变器的低侧的电源电压(接地电位)成为根据动作状态而电位变动的浮动地FGND。
本实施例的电平移动电路22具备：在供给电源电压Vdd2的电源电压端子和接地点GND之间串联连接的P沟道MOS晶体管Mp1、Mp4以及N沟道MOS晶体管Mn1；同样在电源电压端子和接地点GND之间串联连接的P沟道MOS晶体管Mp2、MP5以及N沟道MOS晶体管Mn2。并且，在MOS晶体管Mp1的漏极端子上连接MOS晶体管Mp2的栅极端子，此外在MOS晶体管Mp2的漏极端子上连接MOS晶体管Mp1的栅极端子。
上述串联方式的P沟道MOS晶体管Mp1和N沟道MOS晶体管Mn1、P沟道MOS晶体管Mp1和N沟道MOS晶体管Mn分别构成CMOS逆变器，通过把这两个COMS逆变器各自的输出节点与另一CMOS逆变器的P沟道MOS晶体管的栅极端子交叉耦合，作为触发器型的锁存电路进行动作。
在P沟道MOS晶体管Mp1和N沟道MOS晶体管Mn1之间连接的P沟道MOS晶体管Mp4以及在P沟道MOS晶体管Mp2和N沟道MOS晶体管Mn2之间连接的P沟道MOS晶体管Mp5，各自的栅极端子与所述浮动地FGND连接。
然后，参照图3说明如上那样构成的图2的电平移动电路的动作。
首先，考虑向电平移动电路的输入信号IN为低电平(GND)的情况。此时，N沟道MOS晶体管Mn1为导通状态，Mn2为截止状态，所以Mp1与Mp4的连接节点N1的电位Vn1低于电源电压Vdd2，由此使P沟道MOS晶体管Mp2导通，Mp2与Mp5的连接节点N2的电位Vn2成为高电平(Vdd2)。
从该状态开始，在输入信号IN如图3(A)那样从低电平(GND)向高电平(Vdd1)变化时，N沟道MOS晶体管Mn1从导通状态向截止状态迁移，另一方面，Mn2从截止状态向接通状态迁移。于是，节点N2的电位Vn2开始从高电平(Vdd2)向低电平(GND)降低(节点N1的电位Vn1开始上升)。
此时，在图5所示的现有的电平移动电路那样，没有中级的P沟道MOS晶体管Mp4以及Mp5的电平移动电路中，在图3(B)中如虚线所示，节点N2的电位Vn2从高电平(Vdd2)降低到低电平(GND)。
另一方面，本实施例的电平移动电路在P沟道MOS晶体管Mp2与N沟道MOS晶体管Mn2之间连接了P沟道MOS晶体管Mp5，所以当节点N2的电位Vn2降低到比浮动地FGND高Mp5的阈值电压Vthp的电位(FGND+Vthp)时，P沟道MOS晶体管Mp5成为截止状态，所以节点N2的电位Vn2不会成为FGND+Vthp以下。
因此，如果Vdd2-FGND间电压在P沟道MOS晶体管Mp1以及Mp3的耐压以下，则不会损坏Mp1以及Mp3的栅极绝缘膜。此外同样地，如果FGND-GND间电压在P沟道MOS晶体管Mp5的耐压以下，则也不会损坏Mp5的栅极绝缘膜。
然后，在输入信号IN从高电平(Vdd1)向低电平(GND)变化时，N沟道MOS晶体管Mn1从截止状态向导通状态迁移，另一方面，Mn2从导通状态向截止状态迁移。于是，节点N1的电位Vn1开始从高电平(Vdd2)向低电平(GND)降低。此外，节点N2的电位Vn2开始从(FGND+Vthp)向Vdd2上升。
然后，当节点N1的电位Vn1降低到比浮动地FGND高Mp4的阈值电压Vthp的电位(FGND+Vthp)时，P沟道MOS晶体管Mp4成为截止状态，所以节点N1的电位Vn1不会成为FGND+Vthp以下。
因此，如果Vdd2-FGND间电压在P沟道MOS晶体管Mp2的耐压以下，则不会损坏Mp2的栅极绝缘膜。此外同样地，如果FGND-GND间电压在P沟道MOS晶体管Mp4的耐压以下，则也不会损坏Mp4的栅极绝缘膜。
图4表示了本发明电平移动电路的第二实施例。
在图2所示的第一实施例的电平移动电路中，为了具有耐压需要某种程度地增大MOS晶体管Mp4、Mp5的尺寸。但是，当增大Mp4、Mp5的尺寸时，源极漏极间的寄生电容Cs4、Cs5也变大。并且，当寄生电容Cs4、Cs5大时，在N沟道MOS晶体管Mn1或Mn2导通时，经由该寄生电容向节点N1、N2传递Mn1、Mn2的漏极电压的变化，拉低节点N1、N2的电位Vn1、Vn2，对P沟道MOS晶体管Mp1～Mp3施加了耐压以上的电压，有可能损坏栅极绝缘膜。
因此，在第二实施例的电平移动电路中，如图4所示，在节点N1与浮动地FGND之间连接了N沟道MOS晶体管Mn4，此外在节点N2与浮动地FGND之间连接了N沟道MOS晶体管Mn5。并且，在Mn4的栅极端子上施加与Mp1的栅极电压相同的节点N2的电位Vn2，使其与Mp1互补地导通、截止，并且在Mn5的栅极端子上施加与Mp2的栅极电压相同的节点N1的电位Vn1，使其与Mp2互补地导通、截止。
在该实施例中，例如在节点N2的电位Vn2变低时，Mp1导通，节点N1的电位Vn1成为Vdd2，所以使新追加的N沟道MOS晶体管Mn5成为导通状态，可以使节点N2的电位Vn2成为与浮动地FGND相同的电位。由此，可以避免经由Mp5的源极漏极间的寄生电容Cs5向节点N2传递N沟道MOS晶体管Mn2的漏极电压的变化，拉低节点N2的电位Vn2的情况。即，可以防止对Mp1～Mp3施加耐压以上的电压。
此外，同样地，在节点N1的电位Vn1变低时，Mp2导通，节点N2的电位Vn2成为Vdd2，所以使新追加的N沟道MOS晶体管Mn4成为导通状态，可以使节点N1的电位Vn1成为与浮动地FGND相同的电位。由此，可以避免经由Mp4的源极漏极间的寄生电容Cs4向节点N1传递N沟道MOS晶体管Mn1的漏极电压的变化，拉低节点N1的电位Vn1的情况。
以上根据实施方式具体说明了本发明的发明人做出的发明，但是本发明不限于上述的实施方式。例如，在上述实施方式中说明了作为电平移动电路的输入级使用CMOS逆变器的例子，但是输入级不限于CMOS逆变器，还可以使用差动放大电路等，还可以根据前级的电路形式省略输入级。
此外，在以上的说明中，说明了将本发明用于降压型的DC-DC变换器的电平移动电路的例子，但是本发明不限于此，还可以作为升压型或产生负电压的反相型的DC-DC变换器等的电平移动电路来使用。
并且，本发明的电平移动电路不限于开关稳压器方式的DC-DC变换器的开关驱动电路，还可以用于接地电平以及电源电压电位不同的电路间的逻辑信号的传递单元。

Claims (5)

1.一种电平移动电路，其具有电平变换单元以及输出级，上述电平变换单元具有在供给第一电源电压的第一电源电压端子和接地点之间串联连接的第一导电型MOS晶体管以及第二导电型MOS晶体管，接收在低于所述第一电源电压的第二电压和接地电位之间变化的第一振幅的信号，变换为以所述第一电源电压为基准的第二振幅的信号，上述输出级具有在所述第一电源电压端子与供给低于所述第一电源电压高于所述接地电位的第三电压的第三电压端子之间串联连接的第一导电型MOS晶体管以及第二导电型MOS晶体管，并且与所述电平变换单元的输出节点连接，所述电平移动电路的特征在于，
在所述电平变换单元的所述第一导电型MOS晶体管和所述第二导电型MOS晶体管之间，以串联形式连接了栅极端子与所述第三电压端子连接的第一导电型MOS晶体管。
2.根据权利要求1所述的电平移动电路，其特征在于，
所述电平变换单元是锁存电路，该锁存电路具备：具有在所述第一电源电压端子和接地点之间串联连接的P沟道型MOS晶体管以及N沟道型MOS晶体管的第一逆变电路、和具有在所述第一电源电压端子和接地点之间串联连接的P沟道型MOS晶体管以及N沟道型MOS晶体管的第二逆变电路，在所述第一以及第二逆变电路的输出节点上相互交叉耦合另一逆变电路的P沟道型MOS晶体管的栅极端子，
所述输出级是具有在所述第一电源电压端子和所述第三电压端子之间串联连接的P沟道型MOS晶体管以及N沟道型MOS晶体管的CMOS逆变器，
在所述第一以及第二逆变电路的各P沟道型MOS晶体管和N沟道型MOS晶体管之间，分别以串联方式连接了栅极端子连接在所述第三电压端子上的P沟道型MOS晶体管。
3.根据权利要求2所述的电平移动电路，其特征在于，
在所述第一电源电压端子和所述第三电压端子之间，与所述第一以及第二逆变电路的各P沟道型MOS晶体管形成串联地，分别连接了N沟道型MOS晶体管，所述N沟道型MOS晶体管在栅极端子上施加与所述各P沟道型MOS晶体管中对应的晶体管的栅极电压相同的电压。
4.一种开关电源装置，其具备：
在输入直流电压的电压输入端子和连接负载的输出端子之间连接的电感器；
使所述电感器中间歇地流过电流的驱动用开关元件；
生成频率根据来自输出侧的反馈电压而变化的恒定脉冲宽度的驱动脉冲、或脉冲宽度根据反馈电压而变化的恒定频率的驱动脉冲，来生成对所述驱动用开关元件进行接通、关断控制的控制信号的开关控制电路；以及
根据所述控制信号对所述驱动用开关元件进行接通、关断驱动的驱动电路，
所述开关电源装置输出与输入电压不同电位的电压，
所述开关电源装置的特征在于，
通过N沟道型MOS晶体管构成所述驱动用开关元件，在所述开关控制电路和所述驱动电路之间，设置有对所述控制信号进行电平移动然后提供给所述驱动电路的、具有权利要求2或3所述的结构的电平移动电路。
5.根据权利要求4所述的开关电源装置，其特征在于，
所述第三电压端子是连接所述电感器的一个端子的端子，在该端子和向所述电平移动电路的输出级以及驱动电路供给所述第一电源电压的电源电压端子之间连接有电容器。
CN2011104307246A 2010-12-21 2011-12-20 电平移动电路以及开关电源装置 Pending CN102571067A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010284005A JP2012134690A (ja) 2010-12-21 2010-12-21 レベルシフト回路およびスイッチング電源装置
JP2010-284005 2010-12-21

Publications (1)

Publication Number Publication Date
CN102571067A true CN102571067A (zh) 2012-07-11

Family

ID=46233580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011104307246A Pending CN102571067A (zh) 2010-12-21 2011-12-20 电平移动电路以及开关电源装置

Country Status (3)

Country Link
US (1) US20120154014A1 (zh)
JP (1) JP2012134690A (zh)
CN (1) CN102571067A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103684424A (zh) * 2012-09-20 2014-03-26 复旦大学 一种基于源极退化电容的宽锁定范围电流模锁存分频器
CN107077618A (zh) * 2017-01-24 2017-08-18 深圳市汇顶科技股份有限公司 指纹辨识***
CN108347243A (zh) * 2017-01-25 2018-07-31 株式会社东海理化电机制作所 电平转换器
CN108566085A (zh) * 2018-02-07 2018-09-21 成都科成创芯科技有限公司 一种新型高压器件控制电路的负电源产生电路
WO2022111089A1 (zh) * 2020-11-27 2022-06-02 京东方科技集团股份有限公司 电平转换电路、显示面板的驱动电路及显示装置
CN117097324A (zh) * 2023-09-04 2023-11-21 中科赛飞(广州)半导体有限公司 一种电平转移电路

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6149677B2 (ja) * 2013-10-10 2017-06-21 富士通株式会社 レベルシフタ及びｄｃ−ｄｃコンバータ
WO2015073980A1 (en) 2013-11-15 2015-05-21 Texas Instruments Incorporated Method and circuitry for controlling a depletion-mode transistor
KR102246879B1 (ko) 2014-10-10 2021-04-30 삼성전자 주식회사 네거티브 레벨 시프팅 회로 및 이를 이용하는 소스 드라이버와 디스플레이 장치
JP6676354B2 (ja) 2014-12-16 2020-04-08 株式会社半導体エネルギー研究所 半導体装置
JP2016116220A (ja) * 2014-12-16 2016-06-23 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
KR102432460B1 (ko) * 2015-10-26 2022-08-17 삼성전자주식회사 동작 오류를 감소시키는 레벨 변환 회로
JP6943650B2 (ja) * 2017-07-07 2021-10-06 ローム株式会社 ハイサイドトランジスタの駆動回路、それを用いたｄｃ／ｄｃコンバータの制御回路、ｄｃ／ｄｃコンバータ
US10122349B1 (en) * 2017-08-15 2018-11-06 Witricity Corporation Multi-mode power train integrated circuit
JP7285102B2 (ja) * 2019-03-26 2023-06-01 ローム株式会社 ハイサイドトランジスタの駆動回路、それを用いたｄｃ／ｄｃコンバータの制御回路、ｄｃ／ｄｃコンバータ
CN110601691B (zh) * 2019-10-18 2023-06-16 湖南国科微电子股份有限公司 电平移位电路
US11855630B2 (en) * 2022-05-31 2023-12-26 Texas Instruments Incorporated Floating high-voltage level translator with adaptive bypass circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01109824A (ja) * 1987-10-22 1989-04-26 Nec Corp レベル変換回路
US6992319B2 (en) * 2000-07-18 2006-01-31 Epitaxial Technologies Ultra-linear multi-channel field effect transistor
US7227400B1 (en) * 2005-03-30 2007-06-05 Integrated Device Technology, Inc. High speed MOSFET output driver
US7558334B2 (en) * 2006-09-01 2009-07-07 Panasonic Corporation Enhanced hybrid class-S modulator
JP2008199153A (ja) * 2007-02-09 2008-08-28 Matsushita Electric Ind Co Ltd レベルシフタ
US7982447B2 (en) * 2007-12-13 2011-07-19 Texas Instruments Incorporated Switched mode power supply having improved transient response
US8283964B2 (en) * 2009-07-22 2012-10-09 Qualcomm, Incorporated Level shifters and high voltage logic circuits

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103684424A (zh) * 2012-09-20 2014-03-26 复旦大学 一种基于源极退化电容的宽锁定范围电流模锁存分频器
CN103684424B (zh) * 2012-09-20 2017-03-01 复旦大学 一种基于源极退化电容的宽锁定范围电流模锁存分频器
CN107077618A (zh) * 2017-01-24 2017-08-18 深圳市汇顶科技股份有限公司 指纹辨识***
CN107077618B (zh) * 2017-01-24 2019-03-08 深圳市汇顶科技股份有限公司 指纹辨识***
US10650216B2 (en) 2017-01-24 2020-05-12 Shenzhen GOODIX Technology Co., Ltd. Fingerprint identification system
CN108347243A (zh) * 2017-01-25 2018-07-31 株式会社东海理化电机制作所 电平转换器
CN108347243B (zh) * 2017-01-25 2022-04-01 株式会社东海理化电机制作所 电平转换器
CN108566085A (zh) * 2018-02-07 2018-09-21 成都科成创芯科技有限公司 一种新型高压器件控制电路的负电源产生电路
WO2022111089A1 (zh) * 2020-11-27 2022-06-02 京东方科技集团股份有限公司 电平转换电路、显示面板的驱动电路及显示装置
CN117097324A (zh) * 2023-09-04 2023-11-21 中科赛飞(广州)半导体有限公司 一种电平转移电路
CN117097324B (zh) * 2023-09-04 2024-05-31 中科赛飞(广州)半导体有限公司 一种电平转移电路

Also Published As

Publication number Publication date
JP2012134690A (ja) 2012-07-12
US20120154014A1 (en) 2012-06-21

Similar Documents

Publication Publication Date Title
CN102571067A (zh) 电平移动电路以及开关电源装置
JP5354625B2 (ja) 半導体装置
US8575986B2 (en) Level shift circuit and switching regulator using the same
CN101335518B (zh) 半导体装置
JP4497991B2 (ja) 電源ドライバ回路及びスイッチング電源装置
JP4756138B2 (ja) 低電圧トランジスタを使用する高電圧電力スイッチ
US10505543B2 (en) Circuit architecture for a measuring arrangement, a level shifter circuit, a charge pump stage and a charge pump, and method for operating same
CN103560686B (zh) 用于低功率的芯片上交流直流转换的无二极管的全波整流器
CN101542881A (zh) 电压升/降型开关调节器和逆向电流防止方法
CN102594136B (zh) Dc-dc 转换器
US9985526B1 (en) Switching regulator with self biasing high voltage swing switch stack
CN111969844B (zh) 一种自举电荷泵高压电源产生电路
CN102931835A (zh) 开关电路和dc-dc转换器
JP2007006207A (ja) 駆動回路
EP2277256A1 (en) Step-down switching regulator
CN103516206A (zh) 开关式电源及其操作方法
CN107911019A (zh) 一种交叉耦合电荷泵
CN103151944B (zh) 用于芯片上交流直流转换的自启动晶体管全波整流器
CN101136589A (zh) 半导体装置、降压斩波调节器及电子设备
CN104124951B (zh) 用于驱动晶体管的电路
CN102832812B (zh) 开关电路以及dc-dc 转换器
CN102545560B (zh) 一种功率开关驱动器、ic芯片及直流-直流转换器
JP4311683B2 (ja) 半導体装置、降圧チョッパレギュレータ、電子機器
JP4319336B2 (ja) Ｍｏｓスイッチング回路
US9112406B2 (en) High efficiency charge pump circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120711