CN102569350A - 具有背封的igbt器件结构及其制造方法 - Google Patents

具有背封的igbt器件结构及其制造方法 Download PDF

Info

Publication number
CN102569350A
CN102569350A CN2012100304313A CN201210030431A CN102569350A CN 102569350 A CN102569350 A CN 102569350A CN 2012100304313 A CN2012100304313 A CN 2012100304313A CN 201210030431 A CN201210030431 A CN 201210030431A CN 102569350 A CN102569350 A CN 102569350A
Authority
CN
China
Prior art keywords
epitaxial loayer
semiconductor substrate
igbt
igbt device
device architecture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100304313A
Other languages
English (en)
Inventor
陈艳艳
王剑锋
王琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Advanced Semiconductor Manufacturing Co Ltd
Original Assignee
Shanghai Advanced Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Advanced Semiconductor Manufacturing Co Ltd filed Critical Shanghai Advanced Semiconductor Manufacturing Co Ltd
Priority to CN2012100304313A priority Critical patent/CN102569350A/zh
Publication of CN102569350A publication Critical patent/CN102569350A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种具有背封的IGBT器件结构及其制造方法,所述IGBT器件结构包括半导体衬底;外延层,位于所述半导体衬底的正面;背封,位于所述半导体衬底背面,所述背封包括氮化硅层和位于所述氮化硅层和半导体衬底背面之间的氧化层;以及IGBT结构,形成于在所述外延层中和外延层上。所述IGBT器件结构的制造方法通过在IGBT器件结构的半导体衬底背面形成背封结构,避免在工艺制作过程中用于形成IGBT器件结构的前一晶圆的半导体衬底中大量P型掺杂进入后一晶圆的外延层中,影响外延层中掺杂类型和掺杂浓度,从而保护后续形成的IGBT结构中沟道的迁移率,进一步提高IGBT器件的开启电压的稳定性。

Description

具有背封的IGBT器件结构及其制造方法
技术领域
本发明涉及一种集成电路结构及制造方法,尤其涉及一种具有背封的IGBT器件结构及其制造方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor,绝缘栅双极型晶体管),是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件,兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。GTR饱和压降低,载流密度大,但驱动电流较大;MOSFET驱动功率很小,开关速度快,但导通压降大,载流密度小。IGBT综合了以上两种器件的优点,驱动功率小而饱和压降低。非常适合应用于直流电压为600V及以上的变流***如交流电机、变频器、开关电源、照明电路、牵引传动等领域。
与传统在悬浮衬底(Float-zone Substrate)上IGBT制造工艺相比,在P型半导体衬底结合N型外延层的方法制造形成的IGBT器件,能够更好地优化IGBT器件的电性能参数,例如导通电阻(RDSON)等。但是,在实际制造过程中,在工艺设备中会同时引入多个晶圆,在晶圆上形成P型半导体衬底,晶圆之间的距离较小,极易出现前一晶圆上P型半导体衬底背面的P型掺杂离子进入另一晶圆上P型半导体衬底正面的外延层中,影响后续形成的N型轻掺杂区的掺杂注入,影响IGBT器件的迁移率,进而影响IGBT器件良好的开启电压的稳定性及其他性能。因此,在半导体衬底背面形成背封结构在IGBT器件结构的制造工艺中有着很重要的作用。
发明内容
本发明的目的是提供一种具有背封的IGBT器件结构及其制造方法,以保护形成的IGBT器件结构中沟道的迁移率,进一步提高IGBT器件的开启电压的稳定性。
本发明提供一种具有背封的IGBT器件结构,包括:半导体衬底;外延层,位于所述半导体衬底的正面;背封,位于所述半导体衬底背面,所述背封包括氮化硅层和位于所述氮化硅层和半导体衬底背面之间的氧化层;以及IGBT结构,形成于在所述外延层中和外延层上。
进一步的,所述IGBT结构包括:高压场环,形成于所述外延层中;轻掺杂区,形成于所述高压场环围绕的外延层中;栅极,形成于所述轻掺杂区上;阱区,形成于所述高压场环和轻掺杂区之间的外延层中;以及重掺杂区,形成于所述阱区中。
进一步的,所述IGBT结构还包括:层间介质层,覆盖于所述外延层上;以及引出通孔,穿通所述层间介质层和所述重掺杂区。
进一步的,所述氧化层的厚度为500~2000埃。
进一步的,氮化硅层的厚度为500~2000埃。
进一步的,所述半导体衬底为P型掺杂,所述外延层为N型掺杂。
本发明还提供一种具有背封的IGBT器件结构的制造方法,包括:
提供半导体衬底,在所述半导体衬底的正面上形成外延层;
在所述半导体衬底的背面和外延层上依次形成氧化硅层和氮化硅层;
去除位于所述外延层上的氮化硅层,位于所述半导体衬底背面的氧化硅层和氮化硅层作为背封;
在所述外延层中和外延层上形成IGBT结构。
进一步的,形成IGBT结构的步骤包括:在所述外延层中形成高压场环;在所述高压场环中的外延层中形成轻掺杂区,并在所述轻掺杂区上形成栅极;在所述高压场环和轻掺杂区之间的外延层中形成阱区。
进一步的,在形成阱区之后,还包括:在所述阱区中形成重掺杂区;以及在所述外延层上覆盖层间介质层,并刻蚀所述层间介质层和重掺杂区,形成引出通孔。
进一步的,所述氧化层的厚度为500~2000埃。
进一步的,氮化硅层的厚度为500~2000埃。
进一步的,所述半导体衬底为P型掺杂,所述外延层为N型掺杂。
综上所述,本发明通过在IGBT器件结构的半导体衬底背面形成背封结构,避免在工艺制作过程中用于形成IGBT器件结构的前一晶圆的半导体衬底中大量P型掺杂进入后一晶圆的外延层中影响外延层中的掺杂类型和掺杂浓度,从而保护后续形成的IGBT器件结构中沟道的迁移率,进一步提高IGBT器件的开启电压的稳定性。
附图说明
图1为本发明一实施例中具有背封的IGBT器件结构示意图。
图2为本发明一实施例中具有背封的IGBT器件结构的制造方法流程图。
图3~图6为本发明一实施例中具有背封的IGBT器件结构的制造过程中的结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂,以下结合说明书附图,对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例,本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次,本发明利用示意图进行了详细的表述,在详述本发明实例时,为了便于说明,示意图不依照一般比例局部放大,不应以此作为对本发明的限定。
在本实施例中,晶圆上形成多个IGBT器件,所述晶圆即用于形成IGBT的半导体衬底,所述半导体衬底的正面为将形成IGBT器件结构的一面,与其相反的另一面为半导体衬底的背面。
本发明的核心思想是:通过在IGBT器件结构的半导体衬底背面形成背封结构,避免在工艺制作过程中用于形成IGBT器件结构的前一晶圆的半导体衬底中大量P型掺杂进入后一晶圆的外延层中影响外延层中的掺杂类型和掺杂浓度,从而保护后续形成的IGBT结构中沟道的迁移率,进一步提高IGBT器件的开启电压的稳定性。
图1为本发明一实施例中具有背封的IGBT器件结构示意图,所述具有背封的IGBT器件结构,包括:半导体衬底104、外延层106、背封、以及IGBT结构。
所述半导体衬底104可以为硅、锗或硅锗化合物等半导体材料,在本实施例中,所述半导体衬底104为P型掺杂,掺杂离子可以为硼等,掺杂浓度较佳的范围为1E18~1E19cm-2
所述外延层106位于所述半导体衬底104的正面,在本实施例中,外延层106为N型掺杂,掺杂离子可以为磷等,掺杂浓度的范围为5E13~8E13cm-2
所述背封位于所述半导体衬底104背面,所述背封包括氮化硅层100和位于所述氮化硅层100和半导体衬底104背面之间的氧化层102;其中,所述氧化层102较佳的厚度为500~2000埃,氮化硅层100较佳的厚度为500~2000埃,在半导体制造工艺过程中,氮化硅层100能够有效地覆盖半导体衬底104,避免前一片晶圆上半导体衬底104中的P型掺杂离子进入后一片晶圆上外延层106中,并且氮化硅层100在后续湿法刻蚀过程中避免刻蚀去除,从而有效保护外延层106中的掺杂类型和掺杂浓度,保持后续形成的轻掺杂区的掺杂注入,保持后续在外延层106形成个沟道的迁移率,从而保持IGBT器件的良好的开启电压,所述氧化层102能够避免氮化硅层100产生应力作用与半导体衬底104上,保护半导体衬底104。
所述IGBT结构形成于在所述外延层106中和外延层106上,其中所述IGBT结构包括:
高压场环110,形成于所述外延层106中,所述高压场环110的掺杂类型为P型,掺杂离子可以为硼等,高压场环110的深度为6um~8um、浓度5E14~1E15cm-2,高压场环110能够提高并稳定IGBT的击穿电压;
轻掺杂区114,形成于所述高压场环110围绕的外延层106中,所述轻掺杂区114的掺杂类型为N型,掺杂离子可以为磷离子等,所述轻掺杂区114的深度为4um~6um.、浓度为1E12cm-2~5E12cm-2,所述轻掺杂区114用于降低引出的导通电阻;
栅极116,形成于所述轻掺杂区114上;所述栅极116的材质可以为多晶硅;
阱区118,形成于所述高压场环110和轻掺杂区114之间的外延层中;所述阱区118的掺杂类型为P型,掺杂离子可以为硼,所述阱区118的深度为5um~7um、浓度为5E13~1E14cm-2,在后续工艺完成后,器件工作时在阱区中形成N型沟道;
重掺杂区112,形成于所述阱区118中,所述重掺杂区112的掺杂类型为N型,掺杂离子可以为砷等,所述重掺杂区112的深度为0.4um~1um、浓度为3E15~8E15cm-2,重掺杂区112在后续工艺完成之后作为IGBT器件结构的有源区,重掺杂区112用于提高与后续互连引出线的连接电阻。
此外,所述IGBT结构还可包括:层间介质层122,覆盖于所述外延层106上,所述层间介质层122的材质可以为硼磷硅玻璃(BPSG);以及引出通孔124,穿通所述层间介质层122和所述重掺杂区120,在后续制造过程中,引出通孔124中形成有互连引出线(图中未标示),用于将IGBT器件结构电性引出。
本发明还提供了一种具有背封的IGBT器件结构的制造方法,包括以下步骤:
步骤S01:提供半导体衬底,在所述半导体衬底的正面上形成外延层;
步骤S02:在所述半导体衬底的背面和外延层上依次形成氧化硅层和氮化硅层;
步骤S03:去除位于所述外延层上的氮化硅层,位于所述半导体衬底背面的氧化硅层和氮化硅层作为背封;
步骤S04:在所述外延层中和外延层上形成IGBT结构。
图2为本发明一实施例中具有背封的IGBT器件结构的制造方法流程图。图3~图6为本发明一实施例中具有背封的IGBT器件结构的制造过程中的结构示意图。以下结合图1~图6详细说明本发明所述具有背封的IGBT器件结构的制造方法。
如图3所示,在步骤S01中,提供半导体衬底104,在所述半导体衬底104的正面上形成外延层106;所述半导体衬底104可以为硅、锗或硅锗化合物等半导体材料,所述半导体衬底104为P型掺杂,掺杂离子可以为硼等,掺杂浓度范围为1E18cm-2~1E19cm-2。外延层106位于半导体衬底104的正面,外延层106为N型掺杂,掺杂离子可以为磷等,掺杂浓度的范围为5E13cm-2~8E13cm-2
继续参考图3,在步骤S02中,在所述半导体衬底104的背面和外延层106上依次形成氧化硅层102和氮化硅层100;其中,所述氧化层102的厚度为500~2000埃,氮化硅层100的厚度为500~2000埃。在半导体制造工艺过程中,氮化硅层100能够有效地覆盖半导体衬底104,避免前一片晶圆上半导体衬底104中的P型掺杂离子进入后一片晶圆上外延层106中,保护外延层106中的掺杂类型和掺杂浓度,保持后续在外延层106形成个N型沟道的迁移率,从而保持IGBT器件的良好的开启电压,所述氧化层102能够避免氮化硅层100产生应力作用与半导体衬底104上,保护半导体衬底104。
在步骤S03中,去除位于所述外延层106上的氮化硅层,位于所述半导体衬底104背面的氧化硅层102和氮化硅层100作为背封,在外延层106上的氧化层在后续工艺中继续增厚形成保护氧化层108,保护氧化层108在高压电场下起到良好的隔绝作用。
如图4~图6所示,在步骤S04中,在所述外延层106中和外延层上形成IGBT结构,在步骤S04的形成IGBT结构的步骤包括:
如图4所示,首先,在外延层106上继续氧化形成保护氧化层108,所述保护氧化层108用于在高压电场作用起到良好的隔绝作用。接着在保护氧化层108上形成开口,并向开口中进行离子注入和推进,从而在所述外延层106中形成高压场环110,在形成高压场环110(Guard Ring)的推进过程中,在高压场环110上形成表面氧化层112。
如图5所示,接着,选择性刻蚀减薄高压场环110围绕的保护氧化层108上的保护氧化层108,继续进行离子注入和推进,从而在所述高压场环110中的外延层106中形成轻掺杂区114,然后,沉积多晶硅层,并利用光刻和刻蚀工艺刻蚀所述多晶硅层,从而在所述轻掺杂区114上形成栅极116。
如图6所示,之后,在所述高压场环110和轻掺杂区116之间的外延层106中形成阱区118,并在所述阱区118中形成重掺杂区120。
然后,在所述外延层106上覆盖层间介质层122,并刻蚀所述层间介质层122和重掺杂区120,形成引出通孔124,最终形成如图1所示结构;所述层间介质层的材质可以为BPSG,在后续制造过程中,引出通孔124中形成有互连引出线(图中未标示),用于将IGBT器件结构电性引出。
综上所述,本发明通过在IGBT器件结构的半导体衬底背面形成背封结构,避免在工艺制作过程中用于形成IGBT器件结构的前一晶圆的半导体衬底中大量P型掺杂进入后一晶圆的外延层中影响外延层中的掺杂类型和掺杂浓度,从而保护后续形成的IGBT结构中沟道的迁移率,进一步提高IGBT器件的开启电压的稳定性。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视权利要求书所界定者为准。

Claims (12)

1.一种具有背封的IGBT器件结构,其特征在于,包括:
半导体衬底;
外延层,位于所述半导体衬底的正面;
背封,位于所述半导体衬底背面,所述背封包括氮化硅层和位于所述氮化硅层和半导体衬底背面之间的氧化层;以及
IGBT结构,形成于在所述外延层中和外延层上。
2.如权利要求1所述的具有背封的IGBT器件结构,其特征在于,所述IGBT结构包括:
高压场环,形成于所述外延层中;
轻掺杂区,形成于所述高压场环围绕的外延层中;
栅极,形成于所述轻掺杂区上;
阱区,形成于所述高压场环和轻掺杂区之间的外延层中;以及
重掺杂区,形成于所述阱区中。
3.如权利要求2所述的具有背封的IGBT器件结构,其特征在于,所述IGBT结构还包括:
层间介质层,覆盖于所述外延层上;以及
引出通孔,穿通所述层间介质层和所述重掺杂区。
4.如权利要求1至3中任意一项所述的具有背封的IGBT器件结构,其特征在于,所述氧化层的厚度为500~2000埃。
5.如权利要求1至3中任意一项所述的具有背封的IGBT器件结构,其特征在于,所述氮化硅层的厚度为500~2000埃。
6.如权利要求1至3中任意一项所述的具有背封的IGBT器件结构,其特征在于,所述半导体衬底为P型掺杂,所述外延层为N型掺杂。
7.一种具有背封的IGBT器件结构的制造方法,包括:
提供半导体衬底,在所述半导体衬底的正面上形成外延层;
在所述半导体衬底的背面和外延层上依次形成氧化硅层和氮化硅层;
去除位于所述外延层上的氮化硅层,位于所述半导体衬底背面的氧化硅层和氮化硅层作为背封;
在所述外延层中和外延层上形成IGBT结构。
8.如权利要求7所述的具有背封的IGBT器件结构的制造方法,其特征在于,形成IGBT结构的步骤包括:
在所述外延层中形成高压场环;
在所述高压场环中的外延层中形成轻掺杂区,并在所述轻掺杂区上形成栅极;
在所述高压场环和轻掺杂区之间的外延层中形成阱区。
9.如权利要求8所述的具有背封的IGBT器件结构的制造方法,其特征在于,在形成阱区之后,还包括:
在所述阱区中形成重掺杂区;以及
在所述外延层上覆盖层间介质层,并刻蚀所述层间介质层和重掺杂区,形成引出通孔。
10.如权利要求7至9中任意一项所述的具有背封的IGBT器件结构的制造方法,其特征在于,所述氧化层的厚度为500~2000埃。
11.如权利要求7至9中任意一项所述的具有背封的IGBT器件结构的制造方法,其特征在于,所述氮化硅层的厚度为500~2000埃。
12.如权利要求7至9中任意一项所述的具有背封的IGBT器件结构的制造方法,其特征在于,所述半导体衬底为P型掺杂,所述外延层为N型掺杂。
CN2012100304313A 2012-02-10 2012-02-10 具有背封的igbt器件结构及其制造方法 Pending CN102569350A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012100304313A CN102569350A (zh) 2012-02-10 2012-02-10 具有背封的igbt器件结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100304313A CN102569350A (zh) 2012-02-10 2012-02-10 具有背封的igbt器件结构及其制造方法

Publications (1)

Publication Number Publication Date
CN102569350A true CN102569350A (zh) 2012-07-11

Family

ID=46414339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100304313A Pending CN102569350A (zh) 2012-02-10 2012-02-10 具有背封的igbt器件结构及其制造方法

Country Status (1)

Country Link
CN (1) CN102569350A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077967A (zh) * 2013-01-25 2013-05-01 淄博美林电子有限公司 一种高效率平面式绝缘栅双极型晶体管igbt
CN106129108A (zh) * 2016-08-29 2016-11-16 洛阳鸿泰半导体有限公司 一种具有三维结构的半导体晶圆

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1286806A (zh) * 1997-06-23 2001-03-07 小詹姆斯·艾伯特·库珀 宽带隙半导体中的功率器件
US20100155728A1 (en) * 2008-12-24 2010-06-24 Magnachip Semiconductor, Ltd. Epitaxial wafer and method for fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1286806A (zh) * 1997-06-23 2001-03-07 小詹姆斯·艾伯特·库珀 宽带隙半导体中的功率器件
US20100155728A1 (en) * 2008-12-24 2010-06-24 Magnachip Semiconductor, Ltd. Epitaxial wafer and method for fabricating the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李智囊,侯宇: "微电子学第33卷第二期外延淀积过程中的自掺杂抑制", 《微电子学》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077967A (zh) * 2013-01-25 2013-05-01 淄博美林电子有限公司 一种高效率平面式绝缘栅双极型晶体管igbt
CN103077967B (zh) * 2013-01-25 2016-01-06 淄博美林电子有限公司 一种高效率平面式绝缘栅双极型晶体管igbt
CN106129108A (zh) * 2016-08-29 2016-11-16 洛阳鸿泰半导体有限公司 一种具有三维结构的半导体晶圆
CN106129108B (zh) * 2016-08-29 2023-08-22 洛阳鸿泰半导体有限公司 一种具有三维结构的半导体晶圆

Similar Documents

Publication Publication Date Title
US9240469B2 (en) Transverse ultra-thin insulated gate bipolar transistor having high current density
US9559195B2 (en) Semiconductor device
CN103489905B (zh) 窄的有源单元ie型沟槽栅极igbt及其制造方法
CN109037312B (zh) 一种带有屏蔽栅的超结igbt及其制造方法
CN106653836A (zh) 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法
CN104221147B (zh) 半导体集成电路装置
CN104485328A (zh) 带有igbt单元和去饱和沟道结构的半导体器件
CN107949916A (zh) 半导体元件
CN105047700B (zh) 一种轻穿通igbt器件的制备方法
CN108682624B (zh) 一种具有复合栅的igbt芯片制作方法
CN106611784A (zh) 半导体器件及其制造方法
JP2019083243A (ja) 半導体装置及びその製造方法
CN107534053A (zh) 半导体装置及其制造方法
CN104425579B (zh) 绝缘体上硅反向导通横向绝缘栅双极晶体管及其制备方法
JP2019186312A (ja) 半導体装置
CN109979936A (zh) 一种集成半导体器件和电子装置
WO2022004084A1 (ja) 半導体装置
CN102842502A (zh) 绝缘栅双极晶体管及其制作方法
JP2009200103A (ja) 半導体装置及びその製造方法
CN110504313B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN102569350A (zh) 具有背封的igbt器件结构及其制造方法
JP6606364B2 (ja) 半導体装置およびその製造方法
KR100197768B1 (ko) 유전체분리 반도체장치 및 그 제조방법
CN116387154A (zh) 一种载流子存储沟槽型双极晶体管结构及其制造方法
CN108054096A (zh) 双极晶体管的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120711