CN102567280A - 一种基于dsp和fpga的计算机硬件平台设计方法 - Google Patents
一种基于dsp和fpga的计算机硬件平台设计方法 Download PDFInfo
- Publication number
- CN102567280A CN102567280A CN2010106002854A CN201010600285A CN102567280A CN 102567280 A CN102567280 A CN 102567280A CN 2010106002854 A CN2010106002854 A CN 2010106002854A CN 201010600285 A CN201010600285 A CN 201010600285A CN 102567280 A CN102567280 A CN 102567280A
- Authority
- CN
- China
- Prior art keywords
- fpga
- dsp
- module
- circuit
- computer hardware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000013461 design Methods 0.000 title claims abstract description 10
- 238000004891 communication Methods 0.000 claims abstract description 20
- 230000002093 peripheral effect Effects 0.000 claims abstract description 10
- 238000013500 data storage Methods 0.000 claims abstract description 5
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 239000004606 Fillers/Extenders Substances 0.000 claims description 5
- 230000003750 conditioning effect Effects 0.000 claims description 4
- 238000003860 storage Methods 0.000 claims description 4
- 101710092887 Integrator complex subunit 4 Proteins 0.000 claims description 3
- 102100037075 Proto-oncogene Wnt-3 Human genes 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 230000005622 photoelectricity Effects 0.000 claims description 3
- 230000002708 enhancing effect Effects 0.000 claims description 2
- 238000011161 development Methods 0.000 abstract description 3
- 230000009897 systematic effect Effects 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 102100039131 Integrator complex subunit 5 Human genes 0.000 description 1
- 101710092888 Integrator complex subunit 5 Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
- Stored Programmes (AREA)
Abstract
一种基于DSP和FPGA的计算机硬件平台设计方法，以DSP和FPGA为核心，通过它们扩展程序加载模块、数据存储模块、模拟量输入模块、模拟量输出模块、开关量输入模块、开关量输出模块、串口通信模块、1553B通信模块和复位电路以及电源电路，构建嵌入式计算机硬件平台；实现对模拟量和开关量的采集，实现大容量程序和数据存储，实现复杂算法，实现与外设进行通信以及控制。本发明实现了模拟信号输入输出的自动转换、开关量信号输入输出的自由扩展；极大提高了处理器的工作效率，节省了***资源，缩短了开发周期，降低了开发成本；只需改变FPGA的代码，就完成另一款全新的硬件设计平台。
Description
技术领域
本发明属于嵌入式计算机硬件平台设计领域，具体涉及一种基于DSP(数字信号处理器)和FPGA(可编程逻辑器件)为核心的算机硬件平台设计方法。
背景技术
TI公司的TMS320C6713是一款高性能的32位浮点型高性能数字信号处理器(DSP)，其运行速度快，指令周期最高可达3.3ns，峰值运算能力为2400/1800MIPS/MFLOPS，片内集成了32×32bit的乘法器。芯片内部存储器采用两级高速缓存结构，8级流水线结构，内部总线包括有一个32bit的程序地址总线和一个256bit的程序数据总线。对外数据总线32bit，地址总线20bit，外部地址选择空间CE0～CE3，有4种程序加载方式和灵活的EMIF扩展接口。由于其出色的运算能力、高效的指令集、智能外设、大容量的片内存储器和大范围的寻址能力，使得其特别适合于对运算能力和存储量有高要求的应用场合。
目前嵌入式的计算机常用平台有两种：第一种是利用单片机，第二种是利用TMS320C24X等型号的DSP。第一种平台现时电路复杂，可靠性差，需要***扩展多个元件，且数据处理能力低，不能完成大规模的数据运算，只能进行简单的算法；第二种方法虽然也是使用DSP，硬件速度和资源都优于第一种，但是在需要精确控制场合由于该平台速度仍不够，仍然难以完成复杂的算法和高精度要求。在目前对体积和重量要求苛刻而性能要求有大量增加的情况下，这两种平台已经难以适应新时期的要求。
发明内容
本发明的目的在于提供一种基于DSP和FPGA的计算机硬件平台设计方法，其为解决现有平台运算速度不够，难以对外设实现精确控制而且体积重量大难以 降低符合要求的问题。
本发明的技术解决方案是：
一种基于DSP和FPGA的计算机硬件平台设计方法，其特殊之处在于，该方法是：
以DSP和FPGA为核心，通过它们扩展程序加载模块、数据存储模块、模拟量输入模块、模拟量输出模块、开关量输入模块、开关量输出模块、串口通信模块、1553B通信模块和复位电路以及电源电路，构建嵌入式计算机硬件平台；实现对模拟量和开关量的采集，实现大容量程序和数据存储，实现复杂算法，实现与外设进行通信以及控制。
上述基于DSP和FPGA的计算机硬件平台设计方法，其特殊之处在于，该方法具体是：
1】提供一个DSP和FPGA作为平台核心处理器；
2】扩展程序加载模块，具体是程序存储器FLASH的数据线、地址线和控制线分别和DSP的接口电路连接；所述程序存储器FLASH用于存放用户程序和设定值，根据用户需求进行选择容量，最大存放1Mword；
3】扩展数据存储模块，具体是数据存储器SDRAM的数据线、地址线和控制线分别和DSP的接口电路连接；该模块存放多至32Mword的中间数据，用以满足复杂算法所需的空间要求；
4】扩展模拟量输入模块，具体是所述模拟量输入模块包括数据线、地址线、信号调理电路、模数转换电路和FPGA片内的逻辑控制电路；DSP只需发出启动采集命令，各通道输入的模拟信号就会被自动转换成数字信号，并以中断方式通知DSP读取；
5】扩展模拟量输出模块，具体是所述模拟量输出模块包括数模转换器、阻抗变换电路和FPGA片内的逻辑控制电路；要输出的数字量只要写到DSP数据总线即可，其余工作由FPGA自动完成，不再需要DSP参与；
6】扩展开关量输入模块，具体包括处理器的数据线、地址线、控制线、FPGA内部自定义的寄存器和光电隔离电路。在寄存器中把外部输入开关量信息拼接成16bit数据总线宽度，处理器只需读取该寄存器即可获取输入的开关量状态。
7】扩展开关量输出模块，具体包括处理器的数据线、地址线、控制线、FPGA内部自定义的寄存器、光电隔离电路和增强驱动电路。扩展时使用寄存器的高8位对应开关量使能，低8位对应开关量的状态，处理器只需写该寄存器即可控制开关量输出状态。
8】扩展串口通信模块，具体包括FPGA片内的串口控制器UART0～UART7、时钟电路2、光电隔离电路和电平转换器；
9】扩展1553B通信模块，具体包括1553B模块、耦合变压器、时钟电路1、DSP的数据线、RT地址输入电路和FPGA片内逻辑控制电路；
其中1553B模块设计时序完全兼容国内外同品牌，无需做任何硬件改动；
10】扩展电源和复位电路，具体是采用TI公司专用芯片TPS70445。
上述串口控制器UART0～UART7是由FPGA内部宏单元通过一定的方式搭建而成。具体地说，就是在FPGA内部针对每个串口定义相应的配置寄存器和状态寄存器，给每个寄存器分配确定的地址，通过对寄存器的读写操作来完成收发数据。
上述FPGA的代码用VHDL硬件描述语言，编译成功后下载到FPGA片内自带的FLASH中，无需再外接程序存储器ROM。
上述DSP的数据线D[0..15]接到FLASH的DQ[0..15]，A[2..21]接到A[0..19]，AOE、AWE、CE1分别接到OE、WE、CE。
上述DSP的数据线D[0..31]接到数据存储器SDRAM的DQ[0..31]，A[2..13]接到A[0..11]，AOE、ARE、AWE、CE0、BE0～BE3分别接到RAS、WE、CAS、CS、DQM0～3。
上述FPGA发出的控制信号DG0～DG3接到多路选择器的控制端A0～A3，模数转换器AD的数据线D[0..11]接到FPGA固定的输入信号管脚IO上。
上述把DSP的数据线D[0..31]、地址线A[2..21]、控制信号CE0～CE3、ARE、AOE、INT4～7信号全部引入FPGA中作为输入输出信号；在扩展串口时，对于每个串口指定不同的寄存器地址，存放通信波特率、中断深度、存储深度、奇偶校验位以及中断方式信息；对这些寄存器的读写由DSP来完成。
上述DSP的数据线D[0..15]接到1553模块的数据线D0～D15，RT地址输入0～4通过光电隔离后送到1553模块的RTAD[0..4]，FPGA片内的1553_CS、1553_RW、1553_RST、1553_ST分别接到CS、RW、RST、ST上。
上述电源和复位芯片TPS70445的输出脚直接接到DSP相应的电源端和复位端。
本发明的优点如下：
(1)本发明基于高速度的32位浮点型数字信号处理器作为数据处理和控制中心，并用大规模可编程逻辑器件FPGA作为协助扩展***接口电路，接口方便，扩展灵活。实现了模拟信号输入输出的自动转换、开关量信号输入输出的自由扩展。
(2)利用VHDL语言编程在FPGA内部生成灵活的串口控制器，并且可以扩展到减少了***使用专门串口控制器、程序存储器和随机存储器的电路。串口控制器使得***通信电路大为简化，发送时只需给发送FIFO写入数据，即可自动发送。接收时可以根据需要确定中断深度、接收FIFO大小、中断方式等，减轻了软件工作量，极大提高了处理器的工作效率，节省了***资源，缩短了开发周期，降低了开发成本。
(3)无需对硬件做任何修改，只需改变FPGA的代码，即可对***性能裁剪，比如改变模拟量和开关量通道数量、串口收发方式等等，就完成另一款全新的硬件设计平台。这也是本发明的一个重要特点。
附图说明
图1为本发明的硬件平台框图。
具体实施方式
本平台采用了以DSP和FPGA为核心，通过扩展程序加载模块、数据存储模块、模拟量输入模块、模拟量输出模块、开关量输入模块、开关量输出模块、串口通信模块、1553B通信模块和复位电路以及电源电路等，实现对模拟量和开关量的采集，实现大容量程序和数据存储，实现复杂算法，实现与外设进行通信以及控制等。
本发明的设计框图如图1所示：
(1)程序加载模块由图中程序存储器FLASH的数据线、地址线和控制线分别和数字信号处理器DSP的接口电路连接组成。FLASH用于存放用户程序和设定值，根据用户需求进行选择容量，最大可以存放1Mword；(2)数据存储模块由数据存储器SDRAM和数字信号处理器DSP的接口电路组成。SDRAM的数据线、地址线和控制线分别和数字信号处理器DSP的接口电路连接。该模块可以存放多至32Mword的中间数据，用以满足复杂算法所需的空间要求；(3)模拟量输入模块由图中数据线、地址线、信号调理电路、模数转换电路和FPGA片内的逻辑控制电路组成。DSP只需发出启动采集命令，各通道输入的模拟信号就会被自动转换成数字信号，并以中断方式通知DSP读取；(4)模拟量输出模块由数模转换器、阻抗变换电路和FPGA片内的逻辑控制电路组成。要输出的数字量只要写到DSP数据总线即可，其余工作由FPGA自动完成，不再需要DSP参与；(5)串口通信模块由FPGA片内的串口控制器UART0～UART7、时钟电路2、光电隔离电路和电平转换器等组成。其中串口控制器UART0～UART7是由FPGA内部宏单元通过一定的方式搭建而成。FPGA的代码用VHDL硬件描述语言，编译成功后下载到FPGA片内自带的FLASH中，无需再外接程序存储器ROM。采用VHDL生成的串口具有可以灵活选择通道、设置通信波特率、中断深度、存储深度、奇偶校验位 等。外部串口数据输入后既可采用查询也可采用中断方式送给DSP；(6)1553B通信模块由1553B模块、耦合变压器、时钟电路1、DSP的数据线、RT地址输入电路和FPGA片内逻辑控制电路等组成。其中1553B模块设计时序完全兼容国内外同品牌，无需做任何硬件改动；(7)电源和复位电路采用TI公司专用芯片TPS70445，它兼有复位和电源输出功能。
本发明具体工作过程是：
(1)程序加载模块由图中程序存储器FLASH和数字信号处理器DSP的接口电路D[0..15]、A[2..21]、AOE、AWE、CE1组成。其中DSP的数据线D[0..15]接到FLASH的DQ[0..15]，A[2..21]接到A[0..19]，AOE、AWE、CE1分别接到OE、WE、CE。
(2)DSP的数据线D[0..31]接到数据存储器SDRAM的DQ[0..31]，A[2..13]接到A[0..11]，AOE、ARE、AWE、CE0、BE0～BE3分别接到RAS、WE、CAS、CS、DQM0～3。
(3)FPGA发出的控制信号DG0～DG3接到多路选择器的控制端A0～A3，模数转换器AD的数据线D[0..11]接到FPGA固定的输入信号管脚IO上。外部输入信号经过调理后进入多路选择器的输入端，在DSP发出控制信号后由FPGA实现对指定的通道选择，使DG0～DG3输出在0x00～0x0f之间变化就可指定通道0～15。通道指定后，发出片选AD_CS信号，启动模数转换信号AD_RC，每次转换完的结果由AD_BUSY信号的变化来判断。把该信号通过FPGA内部逻辑转换成中断信号INT5输出给DSP，并把模数转换结果保存到相应寄存器中，以供知DSP来读取。整个过程中，DSP只需发出启动信号，无需参与中间过程，便可实现自动转换。
(4)FPGA片内的DA_CLK、DA_SDI、DA_RST、DA_CS、DA_LOADCS组成。要输出的数字量只要由DSP数据总线发出即可，其余工作由FPGA完成。FPGA内设置寄存器接口，用来存放DSP数据总线的值。转换时，先发出片选信号DA_CS，在 时钟DA_CLK的作用下，由FPGA把DSP的并行信号变换成串行信号后由DA_SDI送给数模转换器DA完成输出。输出经过阻抗变换后送给外部设备，用以增强驱动能力；
(5)把DSP的数据线D[0..31]、地址线A[2..21]、控制信号CE0～CE3、ARE、AOE、INT4～7等信号全部引入FPGA中作为输入输出信号。在扩展串口时，对于每个串口指定不同的寄存器地址，存放通信波特率、中断深度、存储深度、奇偶校验位、中断方式等信息。对这些寄存器的读写由DSP来完成。FPGA的代码用VHDL硬件描述语言，编译成功后下载到FPGA片内自带的FLASH中，无需再外接程序存储器ROM。外部串口数据输入后既可采用查询也可采用中断方式送给DSP；
(6)DSP的数据线D[0..15]接到1553模块的数据线D0～D15，RT地址输入0～4通过光电隔离后送到1553模块的RTAD[0..4]，FPGA片内的1553_CS、1553_RW、1553_RST、1553_ST分别接到CS、RW、RST、ST上。工作时的RW、RST、ST和CS片选信号的工作时序由FPGA产生，对1553模块内部相应寄存器的配置由DSP完成。
(7)电源和复位芯片TPS70445的输出脚直接接到DSP相应的电源端和复位端。在电源端要根据负载大小的不同选择不同规格的滤波电容。
Claims (10)
1.一种基于DSP和FPGA的计算机硬件平台设计方法，其特征在于，该方法是：
以DSP和FPGA为核心，通过它们扩展程序加载模块、数据存储模块、模拟量输入模块、模拟量输出模块、开关量输入模块、开关量输出模块、串口通信模块、1553B通信模块和复位电路以及电源电路，构建嵌入式计算机硬件平台；实现对模拟量和开关量的采集，实现大容量程序和数据存储，实现复杂算法，实现与外设进行通信以及控制。
2.根据权利要求1所述基于DSP和FPGA的计算机硬件平台设计方法，其特征在于，该方法具体是：
1】提供一个DSP和FPGA作为平台核心处理器；
2】扩展程序加载模块，具体是程序存储器FLASH的数据线、地址线和控制线分别和DSP的接口电路连接；所述程序存储器FLASH用于存放用户程序和设定值，根据用户需求进行选择容量，最大存放1Mword；
3】扩展数据存储模块，具体是数据存储器SDRAM的数据线、地址线和控制线分别和DSP的接口电路连接；该模块存放多至32Mword的中间数据，用以满足复杂算法所需的空间要求；
4】扩展模拟量输入模块，具体是所述模拟量输入模块包括数据线、地址线、信号调理电路、模数转换电路和FPGA片内的逻辑控制电路；DSP只需发出启动采集命令，各通道输入的模拟信号就会被自动转换成数字信号，并以中断方式通知DSP读取；
5】扩展模拟量输出模块，具体是所述模拟量输出模块包括数模转换器、阻抗变换电路和FPGA片内的逻辑控制电路；要输出的数字量只要写到DSP数据总线即可，其余工作由FPGA自动完成，不再需要DSP参与；
6】扩展开关量输入模块，具体包括处理器的数据线、地址线、控制线、FPGA内部自定义的寄存器和光电隔离电路。在寄存器中把外部输入开关量信息拼接成16bit数据总线宽度，处理器只需读取该寄存器即可获取输入的开关量状态。
7】扩展开关量输出模块，具体包括处理器的数据线、地址线、控制线、FPGA内部自定义的寄存器、光电隔离电路和增强驱动电路。扩展时使用寄存器的高8位对应开关量使能，低8位对应开关量的状态，处理器只需写该寄存器即可控制开关量输出状态。
8】扩展串口通信模块，具体包括FPGA片内的串口控制器UART0～UART7、时钟电路2、光电隔离电路和电平转换器；
9】扩展1553B通信模块，具体包括1553B模块、耦合变压器、时钟电路1、DSP的数据线、RT地址输入电路和FPGA片内逻辑控制电路；
其中1553B模块设计时序完全兼容国内外同品牌，无需做任何硬件改动；
10】扩展电源和复位电路，具体是采用TI公司专用芯片TPS70445。
3.根据权利要求2所述基于DSP和FPGA的计算机硬件平台设计方法，其特征在于：所述串口控制器UART0～UART7是由FPGA内部宏单元通过一定的方式搭建而成。具体地说，就是在FPGA内部针对每个串口定义相应的配置寄存器和状态寄存器，给每个寄存器分配确定的地址，通过对寄存器的读写操作来完成收发数据。
4.根据权利要求3所述基于DSP和FPGA的计算机硬件平台设计方法，其特征在于：所述FPGA的代码用VHDL硬件描述语言，编译成功后下载到FPGA片内自带的FLASH中，无需再外接程序存储器ROM。
5.根据权利要求2～4所述基于DSP和FPGA的计算机硬件平台设计方法，其特征在于：所述DSP的数据线D[0..15]接到FLASH的DQ[0..15]，A[2..21]接到A[0..19]，AOE、AWE、CE1分别接到OE、WE、CE。
6.根据权利要求5所述基于DSP和FPGA的计算机硬件平台设计方法，其特征在于：所述DSP的数据线D[0..31]接到数据存储器SDRAM的DQ[0..31]，A[2..13]接到A[0..11]，AOE、ARE、AWE、CE0、BE0～BE3分别接到RAS、WE、CAS、CS、DQM0～3。
7.根据权利要求6所述基于DSP和FPGA的计算机硬件平台设计方法，其特征在于：所述FPGA发出的控制信号DG0～DG3接到多路选择器的控制端A0～A3，模数转换器AD的数据线D[0..11]接到FPGA固定的输入信号管脚IO上。
8.根据权利要求7所述基于DSP和FPGA的计算机硬件平台设计方法，其特征在于：所述把DSP的数据线D[0..31]、地址线A[2..21]、控制信号CE0～CE3、ARE、AOE、INT4～7信号全部引入FPGA中作为输入输出信号；在扩展串口时，对于每个串口指定不同的寄存器地址，存放通信波特率、中断深度、存储深度、奇偶校验位以及中断方式信息；对这些寄存器的读写由DSP来完成。
9.根据权利要求8所述基于DSP和FPGA的计算机硬件平台设计方法，其特征在于：所述DSP的数据线D[0..15]接到1553模块的数据线D0～D15，RT地址输入0～4通过光电隔离后送到1553模块的RTAD[0..4]，FPGA片内的1553_CS、1553_RW、1553_RST、1553_ST分别接到CS、RW、RST、ST上。
10.根据权利要求9所述基于DSP和FPGA的计算机硬件平台设计方法，其特征在于：所述电源和复位芯片TPS70445的输出脚直接接到DSP相应的电源端和复位端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010600285.4A CN102567280B (zh) | 2010-12-17 | 2010-12-17 | 一种基于dsp和fpga的计算机硬件平台设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010600285.4A CN102567280B (zh) | 2010-12-17 | 2010-12-17 | 一种基于dsp和fpga的计算机硬件平台设计方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102567280A true CN102567280A (zh) | 2012-07-11 |
| CN102567280B CN102567280B (zh) | 2015-01-21 |
Family
ID=46412726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010600285.4A Active CN102567280B (zh) | 2010-12-17 | 2010-12-17 | 一种基于dsp和fpga的计算机硬件平台设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102567280B (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103591961A (zh) * | 2013-11-26 | 2014-02-19 | 北京航空航天大学 | 一种基于dsp和fpga的捷联罗经导航计算机 |
| CN106773981A (zh) * | 2016-12-29 | 2017-05-31 | 贵州航天控制技术有限公司 | 一种基于高速1553b通信接口的智能电动伺服控制器 |
| CN107970031A (zh) * | 2017-07-24 | 2018-05-01 | 江苏博恩医疗科技有限公司 | 一种高通量多通道电生理信号记录与刺激*** |
| CN108983648A (zh) * | 2017-06-05 | 2018-12-11 | 北京迪文科技有限公司 | 一种集成多功能单片机模组的实现方法 |
| CN109445855A (zh) * | 2018-10-30 | 2019-03-08 | 天津津航计算技术研究所 | 一种用于多路低速外设集成的桥接装置 |
| CN110427634A (zh) * | 2019-05-17 | 2019-11-08 | 西南交通大学 | 基于fpga实现反应***的通信***及其构建方法 |
| CN110865912A (zh) * | 2019-10-31 | 2020-03-06 | 天津市英贝特航天科技有限公司 | Dsp处理器串口通信可靠性检测***及方法 |
| CN110908948A (zh) * | 2019-12-17 | 2020-03-24 | 杭州沃镭智能科技股份有限公司 | 一种基于mcu+fpga的高速do与pwm输出板卡 |
| CN111679995A (zh) * | 2020-06-19 | 2020-09-18 | 西安微电子技术研究所 | 一种基于1553b总线的空间计算机嵌入式管理执行单元 |
| CN112230578A (zh) * | 2020-10-14 | 2021-01-15 | 西安微电子技术研究所 | 一种双核多外设SoC的标准综合控制单元 |
| CN112505420A (zh) * | 2020-11-13 | 2021-03-16 | 武汉瑞莱保科技有限公司 | 一种配电盘智能试验分析*** |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1956540A (zh) * | 2006-09-28 | 2007-05-02 | 北京航空航天大学 | 一种基于光纤传输的音视频传输的控制*** |
| CN101196213A (zh) * | 2007-12-26 | 2008-06-11 | 北京航空航天大学 | 一种集成化高温超导磁悬浮储能飞轮磁轴承数字控制*** |
| CN101261129A (zh) * | 2008-02-22 | 2008-09-10 | 北京航空航天大学 | 一种基于dsp和fpga的组合导航计算机 |
| CN101478670A (zh) * | 2008-12-30 | 2009-07-08 | 西安交通大学 | 基于fpga芯片和dsp芯片开发的网络实时视频采集装置 |
-
2010
- 2010-12-17 CN CN201010600285.4A patent/CN102567280B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1956540A (zh) * | 2006-09-28 | 2007-05-02 | 北京航空航天大学 | 一种基于光纤传输的音视频传输的控制*** |
| CN101196213A (zh) * | 2007-12-26 | 2008-06-11 | 北京航空航天大学 | 一种集成化高温超导磁悬浮储能飞轮磁轴承数字控制*** |
| CN101261129A (zh) * | 2008-02-22 | 2008-09-10 | 北京航空航天大学 | 一种基于dsp和fpga的组合导航计算机 |
| CN101478670A (zh) * | 2008-12-30 | 2009-07-08 | 西安交通大学 | 基于fpga芯片和dsp芯片开发的网络实时视频采集装置 |
Non-Patent Citations (2)
| Title |
|---|
| 吴迪: "基于DSP和1553B总线的嵌入式***的设计和实现", 《万方学位论文全文数据库》 * |
| 李玉寰: "基于DSP和FPGA的机载导航计算机设计", 《万方学位论文全文数据库》 * |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103591961B (zh) * | 2013-11-26 | 2016-07-06 | 北京航空航天大学 | 一种基于dsp和fpga的捷联罗经导航计算机 |
| CN103591961A (zh) * | 2013-11-26 | 2014-02-19 | 北京航空航天大学 | 一种基于dsp和fpga的捷联罗经导航计算机 |
| CN106773981A (zh) * | 2016-12-29 | 2017-05-31 | 贵州航天控制技术有限公司 | 一种基于高速1553b通信接口的智能电动伺服控制器 |
| CN108983648A (zh) * | 2017-06-05 | 2018-12-11 | 北京迪文科技有限公司 | 一种集成多功能单片机模组的实现方法 |
| CN107970031A (zh) * | 2017-07-24 | 2018-05-01 | 江苏博恩医疗科技有限公司 | 一种高通量多通道电生理信号记录与刺激*** |
| CN107970031B (zh) * | 2017-07-24 | 2024-03-29 | 重庆博泰医疗科技有限公司 | 一种高通量多通道电生理信号记录与刺激*** |
| CN109445855B (zh) * | 2018-10-30 | 2021-11-16 | 天津津航计算技术研究所 | 一种用于多路低速外设集成的桥接装置 |
| CN109445855A (zh) * | 2018-10-30 | 2019-03-08 | 天津津航计算技术研究所 | 一种用于多路低速外设集成的桥接装置 |
| CN110427634A (zh) * | 2019-05-17 | 2019-11-08 | 西南交通大学 | 基于fpga实现反应***的通信***及其构建方法 |
| CN110427634B (zh) * | 2019-05-17 | 2022-08-02 | 西南交通大学 | 基于fpga实现反应***的通信***及其构建方法 |
| CN110865912A (zh) * | 2019-10-31 | 2020-03-06 | 天津市英贝特航天科技有限公司 | Dsp处理器串口通信可靠性检测***及方法 |
| CN110865912B (zh) * | 2019-10-31 | 2024-01-16 | 天津市英贝特航天科技有限公司 | Dsp处理器串口通信可靠性检测***及方法 |
| CN110908948A (zh) * | 2019-12-17 | 2020-03-24 | 杭州沃镭智能科技股份有限公司 | 一种基于mcu+fpga的高速do与pwm输出板卡 |
| CN111679995B (zh) * | 2020-06-19 | 2021-09-28 | 西安微电子技术研究所 | 一种基于1553b总线的空间计算机嵌入式管理执行单元 |
| CN111679995A (zh) * | 2020-06-19 | 2020-09-18 | 西安微电子技术研究所 | 一种基于1553b总线的空间计算机嵌入式管理执行单元 |
| CN112230578B (zh) * | 2020-10-14 | 2022-04-19 | 西安微电子技术研究所 | 一种双核多外设SoC的标准综合控制单元 |
| CN112230578A (zh) * | 2020-10-14 | 2021-01-15 | 西安微电子技术研究所 | 一种双核多外设SoC的标准综合控制单元 |
| CN112505420A (zh) * | 2020-11-13 | 2021-03-16 | 武汉瑞莱保科技有限公司 | 一种配电盘智能试验分析*** |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102567280B (zh) | 2015-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102567280B (zh) | 一种基于dsp和fpga的计算机硬件平台设计方法 | |
| CN102831090B (zh) | 一种用于星载dsp与fpga通讯接口的地址线及其优化方法 | |
| CN103023505B (zh) | 一种可配置多通道逐次逼近结构的模数转换器 | |
| CN104866452B (zh) | 基于fpga和tl16c554a的多串口扩展方法 | |
| CN103116175B (zh) | 基于dsp和fpga的嵌入式导航信息处理器 | |
| CN201418086Y (zh) | 星载设备用的数据通信协议控制器 | |
| CN102968095B (zh) | 一种支持远程加载的分布式波束控制装置 | |
| CN201935967U (zh) | 基于fpga的高速电能质量处理单元 | |
| CN1972146A (zh) | 一种无线数据采集与处理方法及其*** | |
| CN107085560A (zh) | 一种emif接口与ahb/apb时序桥接电路及其控制方法 | |
| CN101706762A (zh) | 一种智能型信号转接*** | |
| CN105159695A (zh) | 一种基于非易失控制的射频模块初始化***及方法 | |
| CN201478881U (zh) | 基于sopc的电源控制器 | |
| CN107066200A (zh) | 一种基于fpga的数据采集方法及数据采集*** | |
| CN103368974A (zh) | 一种基于fpga支持iec61850协议的设备 | |
| CN104484303A (zh) | 一种基于SoC芯片的1553B节点电路 | |
| CN202216989U (zh) | 基于fifo结构总线控制方式的直流电子负载 | |
| CN102262595B (zh) | 一种微处理器扩展寻址方法 | |
| CN103530263B (zh) | 基于fpga/mcu结构的1553b远程终端装置 | |
| CN104424142B (zh) | 一种多核处理器***中访问共享资源的方法与装置 | |
| CN101989191B (zh) | 一种多Ready输入中央处理器的实现方法 | |
| CN102508807B (zh) | 一种基于sparc v8处理器的总线结构 | |
| CN201673429U (zh) | 一种用于波束控制的集成电路 | |
| CN205228473U (zh) | 一种基于现场可编程门阵列的微型导航计算机 | |
| CN203117969U (zh) | 基于单片机的usb数据传输模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent of invention or patent application | ||
| CB02 | Change of applicant information |
Address after: 710065 Xi'an high tech Zone, Jin Industrial Road, No., No. C Venture Park, No. 8, Applicant after: Xi'an Keyway Technology Co.,Ltd. Address before: 710077 Xi'an high tech Zone, Jin Industrial Road, No., No. C Venture Park, No. 8, Applicant before: Xi'an Qivi Test & Control Technology Co., Ltd. |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: XI'AN QIVI TEST + CONTROL TECHNOLOGY CO., LTD. TO: XI'AN KEYWAY TECHNOLOGY CO., LTD. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 710077 Xi'an high tech Zone, Jin Industrial Road, No., No. C Venture Park, No. 8, Patentee after: Xi'an Qiwei Technology Co. Ltd. Address before: 710065 Xi'an high tech Zone, Jin Industrial Road, No., No. C Venture Park, No. 8, Patentee before: Xi'an Keyway Technology Co.,Ltd. |
|
| CP03 | Change of name, title or address | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170920 Address after: 710077 Xi'an high tech Zone, Jin Industrial Road, No., No. C Venture Park, No. 8, Co-patentee after: Beijing Polytechnic Leike Electronic Information Technology Co., Ltd. Patentee after: Xi'an Qiwei Technology Co. Ltd. Address before: 710077 Xi'an high tech Zone, Jin Industrial Road, No., No. C Venture Park, No. 8, Patentee before: Xi'an Qiwei Technology Co. Ltd. |