CN102487058A - 半导体芯片、半导体封装件以及半导体芯片的制造方法 - Google Patents

半导体芯片、半导体封装件以及半导体芯片的制造方法 Download PDF

Info

Publication number
CN102487058A
CN102487058A CN2011103934230A CN201110393423A CN102487058A CN 102487058 A CN102487058 A CN 102487058A CN 2011103934230 A CN2011103934230 A CN 2011103934230A CN 201110393423 A CN201110393423 A CN 201110393423A CN 102487058 A CN102487058 A CN 102487058A
Authority
CN
China
Prior art keywords
sub
semiconductor chip
channel
substrate
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103934230A
Other languages
English (en)
Other versions
CN102487058B (zh
Inventor
金圣哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102487058A publication Critical patent/CN102487058A/zh
Application granted granted Critical
Publication of CN102487058B publication Critical patent/CN102487058B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体芯片、半导体封装件以及半导体芯片的制造方法。该半导体芯片包括具有第一表面和与第一表面相反的第二表面的基板、设置在基板的第一表面上的芯片焊盘以及包括多个子通路的贯穿硅通路(TSV)，该多个子通路在不同的位置处电连接到芯片焊盘。

Description

半导体芯片、半导体封装件以及半导体芯片的制造方法
技术领域
本发明的示范性实施例涉及半导体芯片、半导体封装件以及半导体芯片的制造方法，特别是，涉及包括具有多个子通路的贯穿硅通路(through-siliconvia，TSV)的半导体芯片、半导体封装件以及减少断路故障的半导体芯片的制造方法。
背景技术
较之前相比，现代电子产品尺寸更小且性能更高。随着对移动电子产品需求的增加，对超小型高容量半导体存储装置的需求不断增加。半导体存储装置的存储容量的增加可包括增加半导体芯片的集成度或在单一半导体封装件内安装和组装多个半导体芯片。前者的高集成方法可能需要大量的精力、资金和时间，但是后者的封装方法适合于以更容易的方式来提高半导体存储器的存储容量。后者的封装方法与前者的方法相比，在必要的资金、研究和开发精力以及开发时间上非常有利。因此，半导体存储器制造者已经进行了很大的努力，通过在单一半导体封装件内安装多个半导体芯片的多芯片封装件来提高半导体存储装置的存储容量。
在单一半导体封装件内安装多个半导体芯片的方法示例包括水平安装半导体芯片的方法和竖直安装半导体芯片的方法。然而，由于电子产品倾向于较小尺寸的特点，大部分半导体存储器制造者喜欢竖直堆叠半导体芯片的堆叠式多芯片封装件。堆叠芯片的封装件技术由于简化了工艺可降低封装件的制造成本，并且便于批量生产。然而，堆叠芯片的封装件技术具有以下缺点，由于堆叠芯片的数量和尺寸的增加，用于封装件的内部电连接的互连空间不足。考虑到这些问题，作为堆叠封装件的一个示例，已经提出了采用贯穿硅通路(TSV)的封装件结构。这样的封装件在晶片级的芯片内形成TSV并且由TSV在竖直方向上物理地且电连接芯片而制造。
通常，TSV形成为对应于半导体芯片的芯片焊盘。在此情况下，TSV中发生的断路故障可能导致半导体芯片或半导体封装件的整体失效。TSV的断路故障可通过加宽TSV的宽度(横截面面积)解决。然而，因为TSV不应形成在形成各种半导体装置的位置，所以存在加宽TSV的宽度(横截面面积)的限制。
发明内容
本发明的实施例针对包括具有电连接在一起以便减少断路故障的多个子通路的TSV的半导体芯片、半导体芯片的制造方法和半导体封装件。
在一个实施例中，半导体芯片包括：基板，具有第一表面和与第一表面相反的第二表面；芯片焊盘，设置在基板的第一表面上；以及贯穿硅通路(TSV)，包括在不同位置处电连接到芯片焊盘的多个子通路。多个子通路例如可直接连接到芯片焊盘。
至少一个子通路可从基板的第二表面向外突出。
至少一个子通路的横截面面积可从第一表面和第二表面到基板的中心部分逐渐增加，并且子通路可在至少一个子通路的最宽处电连接在一起。
至少一个子通路可包括横截面面积不变的柱部分和横截面面积大于柱部分的横截面面积的凸起部分，并且子通路可在凸起部分处电连接在一起。
子通路的横截面面积可从基板的第一表面到第二表面逐渐增加。
子通路可由导电材料形成，该导电材料包括金(Au)、银(Ag)、铜(Cu)、铝(Al)、镍(Ni)、钨(W)、钛(Ti)、铂(Pt)、钯(Pd)、锡(Sn)、铅(Pb)、锌(Zn)、铟(In)、镉(Cd)、铬(Cr)、钼(Mo)和有机材料中的一种或更多种。
子通路可包括TSV和盲通路(blind via)，TSV和盲通路通过基板内的微型通道(micro channel)电连接在一起。
在另一个实施例中，半导体封装件包括至少一个半导体芯片，该至少一个半导体芯片的每一个都包括：基板，具有第一表面和与第一表面相反的第二表面；芯片焊盘，设置在基板的第一表面上；以及贯穿硅通路(TSV)，包括在不同位置处电连接到芯片焊盘的多个子通路。
在另一个实施例中，半导体芯片的制造方法包括：形成彼此隔开且从基板的第一表面到第二表面定向的多个开口；扩充开口使其侧面扩展到相邻的开口；以及用导电材料填充开口。
形成彼此隔开的多个开口可通过各向异性蚀刻工艺进行。
扩充开口可通过各向同性蚀刻工艺进行。
各向同性蚀刻工艺可通过湿蚀刻工艺进行。
湿蚀刻工艺可采用缓冲的氢氟酸(BHF)溶液或将硝酸(HNO3)和氟酸(HF)与水或醋酸(CH3COOH)混合的蚀刻溶液进行。
各向同性蚀刻工艺可为采用含氟(F)的气体的干蚀刻工艺。
该方法还可包括在用导电材料填充开口前在开口的表面上形成绝缘层。
该方法还可包括在用导电材料填充开口前在开口的表面上形成种子金属层。
在开口的表面上形成种子金属层可通过无电镀工艺进行。
用导电材料填充开口可通过真空沉积工艺、溅射工艺、化学气相沉积(CVD)工艺、无电镀工艺、电镀工艺、点胶工艺或丝网印刷工艺进行。
附图说明
结合附图，通过下面的详细描述，上述和其它的方面、特征和其它优点将更加明显易懂，附图中：
图1是根据本发明实施例的半导体芯片的横截面图；
图2至5是图1的方向A上的平面图，示出了TSV的各种实施例；
图6至10是示出根据本发明另一个实施例的半导体芯片的局部构造的横截面图；
图11A至11F是示出根据本发明实施例的半导体芯片的制造方法的横截面图；
图12是根据本发明实施例的半导体封装件的横截面图；以及
图13是根据本发明另一个实施例的半导体封装件的横截面图。
具体实施方式
在下文，将参考附图描述本发明的实施例。然而，各种实施例仅为说明的目的，而不意味着限制本发明的范围。
下面，将参考图1描述根据本发明实施例的半导体芯片。参考图1，根据本发明实施例的半导体芯片包括基板100、芯片焊盘102和TSV 104，TSV104由电连接到芯片焊盘102的多个子通路104a、104b和104c组成。
基板100具有第一表面100a和与第一表面100a相反的第二表面100b。基板100可为互连形成在衬底材料上的基板，衬底材料例如为硅(Si)、GaAs、LiTaO3、LiNbO3或蓝宝石，或者该基板100可为封装件基板，该封装件基板将封装件内的半导体芯片电连接到外部印刷电路板(PCB)并且支撑半导体芯片，或者该基板100可为典型的PCB自身。仅为了说明简便，下面的描述集中在基板100为硅晶片的情况。然而，本发明的主要精神可应用于为了其它目的由其它材料形成的基板。
芯片焊盘102可包括导电材料，例如，金(Au)、银(Ag)、铜(Cu)、铝(Al)、镍(Ni)、钨(W)、钛(Ti)、铂(Pt)、钯(Pd)、锡(Sn)、铅(Pb)、锌(Zn)、铟(In)、镉(Cd)、铬(Cr)和钼(Mo)，或者由这些金属或有机材料形成的其它导电材料。芯片焊盘102可形成为单一层结构或多层结构。
TSV 104包括从基板100的第一表面100a到第二表面100b定向的多个子通路104a、104b和104c。子通路104a、104b和104c可由与芯片焊盘102的材料相同或不同的材料形成，并且可形成为单层结构或多层结构。子通路104a、104b和104c在除基板100的第一表面100a之外的其它位置被电连接。图1示出了一个实施例，其中子通路104a、104b和104c在其中心部分被电连接，因为子通路104a、104b和104c的中心部分在横截面(沿着XY平面剖取)中是凸起的。
图2至5是图1的方向A上的第二表面100b的平面图，示出了TSV的各种实施例。
TSV 104可包括多个子通路104a、104b和104c，它们在沿着图1的XZ平面剖取的横截面中具有相同的直径，如图2所示，或者，它们在沿着图1的XZ平面剖取的横截面中具有不同的直径，如图3所示。相对于图2-5描述的子通路的横截面直径或形状是指沿着图1的XZ平面剖取的横截面。在图3中，子通路104a和104c之间提供的子通路104b的横截面直径小于子通路104a和104c的横截面直径。子通路104a和104c的横截面直径小于子通路104b的横截面直径的相反情况也是可能的，另外，子通路的横截面直径不仅限于图2-3所示，而是多个子通路当中的任何一个或结合可具有彼此不同或相同的横截面直径。同样，如图2和3所示，连接子通路104a、104b和104c的中心轴的线L可为直线。另外，线L可为如图4所示的三角形形状、图5所示的矩形或者其它多边形形状(未示出)。此外，子通路的横截面形状可为任何可用的形状，包括圆形、椭圆形或多边形，例如，三角形、矩形，等等。
图6至10是示出根据本发明各种实施例的半导体芯片的局部构造的横截面图。
图6所示的横截面与图1所示的相似点在于，构成TSV 104的子通路104a、104b和104c的沿着图6的XZ平面剖取的横截面面积从基板100的第二表面100b朝着中心部分逐渐增加，并且从基板100的中心部分朝着第一表面100a逐渐减小。然而，该横截面可由图6中的直线形成，尽管它在图1中由曲线形成。就是说，尽管图1所示的子通路具有两端切除的椭圆横截面形状，但是图6所示的子通路可具有菱形横截面形状，其中子通路的横截面形状从基板100的第二表面100b朝着中心部分逐渐增加，并且从基板100的中心部分朝着第一表面100a逐渐减小，其两端切除。
参考图7，构成TSV 104的子通路104a、104b和104c可包括横截面面积不变的柱部分104aa、104ba和104ca和横截面面积大于柱部分104aa、104ba和104ca的凸起部分104ab、104bb和104cb。子通路104a、104b和104c可在凸起部分104ab、104bb和104cb电连接在一起。
参考图8，构成TSV 104的子通路104a、104b和104c的横截面面积(沿着XZ平面剖取的横截面面积)可从基板100的第二表面100b到第一表面100a逐渐减小。子通路104a、104b和104c的横截面形状可为圆形、椭圆形或多边形，例如，三角形、矩形，等等。另外，子通路104a、104b和104c可在芯片焊盘102处电连接，并且子通路104a、104b和104c可在第二表面100b物理地连接。
图9示出了这样的情况，其中构成TSV 104的子通路104a、104b和104c不直接连接到芯片焊盘102，而是连接到再分配线106。再分配线106例如可由下面的材料形成，比如，金(Au)、银(Ag)、铜(Cu)、铝(Al)、镍(Ni)、钨(W)、钛(Ti)、铂(Pt)、钯(Pd)、锡(Sn)、铅(Pb)、锌(Zn)、铟(In)、镉(Cd)、铬(Cr)和钼(Mo)，或导电有机材料。芯片焊盘102可形成为单层结构或多层结构。
图10示出了包括盲通路和TSV的实施例。TSV 121是指从基板100的第二表面100b突出的子通路，而盲通路是指连接到芯片焊盘102的子通路，它不从基板100的第二表面100b突出，而是位于基板100内。尽管图10中示出了一个TSV 121和两个盲通路122和123，但是TSV和盲通路的数量没有限制。将TSV 121电连接到盲通路122和123的微型通道124提供在基板100内。盲通路122和123以及微型通道123可包括一种或多种材料，例如，金(Au)、银(Ag)、铜(Cu)、铝(Al)、镍(Ni)、钨(W)、钛(Ti)、铂(Pt)、钯(Pd)、锡(Sn)、铅(Pb)、锌(Zn)、铟(In)、镉(Cd)、铬(Cr)和钼(Mo)，或导电有机材料。盲通路122和123以及微型通道123可形成为单层结构或多层结构。
图11A至11F是示出根据本发明实施例的半导体芯片的制造方法的横截面图。
参考图11，在基板100的第一表面100a上进行形成诸如晶体管和互连图案等的半导体装置的工艺。光致抗蚀剂涂覆在基板100的第一表面100a上，并且图案化为形成光致抗蚀剂图案108。
参考图11B，采用光致抗蚀剂图案108作为蚀刻掩模通过蚀刻基板100形成开口110。开口110彼此隔开，并且其侧面不彼此连接。
开口110例如可通过反应离子蚀刻(RIE)工艺形成。另外，开口110例如可通过深反应离子蚀刻(DRIE)工艺和博施工艺(bosch process)形成。博施工艺通过在SF6等离子体后采用C4F8等离子体增加聚合物涂覆来诱导各向异性蚀刻。通常，博施工艺缺点在于，发生开扇形孔(scalloping)现象而在开口110的侧面上形成不均匀，并且随后的开口填充工艺不能有效进行。然而，根据本发明的实施例，不发生开扇形孔的现象，因为随后进行了开口扩充。开口110可由激光蚀刻工艺形成。例如，可采用ND：YAG激光器或CO2激光器，或UV激光器。激光蚀刻工艺可高速处理金属层，并且对大面积是有效的。另外，不采用光刻并且不采用有毒气体。
参考图11C，开口110扩充为其侧壁连接在一起。开口110的扩充可由各向同性蚀刻工艺执行。可采用显示各向同性蚀刻特性的湿蚀刻工艺或各向同性干蚀刻工艺。例如，开口110可采用蚀刻溶液通过湿蚀刻工艺扩充，蚀刻溶液中硝酸(HNO3)和氟酸(HF)与水或醋酸(CH3COOH)混合。硝酸与硅反应以产生SiO2，并且SiO2与HF反应产生水和H2SiF6。H2SiF6溶解在水中。作为另一个示例，可进行采用缓冲的氢氟酸(BHF)溶液的湿蚀刻工艺直到开口110的侧面部分连接在一起。该各向同性蚀刻工艺可为采用包含CF4、SF6和氟(F)的气体的干蚀刻工艺。本发明的各种实施例可采用各种类型的干蚀刻或湿蚀刻。在开口110的侧面通过扩充开口110连接在一起后，开口110通过镀覆工艺填充的情况下，可通过化学或物理工艺改善涂覆附着力，以利于镀覆工艺。
参考图11D，绝缘层或种子金属层112可形成在开口110的表面上。形成绝缘层或种子金属层112的步骤可以略过。绝缘层112可由包括一种或更多种的有机和/或无机绝缘材料的绝缘材料形成，该绝缘材料例如为包括氧化硅的绝缘材料。形成绝缘层112可通过通常的薄膜沉积工艺执行，例如溅射工艺或化学真空沉积(CVD)工艺。另外，可采用诸如旋涂工艺或浸渍涂覆工艺(dip coating process)的涂覆工艺或者热氧化工艺，以便在扩充的开口的侧面上容易涂覆。
例如，可采用玻璃上旋涂(SOG)材料。可采用Si(OH)4的缩合反应形成的硅酸盐SOG材料或包含诸如-CH3或-C2H5的有机掺杂剂的硅氧烷SOG材料。这样的液体SOG溶液(溶胶，sol)涂覆在基板100上，并且旋涂或溶胶-凝胶(sol-gel)涂覆以形成均匀的膜。另外，可采用掺杂剂加给SOG的掺杂剂上旋涂(spin on dopant，SOD)。更具体地讲，可采用聚硅氮烷基SOG材料。聚硅氮烷基SOG材料基本上由Si-N键、Si-H键和N-H键组成。当这样的SOG材料在包含氧和水的环境中烘焙时，Si-N键由Si-O键取代。氧化硅膜可通过涂覆这样的SOG材料且在涂覆的SOG材料上执行随后的硬化工艺而易于获得。SOG材料的硬化例如可通过在500℃或更高(更具体地讲，600℃或更高)的温度下热处理20分钟至1小时来进行。具体的温度和热处理时间可根据填充材料的种类和应用而改变。干燥工艺例如可在为了除气作用的高温热处理前在范围为200℃至300℃的温度下进行。通过硬化SOG材料的工艺，可获得由SiO2形成的绝缘层112。
作为另一个示例，可采用可旋涂的氢硅倍半环氧乙烷(hydrogensilsesquioxanes，HSQ)、甲基倍半硅氧烷(methylsilsesquioxane，MSQ)、氟化硅酸盐玻璃(FSQ)、聚亚芳基醚(poly arylene ethers，PAE)、苯并环丁烯(BCB)或含氟聚酰亚胺(fluoropolyimide，FPI)。HSQ和MSQ具有[RSiO3/2]n(R:H或CH3)的化学结构，其中在每个硅原子处连接1.5个氧和一个氢或甲基。键接到单体的硅原子的三个烷氧基或卤基(-OR，CL)在水和酸基催化剂下氢化成氢氧基(-OH)，并且通过氢氧基或烷氧基-氢氧基之间的缩合生长并且由sol-gel反应组成预聚物。组成的预聚物很好地溶解在通常的有机溶剂中。因此，具有所希望厚度的薄膜可通过旋涂工艺获得，并且可通过热硬化工艺获得稳定的低k薄膜。HSQ和MSQ可在约400℃的温度下热硬化。BCB对于约350℃的低温范围具有热稳定性，并且具有较好的缝隙填充性和粘附性。
作为另一个示例，SiO2绝缘层可由热氧化工艺形成。当硅在O2或H2O环境中加热时，形成SiO2热氧化膜。作为另一个示例，由诸如SiO2、Al2O3或HfO2的金属氧化物形成的薄膜可通过CVD工艺或原子层CVD(ALCVD)工艺形成。
种子金属层112可包括例如下面的一种或更多种材料：金(Au)、银(Ag)、铜(Cu)、铝(Al)、镍(Ni)、钨(W)、钛(Ti)、铂(Pt)、钯(Pd)、锡(Sn)、铅(Pb)、锌(Zn)、铟(In)、镉(Cd)、铬(Cr)和钼(Mo)，或导电有机材料。种子金属层112可形成为单层或多层结构。
例如，铜种子金属层可通过无电镀工艺形成。无电镀铜中采用的镀覆溶液可包括铜离子源、pH控制剂或还原剂，并且可进一步包括表面活性剂或乙二胺四乙酸(ethylenediamine tetraacetic acid，EDTA)作为络合剂(complexing agent)。铜离子源的示例可包括CuSO4·5H2O或CuSO4，并且pH控制剂的示例可包括KOH或NaOH。还原剂的示例可包括甲醛(formaldehyde)。然而，本发明不限于上面所述的示例。无电铜镀覆可以这样的方式实现，铜由还原剂(例如，甲醛)还原，如下面的化学式所示。
Cu2++2HCHO+4OH-→Cu+2H2O+2HCO2 -
另外，可采用诸如钯(Pd)或钯/锡(Pd/Sn)化合物的催化剂。当pH由pH控制剂增加(约pH 10或更大)时，发生强还原反应以产生电子。该电子流入铜离子中，并且铜离子沉淀在钯催化剂上，从而可涂覆铜种子层。
参考图11E，开口110填充有导电材料114。导电材料114可包括例如如下的一种或更多种材料：金(Au)、银(Ag)、铜(Cu)、铝(Al)、镍(Ni)、钨(W)、钛(Ti)、铂(Pt)、钯(Pd)、锡(Sn)、铅(Pb)、锌(Zn)、铟(In)、镉(Cd)、铬(Cr)和钼(Mo)，或导电有机材料。导电材料114可形成为单层结构或多层结构。开口110可由典型的薄膜形成工艺填充，例如，真空沉积工艺、溅射工艺、CVD工艺等。另外，开口110可由无电镀工艺、电镀工艺、点胶工艺(dispense process)或丝网印刷工艺填充。然而，本发明不限制于上述工艺。
例如，开口可由铜电镀工艺填充。形成种子金属层的工艺可在铜电镀工艺前添加。作为铜电镀工艺的示例，电镀水溶液可包括铜离子源、控制电导率的硫酸(H2SO4)、控制还原反应的盐酸(HCl)，并且可进一步包括其它添加剂。就是说，当作为铜离子源的CuSO4加到硫酸(H2SO4)和水中时，CuSO4分解成Cu2+离子和SO4 2-离子。在铜电镀工艺后，可进一步进行金电镀工艺以便改善电特性。活化镍表面的工艺可首先进行以便帮助金的粘合。金-铜成分具有弱的强度并且趋向于易于磨损。当金直接镀覆在铜上时，金成分朝着铜成分运动，并且铜成分朝着金成分运动。结果，可能不能实现通过金的镀覆改善导电性的原始目标。因此，镍电镀工艺可在金电镀工艺前进行。金电镀的镀覆溶液可采用氯金酸盐(chloroaurate)或亚硫酸金作为金源。氰化合物或非氰化合物可加做络合剂。然而，本发明不限于上述金电镀的镀覆溶液。通过镍电镀形成镍层的方法没有限制。例如，可采用包含120-230g/L的NiSO4·6H2O、5-35g/L的NiCl2和5-35g/L的H3PO4的水溶液或包含120-230g/L的NiSO4·6H2O、10-30g/L的Na4Cl和20-50g/L的7H2O的水溶液，并且镍层可在水溶液为25-50℃的温度且pH为4-7的条件下形成。然而，本发明不限于此。
作为另一个示例，金属膏可通过丝网印刷工艺埋设，然后干燥且烧结以形成填充有导电材料的子通路。开口可通过无电镀工艺以导电材料填充。
参考图11F，图案化导电材料114，并且移除基板100的第二表面100b以暴露导电材料。可进一步进行凸点形成和切割工艺。基板100的第二表面100b的移除可通过选择性蚀刻工艺同时控制导电材料114对硅的蚀刻比而进行。同样，尽管说明为芯片焊盘102和子通路104a、104b和104c同时形成，但是芯片焊盘102可在形成子通路104a、104b和104c前存在，或者可在子通路104a、104b和104c形成后通过分开的形成工艺形成。
图12是根据本发明实施例的半导体封装件的横截面图。参考图12，根据本发明实施例的半导体封装件是堆叠封装件，该堆叠封装件包括第一半导体芯片150、第二半导体芯片250和第三半导体芯片350。尽管图12中示出为堆叠三个半导体芯片，但是半导体芯片的数量仅为示范性的。可包括至少一个半导体芯片。
第一半导体芯片150包括第一TSV 104，第一TSV104具有多个第一子通路104a、104b和104c连接到第一芯片焊盘102。第二半导体芯片250包括第二TSV 204，第二TSV 204具有多个子通路204a、204b和204c连接到第二芯片焊盘202。第三半导体芯片350包括第三TSV 304，第三TSV 304具有多个子通路304a、304b和304c连接到第三芯片焊盘302。尽管第一半导体芯片150、第二半导体芯片250和第三半导体芯片350可包括多个TSV，但是为了简便起见示出每个半导体芯片有一个TSV。半导体芯片可为相同种类或不同种类。
这样，因为TSV构造为电连接在一起的多个子通路，所以即使在堆叠芯片期间可能发生微小的错位，也能够防止断路故障，并且保证工艺余量。
图13是根据本发明另一个实施例的半导体封装件的横截面图。参考图13，根据本发明实施例的半导体封装件包括第一半导体芯片150、第二半导体芯片250和第三半导体芯片350。尽管图13示出为堆叠三个半导体芯片，但是半导体芯片的数量仅为示范性的。可堆叠两个或更多个半导体芯片。
第一半导体芯片150包括第一TSV 104，第一TSV 104具有多个第一子通路104a、104b和104c连接到第一芯片焊盘102。第二半导体芯片250包括第二TSV 204，第二TSV 204具有多个第二子通路204a、204b和204c连接到第二芯片焊盘202。第三半导体芯片350包括第三TSV 304，第三TSV304具有多个第三子通路304a、304b和304c连接到第三芯片焊盘302。尽管第一半导体芯片150、第二半导体芯片250和第三半导体芯片350可包括多个TSV，但是为了简便起见示出每个半导体芯片有一个TSV。半导体芯片可为相同种类或不同种类。
第一半导体芯片150的第一TSV 104可通过第一芯片焊盘102和第一焊料块160电连接到第二半导体芯片250的第二TSV。第二半导体芯片250的第二TSV 204可通过第二芯片焊盘202和第二焊料块260电连接到第三半导体芯片350的第三TSV 304。如图所示，因为TSV构造为多个子通路电连接在一起，所以能够改善粘附可靠性，因为在堆叠芯片期间焊料块穿过构成TSV的子通路之间。
焊料块160和260可采用Sn-Pb合金焊料或Sn-Pb-Ag合金焊料。另外，焊料块160和260可采用熔点为217℃的Sn-Ag-Cu(SAC)合金焊料或其它焊料。
根据本发明的各种实施例，通过多个子通路电连接形成TSV可基本上防止TSV的断路故障。因此，可改善半导体芯片和半导体封装件的产率。
为了说明的目的上面已经描述了本发明的各种实施例。本领域的技术人员可理解的是，各种修改、添加和替代是可能的，只要不脱离如权利要求公开的本发明的范围和精神。
本申请要求2010年12月1日提交韩国知识产权局的韩国申请No.10-2010-0121246的优选权，其通过引用全文结合于此。

Claims (19)

1.一种半导体芯片，包括：
基板，具有第一表面和与所述第一表面相反的第二表面；
芯片焊盘，设置在所述基板的所述第一表面上；以及
贯穿硅通路，包括在不同的位置处电连接到所述芯片焊盘的多个子通路。
2.如权利要求1所述的半导体芯片，其中所述多个子通路的至少之一从所述基板的所述第二表面突出。
3.如权利要求2所述的半导体芯片，其中所述子通路的至少之一的横截面面积从所述第一表面和所述第二表面朝向所述基板的中心部分逐渐增加，所述子通路在所述子通路的至少之一的最宽处电连接在一起。
4.如权利要求2所述的半导体芯片，其中所述子通路的至少之一包括横截面面积不变的柱部分以及横截面面积大于所述柱部分的所述横截面面积的凸起部分，所述子通路在所述凸起部分处电连接在一起。
5.如权利要求2所述的半导体芯片，其中所述子通路的至少之一的横截面面积从所述基板的所述第一表面至所述第二表面逐渐增加。
6.如权利要求2所述的半导体芯片，其中所述子通路由导电材料形成，所述导电材料包括金(Au)、银(Ag)、铜(Cu)、铝(Al)、镍(Ni)、钨(W)、钛(Ti)、铂(Pt)、钯(Pd)、锡(Sn)、铅(Pb)、锌(Zn)、铟(In)、镉(Cd)、铬(Cr)、钼(Mo)和有机材料中的一种或更多种。
7.如权利要求1所述的半导体芯片，其中所述子通路包括贯穿硅通路和盲通路，所述贯穿硅通路和所述盲通路通过所述基板内的微型通道电连接在一起。
8.如权利要求1所述的半导体芯片，其中所述多个子通路直接物理地连接到所述芯片焊盘。
9.一种半导体封装件，包括：
至少一个半导体芯片，所述至少一个半导体芯片包括：
基板，具有第一表面和与所述第一表面相反的第二表面；
芯片焊盘，设置在所述基板的所述第一表面上；以及
贯穿硅通路，包括在不同的位置处电连接到所述芯片焊盘的多个子通路。
10.一种半导体芯片的制造方法，所述方法包括：
形成彼此隔开且从基板的第一表面到第二表面定向的多个开口；
扩充所述开口使其侧面打开到相邻的开口；以及
用导电材料填充所述开口。
11.如权利要求10所述的方法，其中所述形成彼此隔开的多个开口通过各向异性蚀刻工艺进行。
12.如权利要求10所述的方法，其中所述扩充所述开口通过各向同性蚀刻工艺进行。
13.如权利要求12所述的方法，其中所述各向同性蚀刻工艺通过湿蚀刻工艺进行。
14.如权利要求13所述的方法，其中所述湿蚀刻工艺采用缓冲的氢氟酸溶液或将硝酸和氟酸与水或醋酸混合的蚀刻溶液进行。
15.如权利要求12所述的方法，其中所述各向同性蚀刻工艺是采用含氟的气体的干蚀刻工艺。
16.如权利要求10所述的方法，还包括在用所述导电材料填充所述开口前在所述开口的表面上形成绝缘层。
17.如权利要求10所述的方法，还包括在用所述导电材料填充所述开口前在所述开口的表面上形成种子金属层。
18.如权利要求17所述的方法，其中在所述开口的表面上形成所述种子金属层通过无电镀工艺进行。
19.如权利要求10所述的方法，其中用所述导电材料填充所述开口由真空沉积工艺、溅射工艺、化学气相沉积工艺、无电镀工艺、电镀工艺、点胶工艺和丝网印刷工艺之一进行。
CN201110393423.0A 2010-12-01 2011-12-01 半导体芯片、半导体封装件以及半导体芯片的制造方法 Expired - Fee Related CN102487058B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0121246 2010-12-01
KR1020100121246A KR101215644B1 (ko) 2010-12-01 2010-12-01 반도체 칩, 반도체 패키지 및 반도체 칩 제조방법

Publications (2)

Publication Number Publication Date
CN102487058A true CN102487058A (zh) 2012-06-06
CN102487058B CN102487058B (zh) 2016-05-18

Family

ID=46152530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110393423.0A Expired - Fee Related CN102487058B (zh) 2010-12-01 2011-12-01 半导体芯片、半导体封装件以及半导体芯片的制造方法

Country Status (3)

Country Link
US (1) US8823161B2 (zh)
KR (1) KR101215644B1 (zh)
CN (1) CN102487058B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742226A (zh) * 2014-12-09 2016-07-06 中国科学院微电子研究所 半导体器件制造方法
CN109560077A (zh) * 2017-09-27 2019-04-02 三星电机株式会社 扇出型半导体封装模块
CN110169210A (zh) * 2016-11-12 2019-08-23 塞拉电路公司 利用催化层压体或粘合剂的集成电路晶片集成

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10340198B2 (en) * 2017-02-13 2019-07-02 Mediatek Inc. Semiconductor package with embedded supporter and method for fabricating the same
KR20220089715A (ko) * 2019-08-23 2022-06-28 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치
KR20220117583A (ko) * 2021-02-17 2022-08-24 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599028A (zh) * 2003-07-29 2005-03-23 三星电子株式会社 金属－绝缘体－金属电容器及互连结构
US20060131732A1 (en) * 2004-12-16 2006-06-22 Nah Chih K Discrete electronic component arrangement including anchoring, thermally conductive pad
CN101022698A (zh) * 2006-01-31 2007-08-22 索尼株式会社 印刷电路板组件及其制造方法
US20080286900A1 (en) * 2007-05-18 2008-11-20 Jung Oh Jin Method for adhering semiconductor devices
CN101483149A (zh) * 2009-02-13 2009-07-15 华中科技大学 一种硅通孔互连结构的制备方法
CN101542726A (zh) * 2008-11-19 2009-09-23 香港应用科技研究院有限公司 具有硅通孔和侧面焊盘的半导体芯片
CN102214617A (zh) * 2010-04-05 2011-10-12 台湾积体电路制造股份有限公司 半导体封装基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100937664B1 (ko) 2007-12-26 2010-01-19 주식회사 동부하이텍 반도체 소자의 패드 및 그의 제조 방법
US8178976B2 (en) * 2008-05-12 2012-05-15 Texas Instruments Incorporated IC device having low resistance TSV comprising ground connection
US8330256B2 (en) * 2008-11-18 2012-12-11 Seiko Epson Corporation Semiconductor device having through electrodes, a manufacturing method thereof, and an electronic apparatus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599028A (zh) * 2003-07-29 2005-03-23 三星电子株式会社 金属－绝缘体－金属电容器及互连结构
US20060131732A1 (en) * 2004-12-16 2006-06-22 Nah Chih K Discrete electronic component arrangement including anchoring, thermally conductive pad
CN101022698A (zh) * 2006-01-31 2007-08-22 索尼株式会社 印刷电路板组件及其制造方法
US20080286900A1 (en) * 2007-05-18 2008-11-20 Jung Oh Jin Method for adhering semiconductor devices
CN101542726A (zh) * 2008-11-19 2009-09-23 香港应用科技研究院有限公司 具有硅通孔和侧面焊盘的半导体芯片
CN101483149A (zh) * 2009-02-13 2009-07-15 华中科技大学 一种硅通孔互连结构的制备方法
CN102214617A (zh) * 2010-04-05 2011-10-12 台湾积体电路制造股份有限公司 半导体封装基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742226A (zh) * 2014-12-09 2016-07-06 中国科学院微电子研究所 半导体器件制造方法
CN105742226B (zh) * 2014-12-09 2019-05-21 中国科学院微电子研究所 半导体器件制造方法
CN110169210A (zh) * 2016-11-12 2019-08-23 塞拉电路公司 利用催化层压体或粘合剂的集成电路晶片集成
CN109560077A (zh) * 2017-09-27 2019-04-02 三星电机株式会社 扇出型半导体封装模块
CN109560077B (zh) * 2017-09-27 2022-03-22 三星电子株式会社 扇出型半导体封装模块

Also Published As

Publication number Publication date
CN102487058B (zh) 2016-05-18
KR20120059798A (ko) 2012-06-11
KR101215644B1 (ko) 2012-12-26
US20120139118A1 (en) 2012-06-07
US8823161B2 (en) 2014-09-02

Similar Documents

Publication Publication Date Title
CN102487058B (zh) 半导体芯片、半导体封装件以及半导体芯片的制造方法
JP5500464B2 (ja) マスクを使用せずに導電性ビアに対して裏面位置合わせを行うことによる半導体構成部品の製造方法
US8039385B1 (en) IC devices having TSVS including protruding tips having IMC blocking tip ends
US9093313B2 (en) Device packaging with substrates having embedded lines and metal defined pads
JP5058597B2 (ja) 電子デバイス、アセンブリ、電子デバイスの製造方法
TWI286454B (en) Electrical connector structure of circuit board and method for fabricating the same
KR20220104233A (ko) 패키지 코어 어셈블리 및 제작 방법들
CN102543779A (zh) 形成与半导体小片垂直分隔的互连层中的电感器的半导体器件和方法
EP2528089B1 (en) Method for forming a vertical electrical connection in a layered semiconductor structure
CN105655320B (zh) 低成本芯片背部硅通孔互连结构及其制备方法
US6933171B2 (en) Large bumps for optical flip chips
TW201216429A (en) Conductive pillar structure
JP2013207006A (ja) 貫通電極付き配線基板及びその製造方法
JP3567377B2 (ja) 半導体集積回路装置の製造方法
CN102683309B (zh) 晶圆级植球印刷填充通孔的转接板结构及其制作方法
KR20120054994A (ko) 반도체 소자의 제조방법
TWI362735B (en) Semiconductor chip having tsv (through silicon via) and stacked assembly including the chips
CN101989556A (zh) 形成半导体装置的方法及形成半导体晶片电性连接的方法
CN205488041U (zh) 一种铜柱凸点的封装结构
KR100896841B1 (ko) 반도체 소자 제조시 본드 패드 형성방법
RU2717264C1 (ru) Способ применения платиновой металлизации в системе перераспределения контактных площадок кристаллов интегральных микросхем и полупроводниковых приборов
TW580481B (en) Method of integrating microelectromechanical device and semiconductor device
KR20110137195A (ko) 인터커넥션 배선방법 및 이를 이용한 실장형 솔레노이드 제조방법
CN102569097A (zh) 形成通过封装剂之上的绝缘层的开口供互连结构的增强粘合性的半导体器件和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160518

Termination date: 20171201

CF01 Termination of patent right due to non-payment of annual fee