CN102484127B - 基于混合金属价键化合物的记忆电阻 - Google Patents

基于混合金属价键化合物的记忆电阻 Download PDF

Info

Publication number
CN102484127B
CN102484127B CN200980160656.7A CN200980160656A CN102484127B CN 102484127 B CN102484127 B CN 102484127B CN 200980160656 A CN200980160656 A CN 200980160656A CN 102484127 B CN102484127 B CN 102484127B
Authority
CN
China
Prior art keywords
phase
layer
complete oxidation
valence link
hybrid metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980160656.7A
Other languages
English (en)
Other versions
CN102484127A (zh
Inventor
R·S·威廉斯
J·杨
M·皮克特
G·里贝罗
J·P·斯特拉钱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Enterprise Development LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN102484127A publication Critical patent/CN102484127A/zh
Application granted granted Critical
Publication of CN102484127B publication Critical patent/CN102484127B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8615—Hi-lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/55—Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种基于混合金属价键化合物的记忆电阻(100、100’、100”)，包括：第一电极(115)；第二电极(120)；与至少一层完全氧化相层(110、110a、110b)物理接触的混合金属价键相层(105)。所述混合金属价键相实质上是用于完全氧化相的掺杂剂的凝集相，所述掺杂剂响应于施加的电场(125)漂移进和漂移出所述完全氧化相。所述第一和第二电极中的一个与所述混合金属价键相层或一层完全氧化相层(110a)电接触且所述第一和第二电极的另一个与所述完全氧化相层(或另一层(110b)电接触。记忆电阻通过形成任意顺序的所述混合金属价键相的层和所述完全氧化相层来形成，其中一层在另一层之上。还公开了一种可逆二极管(100’)和开启转换二极管(100”)。进一步公开了一种操作所述记忆电阻的方法。

Description

基于混合金属价键化合物的记忆电阻
背景技术
电子器件发展的持续趋势已经朝向减小器件的尺寸。虽然当代商业上的微电子技术是基于亚微米设计规则，然而重大的研究和发展努力集中到研究纳米级器件，其中器件尺寸通常测量为纳米或数十纳米。相对于微米级器件，除了大大减小了单个器件的尺寸和提高了封装密度之外，基于没有在微米级发现的纳米级的物理现象，纳米级器件还可以提供新的功能。
例如，近来已经报道了在纳米级器件中使用氧化钛作为开关材料的电子开关。这种器件的电阻性开关性能已被联系到由L.O.Chua于1971年首先预言的记忆电阻电路元件理论。纳米级开关中记忆电阻性能的发现已经引起了重大的关注，并且实质上现在已经有研究工作来进一步发展这种纳米级开关和将它们应用到各种用途中。许多重要的潜在用途中的一个是使用这种开关器件作为存储器单元来存储数字数据。
最近报道的使用氧化钛(和其它氧化物)的器件通常包括两个氧化物相(TiO2和缺氧相，TiO2-x)。然而，现在的工作可以应用于阐明和辨别合适的氧化物，不仅仅是钛体系，还可以是其它过渡金属体系。
附图说明
图1是描述根据本发明实施例的记忆电阻器件的、连同其等效电路的示意图。
图2是应用在本发明的实例中的Ti-O体系的相图表，其描述了本体系中的混合金属价键相、连同其全部氧化相。
图3A是描述根据本发明的实施例的另一记忆电阻器件的、连同其等效电路的示意图。
图3B是描述根据本发明的实施例的又一记忆电阻器件的、连同其等效电路的示意图。
具体实施方式
现在详细描述具体实施方式，其阐明了目前发明人考虑用来实现本发明的最佳方式。适当地也简要描述了替代实施例。
先前工作描述了包括开关的记忆电阻，其中开关具有下述特性(参见例如R.Stanley Williams于2008年4月17日提交的美国专利申请2008/0090337A1，在此引入其全部内容作为参考)：
开关的一第一活性层或区，包括电半导的或标称电绝缘的材料薄膜并且还包括弱离子导体。第一活性材料能够传输并且集合用作掺杂剂的离子以通过开关控制电子的流动。工作的基本模式是在开关上施加足够大的电场(漂移场，其可能超过某些用于使离子能够在第一材料中运动的阈值)以经由离子传输使离子将要被传输进或传输出第一材料。离子具体地选自于对于第一材料用作电掺杂剂的那些材料，且因而将材料的电导率从低传导率(也就是非搀杂半导体或绝缘体——开关关闭状态)改变成高传导率(掺杂以提供更高传导率——开关开启状态)或者从高传导率改变成低传导率(开关开启至开关关闭)。此外，选择第一材料和掺杂剂以便离子可能但不太容易地漂流进或漂流出第一材料，以确保开关保持在其所设定的状态相当长时间，或许在室温下许多年。这是为确保开关是非易失的，即在移除漂移场后其保持其状态。开关是二端器件——将高偏压施加到开关促使电子流和离子流都流动，然而在低偏压下离子流的流动是可忽略的，这允许开关保持其电阻状态。
第二活性层或区，其包括用于第一材料的掺杂剂源的材料的薄膜。这些掺杂剂可以是杂质原子，例如氢或一些其它阳离子，例如碱或过渡金属，其中对于第一材料它们用作电子施主，或它们可以是阴离子空位，其在第一材料中充电并且因而对于晶格也是施主。也可能将阴离子驱入第一基质材料中，其将变成电子受主(或空穴施主)。
第一活性材料可以是薄膜(通常小于50nm厚度)，并且在许多情况下是纳米结晶体、纳米孔或非晶体。掺杂剂的迁移率在这种纳米结构材料中远高于在块结晶材料中，因为可以经由晶界、孔或经由非晶材料中的结构的局部不完整性产生扩散。并且，由于膜很薄，使得足够的掺杂剂漂移进或漂移出膜的局部区域以基本改变其传导率所需要的时间量相对快(例如，扩散工艺所需要的时间t根据被覆盖的距离的平方而改变，因而扩散一纳米的时间是扩散一微米所需要的时间的一百万分之一)。
开关材料(第一活性和第二活性材料)两侧连接有金属电极或引线、或一侧上是半导体以及另一侧是金属。金属至开关材料的接触耗散了半导体上的自由电荷载流子，因而实际上材料具有取决于掺杂剂特性的净电荷——在施主的情况下为正，在受主的情况下为负。金属-半导体接触区域在电学上类似于肖特基势垒。材料处于纳米级结构的事实改变了金属-半导体肖特基势垒的传统的叙述，并且因而结构和电特性在大距离上不再均匀化，而半导体-金属接触理论是在该大距离上发展出来的。
经由第一活性材料的电子的传导是通过电子的量子力学隧穿效应。当半导体材料基本为本征时，隧穿势垒是高并且宽的，并且因而开关的传导性是低的(关闭状态)。当将大量的掺杂剂注入进半导体时，带电物质的势能减小了隧穿势垒的宽度并且可能减小了高度。这导致增大了开关的传导性(开启状态)。
如果将开关连接到金属或半导体电极的一个界面是非共价键结合，则充分地改善了带电物质扩散进和扩散出第一材料的能力。这种界面可以由材料中的孔穴来引起，或者其可以是界面含有与电极、第一开关材料、或两者不形成共价键结合的分子材料的结果。这种非共价键结合界面降低了离子在第一材料中漂移所需的原子重排的活性能。这种界面本质上是极其薄的绝缘体，并且非常少地增加开关的整个串联电阻。
在前述参考中给出了许多合适组合的实例，包括过渡与稀土元素金属的氧化物、硫化物、硒化物、氮化物、磷化物、砷化物、氯化物和溴化物，且碱土金属通常存在于化合物中。此外，存在类似化合物的彼此之间的各种合金，如果它们彼此之间互相可溶，其能具有宽范围的组成。然后存在混合化合物，其中存在两种、三种或更多不同金属原子与一些数量的带负电元素结合。掺杂剂可以是阴离子空位或掺杂进基质中的不同价元素。
具体列出的是以下材料：
Ti、Zr和Hf的氧化物；
这三个氧化物成对地或所有三种同时存在的合金(例如TixZryHfzO2，其中x+y+z＝1)；
钛酸盐、锆酸盐和铪酸盐，可以以ABO3化合物的形式存在，其中A是至少一种二价元素以及B是Ti、Zr、和Hf中的至少一种，以及化合物可以具有钙钛矿结构；
这些各种化合物的合金，例如CaaSrbBacTixZryHfzO3，其中a+b+c＝1且x+y+z＝1；
具有一些离子结合特性的过渡金属的硫化物和硒化物，本质上为上述提到的氧化物的S和Se类似物；
半导体氮化物，例如AlN、GaN、ScN、YN、LaN、稀土氮化物，以及这些化合物与更复杂混合金属氮化物的合金；
各种过渡和稀土金属的磷化物和砷化物，其中稀土金属例如Sc、Y、La等；
半导体卤化物，例如CuCl、CuBr、和AgCl。
所公开的掺杂剂选自由氢、碱、和碱土金属阳离子、过渡金属阳离子、稀土元素阳离子、氧阴离子或空位、硫族化物阴离子或空位、氮阴离子或空位、磷族元素化物阴离子或空位、以及卤素阴离子或空位。
本发明的实施例目的在于一种新型的记忆电阻、或存储器电阻家族，其基于使用混合金属价键化合物，其一个实例是所谓的“Magneli相”，作为一个用于半导体或绝缘体层(开关材料)的导电接触(电极)以及也作为掺杂剂的源(例如氧空位或金属填隙)，其基于具有均匀且更高价的第二(假设相关)金属化合物上。在恰当地施加外部电场(参见图1)下，掺杂剂(例如氧空位、金属填隙或其它物质)能够从混合金属价键化合物分离并且漂移进半导体或绝缘材料，因而掺杂它且提供了一种对于电子更容易导通开关层的方式(例如通过隧穿效应、谐振隧穿效应、跃迁、或任何其它传输过程)，因而降低了半导体或绝缘材料的电阻。应用相反极性的电场时，掺杂剂将漂移回混合金属价键化合物且沉淀到层上。刚刚描述的双极开关工艺实质上阐明了记忆电阻的工作原理。
图1描述了一种记忆电阻100，其具有根据在此教导的实施例的结构。等效电路显示在该结构附近，包括与记忆电阻并联的整流器，该组合与电阻器串联。记忆电阻100包括与一层完全氧化相110物理接触的一混合金属价键导电材料(例如Magneli相)层105，完全氧化相110可以是电子屏蔽层、半导体或绝缘体。例如为金属引线的第一导电层115与混合金属价键层105电接触，同时例如为金属引线的第二导电层120与完全氧化相层110电接触。可以意识到Magneli相是混合金属价键相的子集。因而混合金属价键相并非必须是Magneli相。
将来自电源125的电压V施加到第二导电层120，同时第一导电层连接到地130。
在施加电压时，带电掺杂剂(例如氧空位、金属填隙或其它物质)被拉出混合金属价键相且拉进电子屏蔽层，因而使得电子较容易地导通此层。
在施加相反电压时，掺杂剂被从电子屏蔽层驱出回到混合金属价键相，因而降低了电子传导。
注意这种用于开关的机构是明确地双极的——换句话说，它需要相反极性的电压来将器件转换至低电阻开启(ON)状态和高电阻关闭(OFF)状态。这些电压的应用于扰了与完全或均匀氧化的金属化合物(电子屏蔽层)接触的Magneli相或混合金属价键化合物(掺杂剂的源/沉)之间的平衡，其中完全或均匀氧化的金属化合物(电子屏蔽层)含有少量浓度的掺杂剂——仅仅少量的掺杂剂在所述源/沉和电子屏蔽层(半导体或绝缘体)层之间交换，且因而转换可以非常快(纳秒或更快)且能耗低(皮焦耳或更低)。这种机构与“相变存储器”(PCM)开关存在几种不同。第一，PCM是单极开关模式，且因而其不是记忆电阻。第二，在PCM开关中，必须加热开关材料以融化它，然后通过或者快或者慢的冷却工艺以允许材料分别凝固成高电阻非晶态或类玻璃态或者至低电阻结晶相。与那种需要干扰两个相之间的掺杂剂均衡分布相比，这种成核工艺本质上较慢且需要大量的能量。
Magneli相的典型实例、一种公知的混合金属价键化合物是化学式为TinO2n-1的热力学稳定氧化钛材料，其中n可以是大于或等于3的整数值且通常具有大约9的上限(参见图2)。
图2是Ti-O体系的传统相图，其描述了Ti-O化合物的各种相，包括混合金属价键(Magneli)相。示出了Ti-O体系，其具有数个已被研究和描述的混合金属价键体系。然而，Ti-O的例子仅仅是许多可能的过渡金属氧化物体系中的一个，这些可能的过渡金属氧化物体系中的许多具有这种Magneli型相，但是还没有被完全描述和鉴别。
另一种考虑Ti-O体系中的这些混合金属价键化合物的方式是通过以下形式的方式来撰写公式：(n-2)×TiO2+Ti2O3，其描述了这是一种混合金属价键化合物的事实——也就是此化合物中的钛存在有+4和+3两种形式氧化态。具有+3价态的钛能够贡献出一个“自由”电子至化合物的传导态，且因而根据结构的详情，与完全氧化的TiO2相比，对于这种化合物其可能是金属性的或至少具有相对高的传导率。这类的化合物通常在室温下是金属，但是在低温下他们可能经受有序的相变且变成半导体，通常具有小带隙。无论如何，它们比“母体”或其中钛具有统一的+4形式氧化态的单价态化合物TiO2相比更具有传导性。由于TiO2中的所有的钛价电子与氧化学键接，因而没有“自由”传导电子且因而TiO2是宽带隙半导体。可以从L.Liborio和N.Harrison在Phys.Rev B，vol.77，pp.104104-1至104104-10(2008)中发表的“金红石中的氧缺陷Magneli相的热力学：第一原理研究”(“Thermodynamics of oxygen defective Magneli phasese inrutile：A first principles study”)中得知，在氧缺陷、钛填隙、气态氧分压、各种Magneli相和作为基质化合物的金红石之间存在热力平衡。在低氧化学势能下，氧空位在TiO2金红石中规则排序以形成Magneli相的区域。然而，根据氧的化学势能，施加电场能将带电的氧空位或钛填隙从Magneli相拉出且促使其漂移进(几乎)按化学计量组成的TiO2。
因此，一类记忆电阻结构包括沉积在Magneli相TinO2n-1薄膜(具有1至20纳米的厚度)上的TiO2薄膜(1至约20纳米)，其中n的范围为3至9。器件的制造开始于采用光刻、沉积和蚀刻技术的恰当组合来限定用于器件的底部金属接触或引线。底部金属可以是那些通常用于电子电路的任意金属，包括但不限于铂、钯、钌、钽、钨、铌、铱、铜和铝，且它们也可以具有一些类型的阻挡层例如钨或氮化钛，以防止在引线金属和记忆电阻的材料之间发生化学反应。氧化钛薄膜可以以产生所需相的任意形式沉积，例如：从所需相的源靶上溅射每种材料；采用原子层沉积技术且控制进入每层中的氧的数量以限定出化学组成；从恰当化合物的靶使用烧蚀激光烧蚀技术以沉积出具有所需化学计量的数个层；或者沉积单层的混合金属价键相且然后氧化薄膜的上部以形成TiO2层。可选地，可以沉积单层的TiO2层且然后还原薄膜的上部以形成所需的混合金属价键相。也可以使用能够获得所需目的的其它工艺，例如将钛或过渡金属或金属合金氧化为合适的混合金属价键相(例如将氮化钛或碳化钛氧化为钛混合金属价键相)。
先前已经描述了器件的工作原理。将合适的电压施加到上部或底部电极将促使带电的和活性的物质从混合金属价键相分离且漂移进TiO2开关层中，因而减小了其电阻。翻转电压的极性将促使活性物质漂移回混合金属价键相中，因此增加了TiO2开关层的电阻，且因而产生了记忆电阻所需的双极开关。
因而，虽然可以看到在本申请中公开且要求保护如同上述Williams参考中的许多类似的化合物，但是本申请精确认定了当与完全氧化化合物结合时引起记忆电阻效应的具体的相。
作为一个实例，以上引用的Williams参考公开了TiO2/TiO2-x体系。然而，已经发现能最好工作的氧缺陷化合物是Ti-O相体系中的那些实质上为基质氧化物内的掺杂剂的凝集相的那些相，使得此相在基质最高氧化相中作为固态内含物处于平衡状态以及与掺杂剂保持平衡，尤其是氧(或阴离子)空位或金属填隙原子。此凝集相可以是结晶的或无序的，或者为了记忆电阻的用途其可以是热力学稳定的或亚稳定的。如上所述，实例包括与完全氧化层TiO2结合的Magneli相TinO2n-1，其中n的范围为3至9。Magneli相可以认为是在TiO2中有序的氧空位排列，且那些空位可以脱离出Magneli相或如果Magneli相与TiO2物理接触则可以凝集在其上。此双分子层结构中的记忆电阻转换然后包括将“缺陷”，例如阴离子空位或金属填隙，电诱导漂移进完全氧化层以增加电导率，有效地移动两相之间的界面。因而此转换包括在Ti-O相体系的稳定相之间的转变，增加了保持时间与转换时间比，这正是应用中所需要的。此外，由于初始和最后状态是明确的相，所以转换可以经更具确定性的过程而非随机过程发生，这增加了器件内以及不同器件之间的周期至周期的重复能力。依赖于确定性而非随机过程的转换自然地也就更快。
完全氧化相和混合金属价键相的其它层结构也可以是非常有用的。例如，电极/完全氧化相/混合金属价键相/完全氧化相/电极结构可以用作可开关二极管，在其中混合金属价键相中的掺杂剂可以漂移到完全氧化相的上部或底部，从而导致以相反整流方向校正I-V曲线。
图3A描述了这样一种结构100’，其类似于图1的结构，但是完全氧化层110描述为110a，且在第一导电层115和混合金属价键导电层105之间还***有一附加完全氧化层110b。器件构成可逆整流器或可逆二极管。在结构附近示出了等效电路，包括一极与记忆电阻并联的整流器，且组合结构与另一个包括相反极与记忆电阻并联的整流器的组合结构串联。
图3B描述了此结构的一个重要变形，其中一个完全氧化层比另一个厚。在此结构100”中，显示出层110a比层110b厚，但是也可以采用相反条件。结构附近示出了等效电路。
在图3B的情形中，取代如图3A所示从具有一种极性的整流器到具有相反极性的整流器转换的器件100’，所述不对称器件100”在关闭状态下实质上是电开路的结构(两个整流器之间“头对头”串联连接)和开启状态下的整流器之间转换。这种结构构成了一种开启转换二极管，对于存储器电路是最重要的特性。整流器的极性依赖于完全氧化材料的薄和厚层的定位。
既然已经描述了基于TiO2和它相关混合金属价键化合物的原型记忆电阻，则下面描述几种能通过相同的机制提供双极转换的其它化合物对。虽然实例给出了混合金属价键层上的完全氧化层(例如Ti4O7上的TiO2)，但是应当意识到颠倒也可以实施，即，完全氧化层上的混合金属价键层(例如TiO2上的Ti4O7)。
至于其它过渡金属体系，还没有报道例如关于锆和铪的热力学稳定Magneli或其它混合金属价键氧化物，但是形成与完全氧化膜接触的氧缺陷膜的整个方法仍然是适用的，因为总是能够形成亚稳定相。这种情况下，混合金属价键相是亚稳定的，且因而需要通过合适的钝化和电路封装来防止不需要的氧化，以从器件排除大气氧。为了调整层的电和离子性能，也存在由使用ⅣB(元素周期表的)族金属的合金所产生的结构和组成，以获得所需性能。下面列出结构和实例化合物：
TinO2n-1上TiO2，其中n的范围为3至9，例如Ti4O7上TiO2；
ZrO2-x上ZrO2，其中x的范围为0.01至0.5，尤其是0.1至0.3，例如Zr2O3上ZrO2；
HfO2-x上HfO2，其中x的范围为0.01至0.5，尤其是0.1至0.3，例如Hf2O3上HfO2；以及
(TidZreHff)nO2n-1上TiaZrbHfcO2，其中a+b+c＝1以及d+e+f＝1且n的范围为3至12。
如同使用钛的氧化物，元素钒的氧化物也显示出VnO2n-1型的Magneli相。VnO2n-1上VO2型结构也是一种记忆电阻结构，但是这种情形下VO2在65℃的温度之上经受从绝缘体向金属的转变，然而Magneli相在非常低的温度下显示从绝缘体向金属的转变。因而，钒体系提供了一种建立复合记忆电阻器件的诱人的可能性，其中由器件中的焦尔热产生的温度依赖性相变能够对器件产生额外的复杂性和潜在效应。这将是一种其中存在不只一个“状态变量”的***——这种情形下，器件的温度将对电阻有巨大的影响，且将构成除电子屏蔽层化学组成之外的另一状态变量。注意，原则上VO2中的V具有+4的形式价态，但是在化合物中每个钒原子留下一个“未键合”电子。但是在低于65℃的温度，这些电子趋向于形成自旋对且因而导致产生使VO2为半导体的带隙。+5价钒化合物V2O5是公知的，但它在化学上是具有相当大活性的材料(氧化剂)，将会需要在器件结构中对其进行稳定化。然而，相应ⅤB族(元素周期表的)+5价键化合物Nb2O5和Ta2O5是非常惰性的。事实上，后一化合物用于制造极其稳定的电容器。Nb和Ta除了+5也都显示出热力学稳定的氧化态。因而，NbO2或混合价键化合物上Nb2O5，以及TaO2或混合价键化合物上Ta2O5类型的记忆电阻是非常有吸引力的，虽然二氧化物也公知的表现出绝缘体向金属的转变。因而，元素周期表的ⅤB族能制造出丰富种类的记忆电阻化合物和结构，尤其是当考虑到使用不同金属的合金以稳定化合物或改善掺杂剂漂移时。
VnO2n-1上VO2，其中n的范围为3至9，例如V4O7上VO2；
(VdNbeTaf)nO2n-1上VaNbbTacO2，其中a+b+c＝1以及d+e+f＝1且n的范围为3至12；
NbO2或具有+5、+4、或+3价Nb价态的混合价键化合物上Nb2O5，例如NbO2+x上Nb2O5，其中x的范围为-0.5至0.5，例如Nb2NO3上Nb2O5；以及
TaO2或具有+5、+4、或+3价Ta价态的混合价键化合物上Ta2O5，例如TaO2+x上Ta2O5，其中x的范围为-0.5至+0.5，例如Ta2O3上Ta2O5。
在ⅥB族金属的情况下，通过Mo和W的氧化物显示了另一类型的Magneli相，其中Mo的Magneli相的化学式为MonO3n-1或(n-1)×MoO3+MoO2，其中Mo氧化态分别是+6和+4。因而，这定义了以下类型的基于钼和钨氧化物的结构：MonO3n-1上MoO3和WnO3n-1上WO3。这种情形下，类似的化合物CrO3也是一种作为铬酸所公知的强氧化剂，且不适合以其纯净物形态用于记忆电阻结构。然而，作为合金结构的一部分，其可以为结构提供增强的掺杂剂迁移率。因而，以下记忆电阻结构包括：
MonO3n-1上MoO3，其中n的范围为4至12，例如Mo4O11上MoO3；
WnO3n-1上WO3，其中n的范围为4至12，例如W4O11上WO3；以及
(CrdMoeWf)nO3n-1上CraMobWcO3，其中a+b+c＝1以及d+e+f＝1且n的范围为3至15。
最后，可以通过组合元素周期表的ⅣB、ⅤB和ⅥB族的化合物来限定另一组混合金属价键化合物的合金家族，以便进一步优化电子屏蔽和开关性能。一个实例是(HfO2)u(Ta2O5)v型的最高价三元合金(两金属和氧)增强了相(TinO2n-1)y(MomO3m-1)z上方的电子屏蔽性能从而增强了掺杂剂漂移(n的范围为3至9且m的范围为4至12)，其中u+v＝1，y+z＝1。可以看出，通过详尽论述上述描述的体系的所有可能组合，展现了一个非常大的器件家族。尤其是，期待同时地最优化几个性能，例如化学稳定性、转换持久性、电阻关闭与开启比、转换速度和能量，状态寿命、耐半选性等等。也要注意，经常以各种量使用元素周期表的其它元素以稳定或另外改变这些氧化物的性能，且也可以将它们加入在此定义的结构中。这些元素通常来自于元素周期表的ⅡA、ⅢB、ⅦB族，但是也可以来自其它族，包括镧系元素。
也可以使用其它的混合金属价键体系。例如，Fe3O4上Fe2O3、Ni3O4上Ni2O3、和Co3O4上Co2O3将磁性性能与电转换相结合，且当然，也可以将这些“Ⅷ族”金属的各类合金彼此结合。
此外，除了含有氧的混合金属价键化合物，还存在有含有元素N、P、S、Cl和Br的混合金属价键化合物，其中N、P、S、Cl和Br或者单独地、或者彼此结合、或者与氧结合而作为阴离子或氧化性物质。类似的记忆电阻结构也可以采用这些元素的合适的最高价和混合金属价键金属化合物来构造。
最后，可以采用例如为HfWO4上HfWO5的伪二元合金来组合来自不同体系的性能。
原则上，通过在沉积的最终阶段引入氧或通过有意氧化低价氧化物膜上层，在膜上方得到最高氧化态总是可能的。
为了准备混合金属价键或Magneli相，首先需要得到正确的组成(金属/氧比)，然后如果需要结晶相可以执行退火。制造期间有数种方法可以得到正确组成。例如，可以从具有所需混合金属价键相组成的靶通过溅射沉积或脉冲激光沉积(PLD)来使层沉积，其中腔内小的氧分压可以帮助调整膜的化学计量以便补偿膜沉积期间的任何氧损失。
在一些其它情形下，可能需要在明确界定的氧热力学势能下将组成不合格(off-composition)的氧化物膜退火，以氧化或还原该组成不合格的氧化物膜，以便实现混合金属价键相组成。可以调整氧热力学势能以选择形成所需混合金属价键相的自由能。实际上，为了获得所需氧势能，可以使用具有特定分压比的CO2/CO(或其它，例如H2O/H2)的混合气体。通过改变CO2/CO比，可以得到不同的氧势能。此方法甚至可以集成进原子层沉积(ALD)工艺。
有数种方式来识别合适的相，包括如果膜是结晶的(以及膜可以通过退火来结晶)话执行X射线衍射。可选择地，可以执行X射线光电发射且可监控合适化学移位的光电发射峰的强度。例如，Ti+4和Ti+3可以容易地被解析。在另一技术中，可以执行X光吸收测量且可监控化学移位的吸收峰的强度。再次，可以执行卢瑟福背散射且可确定膜中氧与金属的比。最后，可以测量膜的电导率，或可替代地，可以测量电导率的温度依赖性且与校准标准品进行对比。许多这些化合物在作为良好识别标志的特定温度下具有电相变。实际上，可以执行这些技术中的数个且对比这些结果以得出一致意见。
在此公开的记忆电阻器件可以在各种***中使用，包括例如在上述Williams参考中公开的交错存储器，以及也可以使用在许多其它用途中，包括突触。此外，这些器件可以使用在多端开关中，例如在R.Stanley Williams于2008年4月3日提交的美国专利申请2008/0079029A1“多端电驱动开关”(“Multi-terminalElectrically Actuated Switch”)中公开的。

Claims (15)

1.一种基于混合金属价键化合物的记忆电阻（100、100’、100”），包括：
第一电极（115）；
第二电极（120）；
与至少一完全氧化相层（110、110a、110b）物理接触的混合金属价键相层（105），所述混合金属价键相实质上是用于完全氧化相的掺杂剂的凝集相，所述掺杂剂响应于施加的电场漂移进和漂移出所述完全氧化相，
其中所述第一和第二电极中的一个与所述混合金属价键相层电接触，且其中所述第一和第二电极的另一个与所述完全氧化相层电接触，
并且其中所述混合金属价键相与所述完全氧化相各含一金属组分，其中这两个相的该金属组分是相同的。
2.权利要求1的记忆电阻（100、100’、100”），其中所述混合金属价键相（105）是Magneli相。
3.权利要求1-2任一项的记忆电阻（100、100’、100”），其中所述混合金属价键相包括选自由以下金属所构成的组中的金属：处于结晶或无序相的Ti、Zr、Hf、V、Nb、Ta、Mo、W、Cr、Fe、Ni和Co及其组合。
4.权利要求1的记忆电阻（100、100’、100”），其中所述混合金属价键相包括选自由作为氧化性物质的O、N、P、S、Cl和Br及其组合所构成的组的阴离子。
5.权利要求1的记忆电阻（100、100’、100”），其中所述掺杂剂是所述完全氧化层（110、110a、110b）中的阴离子空位或金属填隙。
6.权利要求1的记忆电阻（100、100’、100”），其中所述完全氧化相（110、110a、110b）选自由电子屏蔽层、半导体和绝缘体组成的组。
7.权利要求1的记忆电阻（100’），包括夹设在两层完全氧化相层（110a、110b）之间的混合金属价键相层（105），其中所述那两层完全氧化相层具有相同的厚度且所述第一和第二电极（115、120）各自电接触一完全氧化相层。
8.权利要求1的记忆电阻（100”），包括夹设在两层完全氧化相层（110a、110b）之间的混合金属价键相层（105），其中所述那两层完全氧化相层具有不同的厚度且所述第一和第二电极（115、120）各自电接触一完全氧化相层。
9.权利要求1的记忆电阻（100、100’、100”），包括以下组合中的一个：
TinO2n-1上TiO2，其中n的范围为3至9；
ZrO2-x上ZrO2，其中x的范围为0.01至0.5；
HfO2-x上HfO2，其中x的范围为0.01至0.5；
(TidZreHff)nO2n-1上TiaZrbHfcO2，其中a+b+c=1以及d+e+f=1且n的范围为3至15；
VnO2n-1上VO2，其中n的范围为3至9；
(VdNbeTaf)nO2n-1上VaNbbTacO2，其中a+b+c=1以及d+e+f=1且n的范围为3至12；
NbO2上Nb2O5；
具有+5和+4 Nb价态的混合价键化合物上Nb2O5，包括 NbO2+x上Nb2O5，其中x的范围为-0.5至+0.5；
TaO2上Ta2O5；
具有+5和+4 Ta价态的混合价键化合物上Ta2O5，包括TaO2+x上Ta2O5，其中x的范围为-0.5至+0.5；
MonO3n-1上MoO3，其中n的范围为4至12；
WnO3n-1上WO3，其中n的范围为4至12；
(CrdMoeWf)nO3n-1上CraMobWcO3，其中a+b+c=1以及d+e+f=1且n的范围为4至15；
Fe3O4上Fe2O3；
Ni3O4上Ni2O3；以及
Co3O4上Co2O3。
10.一种制造权利要求1-9任一项的记忆电阻（100、100’、100”）的方法，包括以任意顺序形成所述混合金属价键相层（105）和所述完全氧化相层（110、110a、110b），其中一层在另一层之上。
11.权利要求10的方法，包括安装所述第一和第二电极（115、120），一个至所述混合金属价键相层（105）且一个至所述完全氧化相层（110），或者各分别至完全氧化相层（110a、110b）。
12.权利要求10-11任一项的方法，其中器件中电阻变化的机制是通过改变由所述完全氧化层（110、110a、110b）宽度限定的电子隧穿势垒的宽度。
13.一种操作权利要求1-12任一项的记忆电阻（100、100’、100”）的方法，所述方法包括将电压从电源（125）施加到所述第二电极（120），同时所述第一电极（115）连接至地（130），其中：
在施加电压时，带电掺杂剂被拉出所述混合金属价键相层（105）且拉进所述完全氧化相（110、110a、110b），从而使得电子更容易导通所述完全氧化相；以及
在施加相反电压时，所述掺杂剂被从所述完全氧化相驱回到所述混合金属价键相层，因此降低电导。
14.一种可逆二极管（100’），包括：
第一电极（115）；
第二电极（120）；
混合金属价键相层（105），其与两层完全氧化相层（110a、110b）每一层都物理接触且夹设在所述两层之间，所述混合金属价键相实质上是用于完全氧化相的掺杂剂的凝集相，所述掺杂剂响应于施加的电场漂移进和漂移出所述完全氧化相，
其中所述完全氧化相具有基本上相同的厚度，且其中所述第一和第二电极各自与一完全氧化相层电接触，
并且其中所述混合金属价键相与所述完全氧化相各含一金属组分，其中这两个相的该金属组分是相同的。
15.一种开启转换二极管（100”），包括：
第一电极（115）；
第二电极（120）；
混合金属价键相层（105），其与两层完全氧化相层（110a、110b）每一层都物理接触且夹设在所述两层之间，所述混合金属价键相实质上是用于完全氧化相的掺杂剂的凝集相，所述掺杂剂响应于施加的电场漂移进和漂移出所述完全氧化相，
其中所述完全氧化相具有不同的厚度，且其中所述第一和第二电极各自与一完全氧化相层电接触，
并且其中所述混合金属价键相与所述完全氧化相各含一金属组分，其中这两个相的该金属组分是相同的。
CN200980160656.7A 2009-09-04 2009-09-04 基于混合金属价键化合物的记忆电阻 Expired - Fee Related CN102484127B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2009/056022 WO2011028208A1 (en) 2009-09-04 2009-09-04 Memristors based on mixed-metal-valence compounds

Publications (2)

Publication Number Publication Date
CN102484127A CN102484127A (zh) 2012-05-30
CN102484127B true CN102484127B (zh) 2015-07-15

Family

ID=43649545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980160656.7A Expired - Fee Related CN102484127B (zh) 2009-09-04 2009-09-04 基于混合金属价键化合物的记忆电阻

Country Status (6)

Country Link
US (1) US8891284B2 (zh)
EP (1) EP2443657A4 (zh)
KR (1) KR20120046327A (zh)
CN (1) CN102484127B (zh)
TW (1) TWI553923B (zh)
WO (1) WO2011028208A1 (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8325507B2 (en) * 2010-09-29 2012-12-04 Hewlett-Packard Development Company, L.P. Memristors with an electrode metal reservoir for dopants
US20130207069A1 (en) * 2010-10-21 2013-08-15 Matthew D. Pickett Metal-insulator transition switching devices
US8502343B1 (en) * 2010-11-17 2013-08-06 The University Of Toledo Nanoelectric memristor device with dilute magnetic semiconductors
WO2012067661A1 (en) * 2010-11-19 2012-05-24 Hewlett-Packard Development Company, L.P. Method and circuit for switching a memristive device in an array
US8848337B2 (en) * 2011-02-01 2014-09-30 John R. Koza Signal processing devices having one or more memristors
US20120305878A1 (en) * 2011-05-31 2012-12-06 Intermolecular, Inc. Resistive switching memory device
CN102931346A (zh) * 2011-08-12 2013-02-13 中国科学院微电子研究所 忆阻器器件及其制备方法
CN102306705A (zh) * 2011-09-16 2012-01-04 北京大学 一种大容量多值阻变存储器
US9082533B2 (en) 2011-10-21 2015-07-14 Hewlett-Packard Development Company, L.P. Memristive element based on hetero-junction oxide
KR101834904B1 (ko) * 2011-10-31 2018-03-08 한국전자통신연구원 금속-절연체 전이 3 단자 소자와 그를 구비한 전기 전자 시스템 및 그에 따른 정전기 잡음 신호 제거 방법
RU2472254C9 (ru) * 2011-11-14 2013-06-10 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Московский физико-технический институт (государственный университет)" (МФТИ) Мемристор на основе смешанного оксида металлов
US9680091B2 (en) * 2012-06-15 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a complimentary resistive switching random access memory for high density application
US8817522B2 (en) 2012-08-21 2014-08-26 Micron Technology, Inc. Unipolar memory devices
US9224945B2 (en) * 2012-08-30 2015-12-29 Micron Technology, Inc. Resistive memory devices
CN105684148A (zh) * 2013-03-13 2016-06-15 惠普发展公司，有限责任合伙企业 具有掺杂剂补偿切换的忆阻器
CN105144383B (zh) * 2013-03-21 2019-11-19 汉阳大学校产学协力团 具有双向开关特性的双端子开关元件和电阻存储交叉点阵列
RU2524415C1 (ru) * 2013-04-18 2014-07-27 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет "МИФИ" (НИЯУ МИФИ) Мемристор на основе смешанного оксида металлов
KR101457812B1 (ko) 2013-08-19 2014-11-05 포항공과대학교 산학협력단 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이
US9040952B2 (en) * 2013-10-02 2015-05-26 SK Hynix Inc. Semiconductor device and method of fabricating the same
US9443906B2 (en) * 2013-12-20 2016-09-13 Intermolecular, Inc. TiOx based selector element
US9012878B1 (en) * 2013-12-23 2015-04-21 Intermolecular, Inc. MoOx based selector element
US9685954B2 (en) * 2014-03-09 2017-06-20 Technion Research & Development Foundation Ltd. Pure memristive logic gate
WO2015167351A1 (en) 2014-04-30 2015-11-05 Nokia Technologies Oy Memristor and method of production thereof
WO2015171103A1 (en) * 2014-05-05 2015-11-12 Hewlett-Packard Development Company, L.P. Selectors with oxide-based layers
CN104124960B (zh) * 2014-06-20 2018-02-23 华中科技大学 一种非易失性布尔逻辑运算电路及其操作方法
GB201412884D0 (en) 2014-07-21 2014-09-03 Inst Jozef Stefan Switchable macroscopic quantum state devices and methods for their operation
US9831424B2 (en) * 2014-07-25 2017-11-28 William Marsh Rice University Nanoporous metal-oxide memory
US9911915B2 (en) * 2014-07-29 2018-03-06 Hewlett Packard Enterprise Development Lp Multiphase selectors
US10970625B2 (en) * 2014-11-03 2021-04-06 Hewlett Packard Enterprise Development Lp Device with multiple resistance switches with different switching characteristics
US10302973B2 (en) 2015-04-23 2019-05-28 Halliburton Energy Services, Inc. Spectrally programmable memristor
WO2017131643A1 (en) * 2016-01-26 2017-08-03 Hewlett Packard Enterprise Development Lp Stable threshold switching materials for selectors of resistive memories
KR102059556B1 (ko) * 2016-03-31 2019-12-26 성균관대학교산학협력단 Pb-free 유무기 복합 페로브스카이트를 이용한 멤리스터
KR20170113453A (ko) * 2016-03-31 2017-10-12 성균관대학교산학협력단 층상 유무기 복합 페로브스카이트를 이용한 멤리스터
US10084015B2 (en) * 2016-04-28 2018-09-25 Sandisk Technologies Llc Resistive memory element employing electron density modulation and structural relaxation
US9514818B1 (en) * 2016-05-04 2016-12-06 Tower Semiconductor Ltd. Memristor using parallel asymmetrical transistors having shared floating gate and diode
US9767901B1 (en) * 2016-08-24 2017-09-19 Hewlett Packard Enterprise Development Lp Circuits having selector devices with different I-V responses
US10128438B2 (en) 2016-09-09 2018-11-13 Arm Limited CEM switching device
US10103327B2 (en) 2016-09-14 2018-10-16 Arm Limited CEM switching device
US9887351B1 (en) * 2016-09-30 2018-02-06 International Business Machines Corporation Multivalent oxide cap for analog switching resistive memory
CN108091759B (zh) * 2016-11-23 2019-07-09 清华大学 相变电子器件
US10121967B2 (en) 2016-11-29 2018-11-06 Arm Limited CEM switching device
US10164179B2 (en) 2017-01-13 2018-12-25 International Business Machines Corporation Memristive device based on alkali-doping of transitional metal oxides
US11003981B2 (en) 2017-05-25 2021-05-11 International Business Machines Corporation Two-terminal metastable mixed-conductor memristive devices
US11636316B2 (en) 2018-01-31 2023-04-25 Cerfe Labs, Inc. Correlated electron switch elements for brain-based computing
FR3084503B1 (fr) * 2018-07-26 2020-10-16 Thales Sa Chaîne synaptique comprenant des resonateurs spintroniques bases sur l'effet de diode de spin et reseau de neurones comprenant une telle chaîne synaptique
US20200194501A1 (en) * 2018-12-13 2020-06-18 Tetramem Inc. Implementing phase change material-based selectors in a crossbar array
US11374171B2 (en) 2019-06-17 2022-06-28 Samsung Electronics Co., Ltd. Memristor and neuromorphic device comprising the same
RU2711580C1 (ru) * 2019-10-04 2020-01-17 Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) Активный слой мемристора
US11462267B2 (en) * 2020-12-07 2022-10-04 Rockwell Collins, Inc. System and device including memristor material
TWI773596B (zh) * 2021-11-24 2022-08-01 國立清華大學 無鉛金屬鹵化物憶阻器及其用途

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101375343A (zh) * 2005-11-23 2009-02-25 惠普开发有限公司 纳米级电子开关器件的控制层

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858481B2 (en) 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7378682B2 (en) * 2005-02-07 2008-05-27 Spanson Llc Memory element using active layer of blended materials
US7154769B2 (en) * 2005-02-07 2006-12-26 Spansion Llc Memory device including barrier layer for improved switching speed and data retention
US7666526B2 (en) * 2005-11-30 2010-02-23 The Trustees Of The University Of Pennsylvania Non-volatile resistance-switching oxide thin film devices
KR101330769B1 (ko) * 2005-12-12 2013-11-18 오보닉스, 아이엔씨. 칼코겐화물 소자 및 감소된 저매늄 또는 텔러륨 함량을갖는 재료
JP2008021750A (ja) * 2006-07-11 2008-01-31 Matsushita Electric Ind Co Ltd 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ
US8766224B2 (en) 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101375343A (zh) * 2005-11-23 2009-02-25 惠普开发有限公司 纳米级电子开关器件的控制层

Also Published As

Publication number Publication date
EP2443657A1 (en) 2012-04-25
US20120113706A1 (en) 2012-05-10
US8891284B2 (en) 2014-11-18
TWI553923B (zh) 2016-10-11
CN102484127A (zh) 2012-05-30
EP2443657A4 (en) 2013-07-31
WO2011028208A1 (en) 2011-03-10
TW201133967A (en) 2011-10-01
KR20120046327A (ko) 2012-05-09

Similar Documents

Publication Publication Date Title
CN102484127B (zh) 基于混合金属价键化合物的记忆电阻
US9208869B2 (en) Resistive RAM, method for fabricating the same, and method for driving the same
Laurenti et al. Zinc oxide thin films for memristive devices: a review
JP4822287B2 (ja) 不揮発性メモリ素子
US7978047B2 (en) Variable resistor element and its manufacturing method
CN104040746B (zh) 存储器单元与电阻切换层的合成
CN102986048B (zh) 具有电阻开关层以及侧向布置的存储单元
US7723714B2 (en) Programmable-resistance memory cell
KR20180134121A (ko) 저항 변화 메모리 소자
KR101457812B1 (ko) 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이
JP2008010836A (ja) ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子
Chen et al. Resistance switching for RRAM applications
RU2468471C1 (ru) Способ получения энергонезависимого элемента памяти
Oh et al. Effect of the top electrode materials on the resistive switching characteristics of TiO2 thin film
US10084015B2 (en) Resistive memory element employing electron density modulation and structural relaxation
Jhang et al. Coexistence of nonvolatile WORM, bipolar, unipolar, and volatile resistive switching characteristics in a dry oxide layer with Ag conductive bridges
KR101481920B1 (ko) 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀
KR20090076077A (ko) 저항성 메모리 소자
JP2006269688A (ja) 不揮発性メモリ素子
Chen et al. NbO2-based locally active memristors: from physical mechanisms to performance optimization
KR101445568B1 (ko) 비선형 특성을 향상시킨 저항 스위칭 메모리 소자 및 그 제조 방법
JP2007335869A (ja) Ｃｕ２Ｏを含む不揮発性可変抵抗メモリ素子
KR20100133761A (ko) 저항 변화 메모리 소자 및 그 제조방법
US20110151617A1 (en) Memory and methods of forming the same to enhance scalability of non-volatile two-terminal memory cells
KR20120043343A (ko) 정류특성을 가지는 저항변화 메모리

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170120

Address after: American Texas

Patentee after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP

Address before: American Texas

Patentee before: Hewlett Packard Development Co.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150715

Termination date: 20160904

CF01 Termination of patent right due to non-payment of annual fee