CN102483634B - 具有双晶体管设计的参考电压发生器 - Google Patents
具有双晶体管设计的参考电压发生器 Download PDFInfo
- Publication number
- CN102483634B CN102483634B CN201080037159.0A CN201080037159A CN102483634B CN 102483634 B CN102483634 B CN 102483634B CN 201080037159 A CN201080037159 A CN 201080037159A CN 102483634 B CN102483634 B CN 102483634B
- Authority
- CN
- China
- Prior art keywords
- transistor
- voltage
- reference voltage
- transistor seconds
- seconds
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013461 design Methods 0.000 title description 16
- 230000005669 field effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 7
- 238000009966 trimming Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 101150047304 TMOD1 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
本发明提供了一种改进的电压参考发生器。所述电压参考发生器包括:第一晶体管,其具有被偏置成使所述第一晶体管处于弱反模式的栅极;以及第二晶体管,其与所述第一晶体管串联连接并具有被偏置成使所述第二晶体管处于弱反模式的栅极,其中,所述第一晶体管的阈值电压小于所述第二晶体管的阈值电压,所述第二晶体管的栅极电耦接至所述第二晶体管的漏极和所述第一晶体管的源极以形成用于参考电压的输出。
Description
政府利益
本发明是在国家科学基金会授予的第EEC9986866号资助下由政府支持做出的。政府对本发明拥有一定的权利。
相关申请的交叉引用
本申请要求2010年6月25日提交的美国申请第12/823,160号及2009年6月26日提交的美国临时申请第61/220,712号的权益。上述申请的全部内容通过引用并入本文中。
技术领域
本公开涉及一种改进的参考电压发生器,其改进了设计的功耗、大小以及容易度,并具有与现有设计可比较的温度、电源电压以及工艺不敏感性。
背景技术
由于对环境和生物医学传感器应用的强烈兴趣,取得了超低功耗(ULP)电路设计的最新进展。这些***通常包括诸如线性调节器、A/D转换器的模拟和混合信号模块,以及用于独立功能的射频通信模块。
电压参考(VR)是这些模块的关键构建模块。特别地,线性调节器需要电压参考,来向整个***供应恒定的电压电平。此外,A/D转换器中的放大器使用若干偏置电压。因此,***中通常需要包括多个电压参考电路。
在具有严格功率预算的无线感测***中通常集成有电压参考,该功率预算因能源很有限而通常小于几百纳瓦。因此,电压参考消耗极少的功率是至关重要的。另一方面,由于一些电源(例如能量净化单元)提供低输出电压,因而电压参考应该能够在宽的Vdd范围内工作,特别是1V附近或低于1V的范围。
这部分提供了涉及本公开的背景技术信息,但这些信息不必然是现有技术。
发明内容
提供了一种改进的电压参考发生器。该电压参考发生器包括:第一晶体管,其具有被偏置成使得所述第一晶体管处于弱反模式(weak inversionmode)的栅极;以及与第一晶体管串联连接的第二晶体管,所述第二晶体管具有被偏置成使得所述第二晶体管处于弱反模式的栅极,其中,所述第一晶体管的阈值电压小于所述第二晶体管的阈值电压,所述第二晶体管的栅极电耦接至所述第二晶体管的漏极和所述第一晶体管的源极以形成用于参考电压的输出。
该部分提供了本公开的概括的概要,而不是本公开的所有保护范围或全部特征的综合公开。通过本文提供的描述,其它的适用性领域将变得清楚。该概要中的描述和具体示例仅是为了说明的目的而不意在限制本公开的保护范围。
附图说明
图1A和图1B分别为使用n型晶体管和p型晶体管实现的改进的电压参考发生器的示意图;
图2A~2C是根据各种实施例的、使用n型晶体管实现的参考电压发生器的示意图;
图3A~3C是根据各种实施例的、使用p型晶体管实现的参考电压发生器的示意图;
图4A是与电压降元件串联连接的参考电压发生器的示意图;
图4B是与另一参考电压发生器级联的参考电压发生器的示意图;
图4C是被配置成产生低电压的参考电压发生器的示意图;
图5是具有数字修调(digital trimming)能力的电压参考发生器的示意图;
图6A和图6B分别为示出电压参考发生器的输出电压的测量结果和温度系数分布的图表;以及
图7A和图7B为示出可修调电压参考的不同设置下的温度系数和输出电压设计空间的图表。
本文中所描述的附图只是出于说明所选择的实施例的目的,而并非说明所有的可能的实施方式,并且不意在限制本公开的保护范围。贯穿附图的若干视图,相应的附图标记表示相应的部分。
具体实施方式
现在将参照附图来更加充分地描述示例性的实施例。提供示例性的实施例以使得本公开更加彻底并向本领域的普通技术人员充分告知保护范围。阐述了诸如具体的元件、装置和方法的示例的各种具体细节,以提供对本公开的实施例的通透的理解。本领域的普通技术人员显然知道:无需采用这些具体的细节;可以以多种不同的形式来实施示例性的实施例,而且这些不应当被理解为限制本公开的保护范围。
图1A和图1B示出根据本公开的原理的、改进的电压参考发生器10的基本电路结构。电压参考发生器10包括串联连接在电源电压(VDD)和地电压(Vss)之间的两个晶体管M1和M2。VDD和Vss均可以是传统的电源电压(例如,从供电电源或电池获取的)或可以是在其它处(例如,任何类型的参考电压发生器,包括文中所提出的技术)生成的参考电压。
由于仅具有两个晶体管,所以与现有设计相比,该电压参考发生器既小又简单。这不仅对最小化电路面积、功率和成本具有价值,而且对最小化设计电压参考发生器所需要的时间也具有价值。
值得注意的是,第一晶体管M1的阈值电压小于第二晶体管M2的阈值电压。为了清楚起见,在附图中以较粗的线条示出具有较大阈值电压的晶体管。本公开设想了用于实现期望的阈值电压的不同方式,这些方式包括但并不限于不同的阈值注入、不同的晶体管栅极尺寸、不同的氧化物厚度以及不同的体偏置(body bias)。在任何情况下,第一阈值电压与第二阈值电压之差通常会大于150毫伏并且优选大于200毫伏,以实现最理想的工作特性。然而,本设计将在较小差值的情况下运行。
在操作过程中,第一晶体管M1和第二晶体管M2的栅-源电压必须被设置成确保两个晶体管均工作在弱反工作模式下(通常也称为亚阈值区(subthreshold region))。通过使晶体管工作在弱反模式(而不是在饱和区)下,与现有设计相比,该发生器的功耗显著降低。此外,工作在弱反模式下确保电压参考发生器能够在远低于1V的电源电压(VDD)下工作。为了改进性能,M1和M2上的漏源极电压应当大于大约3VT,其中VT是热电压。将这些假设与公知的亚阈值电流方程相结合,示出参考电压VREF的值为:
其中mi是晶体管Mi的亚阈值斜率因子,Vth,i是晶体管Mi的阈值电压,μi是晶体管Mi的迁移率,Wi是晶体管Mi的栅宽,以及Li是晶体管Mi的栅长。温度相关量仅为Vth,1、Vth,2和VT,它们与温度线性相关。值得指出的是VB也可以具有温度相关性,这将在下面进一步讨论。因此,参考电压VREF是温度的线性函数(其中线性斜率可以是零,表示对温度不敏感),其可以通过改变晶体管的尺寸(W1,L1,W2,L2)进行调节。
通过改变晶体管的尺寸,VREF的温度相关可以从与绝对温度成比例(PTAT)改变至与绝对温度互补(CTAT)以及改变至与温度无关。在一般的实施方式中,相对于晶体管M2的栅宽选择晶体管M1的栅宽以使VREF对温度不敏感。除了影响VREF的温度敏感性之外,晶体管M1和晶体管M2的栅极尺寸还影响电压参考发生器的功耗。例如,选择晶体管M1和M2具有较窄的宽度或较长的长度将会大幅降低电压参考发生器的功耗。
由于通过寄生MOSFET电容耦接会影响供电电源抑制比,为了信号的鲁棒性可以添加输出电容器。输出电容越大提供越好的供电电源抑制比。
在示例性的实施例中,第一晶体管M1的栅极被连接至使得该晶体管偏置到弱反模式的偏置电压(VB)。第二晶体管M2被配置成二极管接法晶体管,其栅极连接至其漏极,使得该共享的栅/漏端子用作参考电压发生器的输出端VREF。本公开设想了满足上述操作标准的其它晶体管配置。
图1A示出利用n型晶体管实现的电压参考发生器10。在该配置中,第一晶体管M1的漏极电耦接到电源电压,第一晶体管的源极电耦接到第二晶体管的漏极,第二晶体管的源极电耦接到地电压。
相反地,图1B示出利用p型晶体管实现的电压参考发生器10。第二晶体管的源极电耦接到电源电压,第二晶体管的漏极电耦接到第一晶体管的源极,第一晶体管的漏极电耦接到地电压。在这种情况下,参考电压参考VDD而不是Vss。
在该示例性的实施例中,第一晶体管和第二晶体管还被限定为金属氧化物半导体场效应晶体管。更具体地,第一晶体管M1可以利用具有接近零的阈值电压Vth(ZVT)的MOSFET晶体管实现,使得其即使处于负的Vgs时仍保持处于弱反模式。这些类型的ZVT器件广泛适用于从0.25μm至65nm的晶圆代工(foundry)技术。第二晶体管M2可以利用输入/输出MOSFET器件实现。两个晶体管均具有厚的栅氧化层以在Vdd的宽范围内支持操作。本公开可以想到其它类型的晶体管。
已经以多种工业标准电路工艺(包括0.18μm工艺、0.13μm工艺以及65nm工艺)广泛地模拟和制造电压参考发生器10。一个以0.13μm工艺制造的示例性参考电压发生器被设计成与温度无关并输出175.5mV的电压,其中温度系数仅为3.6ppm/℃,电源电压相关性为0.033%/V,功耗为2.2pW。此外,1350μm2的参考在低到0.5V的电源电压下正确操作,在该点其消耗2.22pW的功率。
图2A~2C示出利用n型晶体管实现的参考电压发生器10的三个示例性的实施例。偏置电压VB的选择非常关键,这是因为该电压的任何温度相关性会改变VREF的温度相关性。在图2A中,第一晶体管M1的栅极可以被连接至地电压Vss,地电压Vss与温度无关。还应当理解,即使在栅极连接到Vss的情况下,也可以通过如文中所述调节W和L的尺寸而使其与温度具有线性关系。在图2B中,第一晶体管M1的栅极被连接至参考电压VREF,其具有线性温度相关性(且线性斜率可以再次假设为零值)。在图2C中,第一晶体管的栅极被连接至外部电压VIN,其具有由电路设计者所确定的温度相关性(例如,VIN可以是另一参考电压发生器的输出)。还应注意,可以利用p型晶体管来实现各实施方式,如图3A~3C所示。
在图4A~4C中示出参考电压发生器的附加电路配置。图4A示出如何在VDD和参考电压发生器10之间串联引入电压降41以限制发生器自身两端的最大电压降。在示例性的实施例中,可以使用二极管或二极管接法晶体管以***400-700mV量级的电压降。图4B示出两个或更多个参考电压发生器10可如何级联以输出更高的电压。注意,可以通过使用多个基于N型的结构和/或基于P型的结构来扩展该级联,从而产生各种参考电压。图4C示出如何通过两个或更多个晶体管代替第二晶体管M2以产生较低的参考电压。该较低的参考电压也可被调节至对温度具有线性相关性。
工艺敏感性对于大多数电压参考发生器是常见的问题并一般通过修调来解决。然而,修调通常是耗费时间/成本的工艺,特别是在带隙参考电压发生器中涉及对电阻器进行激光修调的情况下。因此,提出了数字可修调版本的电压参考发生器设计,以改进整个晶片的温度系数以及输出电压精度,并同时降低修调时间和成本。0.13μm工艺的原型芯片的测量表明修调能够在25个晶片上获得温度系数的严格分布以及标称输出电压。当该标称输出从平均值变化±0.4%时,温度系数在5.3ppm/℃和47.4ppm/℃之间。电压参考发生器在0.5V和25℃时消耗29.5pW功率。
为了最小化温度系数和输出电压的变化范围,图5示出具有数字修调的电压参考发生器***50。顶部器件与底部器件的宽度比对温度系数和输出电压很关键。然而,由于工艺变化,每个芯片在设计时的最优宽度比未必是理想的。因此,有益的是能够改变流片后(post-silicon)宽度比。
在示例性的实施例中,围绕用作***的参考电压输出的基线的电压参考发生器51来构造电压参考发生器***50。基线电压参考发生器51根据上面提出的原理而构造。多个可选择晶体管52、53与基线电压参考发生器51的第一晶体管或第二晶体管并联连接(或如图所示与第一晶体管和第二晶体管并联)。在如图所示***包括多个顶部和底部可选择晶体管的情况下,可以考虑去除基线电压参考发生器。
可选择晶体管可以被选择性地导通或关断以改变并联布置的晶体管中的有效栅宽。以这种方式,可以改变电压参考发生器的有效宽度比。在示例性的实施例中,多个可选择晶体管中的栅极可以具有不同的宽度尺寸。例如,与第一(或顶部)晶体管并联耦接的多个可选择晶体管52的宽度从ZVT器件的最小宽度(3μm)逐渐增大;然而,对于范围和间隔,将与第二(或底部)晶体管并联耦接的多个可选择晶体管53的尺寸设为2的次方数,如图5所示。本公开也考虑针对可选择晶体管的其它尺寸布置,包括具有相同宽度尺寸的晶体管。此外,需要理解的是,可以使用其它技术实现修调,例如改变体偏置,其改变第一晶体管和/或第二晶体管的强度。这些技术也落在本公开的广泛的保护范围内。
可以使用多个控制开关55选择性地控制可选择晶体管52、53的操作。通过施加控制信号bmod和tmod于这些控制开关,可以改变顶部与底部的宽度比。在示例性的实施例中,顶部与底部的宽度比可以以256种不同的设置从0.52改变至0.375。控制信号从0至Vdd摆幅,不需要额外的电源电压。可以使用例如为熔丝的一次性可编程储存器来使这些信号具有最小功率开销。一旦一个或更多个控制开关被关断,与其相连接的任何可选择晶体管对输出电压具有可忽略的影响,用作悬垂电容器(danglingcapacitor)。最后,可以添加输出电容器59(例如0.8pF)以抑制噪声对输出电压的影响。
可以使用可修调电压参考实现一贯小的温度系数和/或窄的输出电压范围。图6A和图6B示出了第一轮制造和第二轮制造的电压参考的测量结果。在图6A中,3σ输出电压变化范围从未修调版本减少了~3.5x,而在图6B中示出了在最坏的情况下温度系数减少了近8x。
更合适的设计目标是,在偏离期望输出电压最小的情况下满足指定的温度系数约束。图7A和图7B示出可修调的VR中不同设置的温度系数和输出电压的设计空间。图7A示出:对于给定的顶部器件总宽度(例如22μm)将底部器件总宽度设置为10μm,以最小化温度系数。可以观察到一种清楚的趋势:在特定的宽度比导致最小的温度系数的位置形成矩阵的对角线。相似地,对于不同的设置,输出电压发生改变且直接取决于宽度比。这通过图7B中的对角线再次得到确认。
针对所提出的电压参考,开发了修调过程,其平衡具有最优性能的最小修调时间。为了减少测试时间,对修调过程中的修调设置和温度的数量进行限制。在两个温度点(-20℃和80℃)处,通过使用两个顶部器件宽度和八个底部器件宽度的16个设置来测量输出电压。然后,针对给定的设计目标,选择每个晶片的最优设置。该目标是使得经受小于50ppm/℃的温度系数的输出电压的变化范围最小化。在选择合适的设置后,在更细的温度间隔测试各电压参考,并观察仍然满足温度系数约束的电压参考。
总之,根据本公开中的当前原理的参考电压发生器在以下四个主要方面改进了现有设计:功耗、设计复杂度、面积以及最小的电源电压。为了说明和描述的目的提供了实施例的前述说明。这些实施例并不意在穷举或限制本发明。在特定实施例中的单个元件或特征通常不限制于该特定的实施例,而是在适用的情况下是可互换的,并且即使在没有被具体示出或描述的情况下,可用于所选择的实施例。相同的元件也可以多种方式变化。这些变化不被视为脱离本发明,所有这些修改都意在包括到本发明的保护范围内。
本文使用的术语仅是为了描述特定的示例性实施例的目的而并不意在进行限制。如文中所使用的,除非上下文有清楚的表示,单数形式的用语可以意图包括其复数形式。用语“包括”和“具有”是开放式的包括,并因此列举所陈述的特征、整体、步骤、操作、元件和/或部件的存在,但并不排斥存在或添加一个或更多个其它特征、整体、步骤、操作、元件、部件和/或上述的组合。除非具体指定了执行的顺序,文中描述的方法步骤、过程以及操作并不被理解成需要它们以所讨论或所示出的特定顺序来执行。需要理解的是,可以使用附加或替代的步骤。
Claims (21)
1.一种参考电压发生器,包括:
第一晶体管,其具有第一阈值电压及被偏置成使所述第一晶体管处于弱反模式的栅极;以及
第二晶体管,其与所述第一晶体管连接,所述第二晶体管具有第二阈值电压及被偏置成使所述第二晶体管处于弱反模式的栅极,其中,所述第一阈值电压小于所述第二阈值电压,所述第一晶体管的源极电耦接至所述第二晶体管的漏极,并且所述第二晶体管的栅极电耦接至所述第二晶体管的漏极以形成用于参考电压的输出。
2.根据权利要求1所述的参考电压发生器,其中所述第一晶体管和所述第二晶体管的栅极尺寸被限定为使得所述参考电压与温度无关。
3.根据权利要求1所述的参考电压发生器,其中所述第一晶体管和所述第二晶体管的栅极尺寸被限定为使得所述参考电压与温度正线性相关。
4.根据权利要求1所述的参考电压发生器,其中所述第一晶体管和所述第二晶体管的栅极尺寸被限定为使得所述参考电压与温度负线性相关。
5.根据权利要求1所述的参考电压发生器,其中所述第一阈值电压与所述第二阈值电压之差超过150毫伏。
6.根据权利要求1所述的参考电压发生器,其中所述第一晶体管和所述第二晶体管具有为热电压三倍以上的漏源极电压。
7.根据权利要求1所述的参考电压发生器,其中所述第一晶体管的栅极电耦接至地电压。
8.根据权利要求1所述的参考电压发生器,其中所述第一晶体管的栅极电耦接至所述参考电压。
9.根据权利要求1所述的参考电压发生器,其中所述第一晶体管和所述第二晶体管是n型晶体管,使得所述第一晶体管的漏极电耦接至电源电压且所述第二晶体管的源极电耦接至地电压。
10.根据权利要求1所述的参考电压发生器,其中所述第一晶体管和所述第二晶体管是p型晶体管,使得所述第二晶体管的源极电耦接至电源电压且所述第一晶体管的漏极电耦接至地电压。
11.根据权利要求1所述的参考电压发生器,其中所述第一晶体管和所述第二晶体管还被限定为金属氧化物半导体场效应晶体管。
12.根据权利要求1所述的参考电压发生器,还包括与所述参考电压发生器级联的第二电压参考发生器,以输出比由所述参考电压发生器输出的参考电压高的电压。
13.根据权利要求1所述的参考电压发生器,还包括与所述第二晶体管连接的第三晶体管,其中所述第二晶体管的源极电耦接至所述第三晶体管的漏极,并且所述第三晶体管的栅极电耦接至所述第三晶体管的漏极,以形成比由所述第二晶体管输出的参考电压低的电压的输出。
14.根据权利要求13所述的参考电压发生器,其中所述第一晶体管、所述第二晶体管及所述第三晶体管是n型晶体管,使得所述第一晶体管的漏极电耦接至电源电压且所述第三晶体管的源极电耦接至地电压。
15.一种参考电压发生器,包括:
第一晶体管,其工作在弱反模式下,所述第一晶体管具有源极、漏极以及栅极;以及
第二晶体管,其工作在弱反模式下,所述第二晶体管具有电耦接至所述第一晶体管的源极的漏极,及电耦接至所述第二晶体管的漏极的栅极以形成用于参考电压的输出,所述第二晶体管具有比所述第一晶体管的阈值电压大的阈值电压,其中所述第一晶体管和所述第二晶体管具有为热电压三倍以上的漏源极电压。
16.根据权利要求15所述的参考电压发生器,其中所述第一晶体管和所述第二晶体管的栅极宽度的尺寸被限定为使得所述参考电压与温度无关。
17.根据权利要求15所述的参考电压发生器,其中所述第一晶体管和所述第二晶体管的栅极宽度的尺寸被限定为使得所述参考电压与温度正线性相关或负线性相关。
18.根据权利要求15所述的参考电压发生器,其中所述第二晶体管的阈值电压与所述第一晶体管的阈值电压之差超过150毫伏。
19.一种可修调电压参考***,包括:
第一晶体管,其具有第一阈值电压及被偏置成使所述第一晶体管处于弱反模式的栅极;
第二晶体管,其与所述第一晶体管连接,所述第二晶体管具有第二阈值电压及被偏置成使所述第二晶体管处于弱反模式的栅极,其中,所述第一阈值电压小于所述第二阈值电压,所述第一晶体管的源极电耦接至所述第二晶体管的漏极,并且所述第二晶体管的栅极电耦接至所述第二晶体管的漏极以形成用于参考电压的输出;以及
第一可选择晶体管集合,其跨接所述第二晶体管,其中每个可选择晶体管具有耦接至所述第二晶体管的漏极的栅极。
20.根据权利要求19所述的可修调电压参考***,还包括:多个第一控制开关,使得所述第一控制开关之一布置在所述第一可选择晶体管集合中的一个可选择晶体管与地之间;以及控制模块,其选择性地控制所述多个第一控制开关。
21.根据权利要求20所述的可修调电压参考***,还包括多个第二控制开关和跨接所述第一晶体管的第二可选择晶体管集合,使得所述第二控制开关之一布置在电源电压与所述第二可选择晶体管集合中的一个可选择晶体管之间。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US22071209P | 2009-06-26 | 2009-06-26 | |
US61/220,712 | 2009-06-26 | ||
US12/823,160 US8564275B2 (en) | 2009-06-26 | 2010-06-25 | Reference voltage generator having a two transistor design |
PCT/US2010/039973 WO2010151754A2 (en) | 2009-06-26 | 2010-06-25 | Reference voltage generator having a two transistor design |
US12/823,160 | 2010-06-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102483634A CN102483634A (zh) | 2012-05-30 |
CN102483634B true CN102483634B (zh) | 2015-01-07 |
Family
ID=43379948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201080037159.0A Active CN102483634B (zh) | 2009-06-26 | 2010-06-25 | 具有双晶体管设计的参考电压发生器 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8564275B2 (zh) |
EP (1) | EP2446337A4 (zh) |
JP (1) | JP5544421B2 (zh) |
KR (1) | KR101783330B1 (zh) |
CN (1) | CN102483634B (zh) |
TW (1) | TWI453567B (zh) |
WO (1) | WO2010151754A2 (zh) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI484743B (zh) * | 2011-04-26 | 2015-05-11 | Mstar Semiconductor Inc | 以低壓驅動之升壓電路與相關方法 |
US9147443B2 (en) * | 2011-05-20 | 2015-09-29 | The Regents Of The University Of Michigan | Low power reference current generator with tunable temperature sensitivity |
US8924765B2 (en) * | 2011-07-03 | 2014-12-30 | Ambiq Micro, Inc. | Method and apparatus for low jitter distributed clock calibration |
TWI497256B (zh) * | 2012-11-02 | 2015-08-21 | Elite Semiconductor Esmt | 參考電壓產生電路與電子裝置 |
US9525407B2 (en) | 2013-03-13 | 2016-12-20 | Analog Devices Global | Power monitoring circuit, and a power up reset generator |
US9632521B2 (en) * | 2013-03-13 | 2017-04-25 | Analog Devices Global | Voltage generator, a method of generating a voltage and a power-up reset circuit |
US9639107B2 (en) * | 2014-03-19 | 2017-05-02 | The Regents Of The University Of Michigan | Ultra low power temperature insensitive current source with line and load regulation |
US10423175B2 (en) * | 2014-07-23 | 2019-09-24 | Nanyang Technological University | Method for providing a voltage reference at a present operating temperature in a circuit |
US9594390B2 (en) * | 2014-11-26 | 2017-03-14 | Taiwan Semiconductor Manufacturing Company Limited | Voltage reference circuit |
US10466731B2 (en) * | 2016-01-27 | 2019-11-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Two-transistor bandgap reference circuit and FinFET device suited for same |
JP6672908B2 (ja) * | 2016-03-10 | 2020-03-25 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
WO2017201353A1 (en) * | 2016-05-18 | 2017-11-23 | The Regents Of The University Of California | Stabilized voltage and current reference generator and circuits |
US10310537B2 (en) | 2016-06-14 | 2019-06-04 | The Regents Of The University Of Michigan | Variation-tolerant voltage reference |
US10285590B2 (en) | 2016-06-14 | 2019-05-14 | The Regents Of The University Of Michigan | Intraocular pressure sensor with improved voltage reference circuit |
US10649514B2 (en) | 2016-09-23 | 2020-05-12 | Advanced Micro Devices, Inc. | Method and apparatus for temperature and voltage management control |
KR101864131B1 (ko) * | 2016-11-24 | 2018-07-13 | 서경대학교 산학협력단 | Cmos 기준전압발생기 |
US9971373B1 (en) * | 2016-12-28 | 2018-05-15 | AUCMOS Technologies USA, Inc. | Reference voltage generator |
TWI751335B (zh) | 2017-06-01 | 2022-01-01 | 日商艾普凌科有限公司 | 參考電壓電路以及半導體裝置 |
JP7075172B2 (ja) | 2017-06-01 | 2022-05-25 | エイブリック株式会社 | 基準電圧回路及び半導体装置 |
CN108398978A (zh) * | 2018-03-02 | 2018-08-14 | 湖南大学 | 一种具有抗工艺角变化和宽电压追踪范围的电压基准电路 |
CN109375701B (zh) * | 2018-09-19 | 2020-12-22 | 安徽矽磊电子科技有限公司 | 一种多路输出的参考电压基准源 |
FR3086405B1 (fr) * | 2018-09-24 | 2020-12-25 | St Microelectronics Sa | Dispositif electronique capable de former un capteur de temperature ou une source de courant delivrant un courant independant de la temperature. |
DE102019126972A1 (de) * | 2018-10-12 | 2020-04-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Netzschaltersteuerung in einer Speichervorrichtung |
US20200310482A1 (en) * | 2019-03-28 | 2020-10-01 | University Of Utah Research Foundation | Voltage references and design thereof |
US11233503B2 (en) | 2019-03-28 | 2022-01-25 | University Of Utah Research Foundation | Temperature sensors and methods of use |
CN112104349B (zh) * | 2019-06-17 | 2024-01-26 | 国民技术股份有限公司 | 上电复位电路及芯片 |
US11392156B2 (en) * | 2019-12-24 | 2022-07-19 | Shenzhen GOODIX Technology Co., Ltd. | Voltage generator with multiple voltage vs. temperature slope domains |
US11971313B2 (en) | 2020-03-06 | 2024-04-30 | Stmicroelectronics Sa | Thermal sensor circuit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1054850A (zh) * | 1989-12-28 | 1991-09-25 | 德克萨斯仪器公司 | 有延滞的低功率、ttl电平cmos输入缓冲器 |
US6040735A (en) * | 1996-09-13 | 2000-03-21 | Samsung Electronics Co., Ltd. | Reference voltage generators including first and second transistors of same conductivity type |
CN101460904A (zh) * | 2006-06-07 | 2009-06-17 | 奥斯兰姆有限公司 | 例如用于1-10v接口的温度补偿电流发生器 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH632610A5 (fr) * | 1978-09-01 | 1982-10-15 | Centre Electron Horloger | Source de tension de reference realisee sous forme d'un circuit integre a transistors mos. |
JPS56108258A (en) * | 1980-02-01 | 1981-08-27 | Seiko Instr & Electronics Ltd | Semiconductor device |
US4609833A (en) * | 1983-08-12 | 1986-09-02 | Thomson Components-Mostek Corporation | Simple NMOS voltage reference circuit |
JPS62188255A (ja) * | 1986-02-13 | 1987-08-17 | Toshiba Corp | 基準電圧発生回路 |
JPH0668521B2 (ja) * | 1986-09-30 | 1994-08-31 | 株式会社東芝 | 電源電圧検出回路 |
JPS62229416A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 電圧制限回路 |
JPH05152524A (ja) * | 1991-12-02 | 1993-06-18 | Oki Electric Ind Co Ltd | 半導体集積回路 |
JP3235253B2 (ja) * | 1993-03-15 | 2001-12-04 | 松下電器産業株式会社 | 増幅器 |
US5568093A (en) * | 1995-05-18 | 1996-10-22 | National Semiconductor Corporation | Efficient, high frequency, class A-B amplifier for translating low voltage clock signal levels to CMOS logic levels |
GB2313726B (en) * | 1996-06-01 | 2000-07-05 | Motorola Inc | Voltage follower circuit |
US6275100B1 (en) * | 1996-09-13 | 2001-08-14 | Samsung Electronics Co., Ltd. | Reference voltage generators including first and second transistors of same conductivity type and at least one switch |
JPH10229167A (ja) * | 1996-12-11 | 1998-08-25 | Akumosu Kk | 基準電圧出力半導体装置、それを用いた水晶発振器及びその水晶発振器の製造方法 |
JP3783910B2 (ja) * | 1998-07-16 | 2006-06-07 | 株式会社リコー | 基準電圧源用半導体装置 |
JP3481896B2 (ja) * | 1999-11-17 | 2003-12-22 | Necマイクロシステム株式会社 | 定電圧回路 |
JP2002140124A (ja) * | 2000-10-30 | 2002-05-17 | Seiko Epson Corp | 基準電圧回路 |
JP4765168B2 (ja) * | 2001-01-16 | 2011-09-07 | 富士電機株式会社 | 基準電圧半導体装置 |
JP3575453B2 (ja) * | 2001-09-14 | 2004-10-13 | ソニー株式会社 | 基準電圧発生回路 |
GB0211564D0 (en) * | 2002-05-21 | 2002-06-26 | Tournaz Technology Ltd | Reference circuit |
US6906580B2 (en) * | 2003-06-19 | 2005-06-14 | Semiconductor Components Industries, Llc | Method of forming a reference voltage generator and structure therefor |
US6924692B2 (en) * | 2003-06-30 | 2005-08-02 | Intel Corporation | Voltage reference generator |
US7038530B2 (en) * | 2004-04-27 | 2006-05-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reference voltage generator circuit having temperature and process variation compensation and method of manufacturing same |
JP2006065945A (ja) * | 2004-08-26 | 2006-03-09 | Renesas Technology Corp | 不揮発性半導体記憶装置および半導体集積回路装置 |
JP4847103B2 (ja) * | 2005-11-07 | 2011-12-28 | 株式会社リコー | ハーフバンドギャップリファレンス回路 |
KR100801961B1 (ko) * | 2006-05-26 | 2008-02-12 | 한국전자통신연구원 | 듀얼 게이트 유기트랜지스터를 이용한 인버터 |
US7656145B2 (en) * | 2007-06-19 | 2010-02-02 | O2Micro International Limited | Low power bandgap voltage reference circuit having multiple reference voltages with high power supply rejection ratio |
-
2010
- 2010-06-25 JP JP2012517766A patent/JP5544421B2/ja active Active
- 2010-06-25 CN CN201080037159.0A patent/CN102483634B/zh active Active
- 2010-06-25 TW TW099120834A patent/TWI453567B/zh active
- 2010-06-25 WO PCT/US2010/039973 patent/WO2010151754A2/en active Application Filing
- 2010-06-25 US US12/823,160 patent/US8564275B2/en active Active
- 2010-06-25 KR KR1020127002028A patent/KR101783330B1/ko active IP Right Grant
- 2010-06-25 EP EP10792717.0A patent/EP2446337A4/en not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1054850A (zh) * | 1989-12-28 | 1991-09-25 | 德克萨斯仪器公司 | 有延滞的低功率、ttl电平cmos输入缓冲器 |
US6040735A (en) * | 1996-09-13 | 2000-03-21 | Samsung Electronics Co., Ltd. | Reference voltage generators including first and second transistors of same conductivity type |
CN101460904A (zh) * | 2006-06-07 | 2009-06-17 | 奥斯兰姆有限公司 | 例如用于1-10v接口的温度补偿电流发生器 |
Also Published As
Publication number | Publication date |
---|---|
WO2010151754A2 (en) | 2010-12-29 |
US8564275B2 (en) | 2013-10-22 |
CN102483634A (zh) | 2012-05-30 |
TWI453567B (zh) | 2014-09-21 |
KR101783330B1 (ko) | 2017-09-29 |
WO2010151754A3 (en) | 2011-03-03 |
TW201116968A (en) | 2011-05-16 |
EP2446337A4 (en) | 2016-05-25 |
EP2446337A2 (en) | 2012-05-02 |
US20100327842A1 (en) | 2010-12-30 |
JP2012531825A (ja) | 2012-12-10 |
JP5544421B2 (ja) | 2014-07-09 |
KR20120132459A (ko) | 2012-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102483634B (zh) | 具有双晶体管设计的参考电压发生器 | |
Seok et al. | A portable 2-transistor picowatt temperature-compensated voltage reference operating at 0.5 V | |
Denier | Analysis and design of an ultralow-power CMOS relaxation oscillator | |
Lee et al. | A subthreshold voltage reference with scalable output voltage for low-power IoT systems | |
Ivanov et al. | An ultra low power bandgap operational at supply from 0.75 V | |
US7994849B2 (en) | Devices, systems, and methods for generating a reference voltage | |
US9864392B2 (en) | All-CMOS, low-voltage, wide-temperature range, voltage reference circuit | |
EP2672358A1 (en) | Semiconductor Device Having Voltage Generation Circuit | |
US20080297229A1 (en) | Low power cmos voltage reference circuits | |
US8760216B2 (en) | Reference voltage generators for integrated circuits | |
Lasanen et al. | Design of a 1 V low power CMOS bandgap reference based on resistive subdivision | |
Alhasssan et al. | An all-MOSFET sub-1-V voltage reference with a—51–dB PSR up to 60 MHz | |
Seok et al. | A 0.5 v 2.2 pw 2-transistor voltage reference | |
US8241925B2 (en) | Calibration of temperature sensitive circuits with heater elements | |
Far | Current reference for energy harvesting: 50um per side, At 70 nW, regulating to 125C | |
Srinivasan et al. | A floating-gate-based programmable CMOS reference | |
WO2012162081A2 (en) | A low power reference current generator with tunable temperature sensitivity | |
US8884601B2 (en) | System and method for a low voltage bandgap reference | |
US7053591B2 (en) | Power conversion device with efficient output current sensing | |
Lin et al. | A nano-watt dual-output subthreshold CMOS voltage reference | |
Kim et al. | A 0.02 mm 2 embedded temperature sensor with±2° C inaccuracy for self-refresh control in 25nm mobile DRAM | |
McCue et al. | A wide temperature, radiation tolerant, CMOS-compatible precision voltage reference for extreme radiation environment instrumentation systems | |
US10310537B2 (en) | Variation-tolerant voltage reference | |
Pathrose et al. | High temperature bandgap reference in PDSOI CMOS with operating temperature up to 300° C | |
Hamouda et al. | 7.72 ppm/° C, ultralow power, high PSRR CMOS bandgap reference voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: michigan Patentee after: University of Michigan Board of Directors Address before: michigan Patentee before: The University of Michigan |