CN102479551A - 非易失性存储器件及其读取方法 - Google Patents

非易失性存储器件及其读取方法 Download PDF

Info

Publication number
CN102479551A
CN102479551A CN2011103800170A CN201110380017A CN102479551A CN 102479551 A CN102479551 A CN 102479551A CN 2011103800170 A CN2011103800170 A CN 2011103800170A CN 201110380017 A CN201110380017 A CN 201110380017A CN 102479551 A CN102479551 A CN 102479551A
Authority
CN
China
Prior art keywords
storage unit
word line
read
read operation
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103800170A
Other languages
English (en)
Other versions
CN102479551B (zh
Inventor
李知尚
崔奇焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102479551A publication Critical patent/CN102479551A/zh
Application granted granted Critical
Publication of CN102479551B publication Critical patent/CN102479551B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

在一个实施例中，所述方法包括：接收读取在与第一字线相关联的第一存储单元中所存储的数据的请求；以及响应于该请求对与第二字线相关联的至少一个存储单元执行读取操作。所述第二字线按照字线编程顺序跟在第一字线之后，并且在第一时间段上执行第一读取操作。所述方法进一步包括基于来自第一读取操作的输出对第一存储单元执行第二读取操作。第二读取操作被执行一第二时间段，并且如果从执行第一读取操作的输出指示第一存储单元没有被耦合，则第一时间段短于第二时间段。

Description

非易失性存储器件及其读取方法
交叉引用
本申请要求在2010年11月25日申请的韩国申请No.10-2010-0117947的优先权，其全部内容通过引用而被合并于此。
技术领域
示例实施例涉及一种电子设备，更具体地，涉及一种存储***。
背景技术
半导体存储器通常被认为是数字逻辑***设计、例如从卫星到消费类电子的基于计算机和微处理器的应用的最至关重要的微电子组件。因此，在包括通过更高密度和更高速度的伸缩(scale)的处理增强和技术发展的半导体存储器制造方面的进步有助于为其它数字逻辑家族建立性能标准。
半导体存储设备可以被刻画为易失性随机存取存储器(RAM)或非易失性存储设备。在RAM中，或者通过设置例如在静态随机存取存储器(SRAM)中的双稳态触发器的逻辑状态来存储逻辑信息，或者通过例如在动态随机存取存储器(DRAM)中的电容充电来存储逻辑信息。在任何一种情况下，只要施加电力，则数据被存储并且可以被读处，而当电力被关断时数据丢失；因此，它们被称为易失性存储器。
例如屏蔽只读取存储器(MROM)、可编程只读取存储器(PROM)、可擦除可编程只读取存储器(EPROM)和电可擦除可编程只读取存储器(EEPROM)的非易失性存储器能够即使在电力被关断时也存储数据。取决于所使用的制造技术，非易失性存储器数据存储模式可以是永久的或重可编程的。在计算机、航空电子、电信以及消费电子工业中的广泛的各种应用中，非易失性存储器被用于程序和微代码的存储。在需要快速、可编程非易失存储器的***中所使用的例如非易失性SRAM(nvSRAM)的设备中，也可以有单芯片易失性和非易失性存储器存储模式的组合。另外，许多特殊存储器结构已经发展出来，它们包含一些附加的逻辑电路以优化它们针对特定应用任务的性能。
然而，在非易失性存储器中，MROM、PROM和EPROM不能被***自身自由地擦除和写入，以致一般用户不容易更新所存储内容。另一方面，EEPROM能够被电擦除或写入。EEPROM的应用已经扩展到需要连续更新的辅助存储器或***编程(快闪EEPROM)。
发明内容
本发明涉及一种用于在非易失性存储单元阵列中读取存储单元的方法。
在一个实施例中，所述方法包括：接收读取在与第一字线相关联的第一存储单元中所存储的数据的请求；以及响应于该请求对与第二字线相关联的至少一个存储单元执行第一读取操作。所述第二字线按照字线编程顺序跟在第一字线之后，并且在第一时间段执行第一读取操作。所述方法进一步包括：基于来自第一读取操作的输出对第一存储单元执行第二读取操作。执行第二读取操作一第二时间段，并且第一时间段和第二时间段是不同的。
在另一个实施例中，所述方法包括：接收读取在与第一字线相关联的第一存储单元中所存储的数据的请求；以及通过对第二字线的至少一个存储单元执行第一读取操作，确定第一存储单元是否处于耦合状态和未耦合状态之一。第二字线按照字线编程顺序跟在第一字线之后，并且执行第一读取操作一第一时间段。所述方法进一步包括：基于来自第一读取操作的输出对第一存储单元执行第二读取操作。执行第二读取操作一第二时间段，并且第二时间段与第一时间段不相同。
在进一步实施例中，所述方法包括：接收读取在与第一字线相关联的第一存储单元中所存储的数据的请求；以及确定与第二字线相关联的至少一个存储单元是否已经被编程。第二字线按照字线编程顺序跟在第一字线之后。所述方法进一步包括：如果确定步骤确定与第二字线相关联的至少一个存储单元已经被编程，则对与第一存储单元相对应的第二字线的存储单元执行第一读取操作。执行第一读取操作一第一时间段。基于以下中的至少之一来对第一存储单元执行第二读取操作：(1)确定步骤是否确定与第二字线相关联的至少一个存储单元已经被编程；以及(2)来自第一读取操作输出。执行第二读取操作一与第一时间段不同的第二时间段。
在又一个实施例中，所述方法包括：接收读取在与第一字线相关联的第一存储单元中所存储的数据的请求；以及响应于该请求对与第二字线相关联的至少一个存储单元执行第一读取操作。第二字线按照字线编程顺序跟在第一字线之后，并且在第一时间段直线第一读取操作。所述方法进一步包括：基于来自第一读取操作的输出对第一存储单元执行第二读取操作。执行第二读取操作一第二时间段，并且如果通过执行第一读取操作的输出指示第一存储单元没有被耦合，则第一时间段短于第二时间段。
在附加的实施例中，所述方法包括：接收读取在与第一字线相关联的第一存储单元中所存储的数据的请求；以及确定与第二字线相关联的至少一个存储单元是否已经被编程。第二字线按照字线编程顺序跟在第一字线之后。所述方法进一步包括：如果确定步骤确定与第二字线相关联的至少一个存储单元已经被编程，则对与第一存储单元相对应的第二字线的存储单元执行第一读取操作。在第一时间段执行第一读取操作。基于以下中的至少之一来对第一存储单元执行第二读取操作：(1)确定步骤是否确定与第二字线相关联的至少一个存储单元已经被编程；以及(2)来自第一读取操作的输出。执行第二读取操作一第二时间段。如果从确定步骤和第一读取操作之一的输出指示第一存储单元没有被耦合，则第一时间段短于第二时间段。
在另一个实施例中，所述方法包括：响应于读取在与第一字线相关联的第一存储单元中所存储的数据的请求而访问映射。所述映射指示哪个字线已经有至少一个存储单元被编程。所述方法进一步包括：如果所述访问指示在第一字线中的至少一个存储单元已经被编程，则触发第一读取操作和第二读取操作。第一读取操作读取在与第一存储单元相对应的第二字线中的至少一个存储单元。第二字线按照字线编程顺序跟在第一字线之后，并且第二读取操作基于来自第一读取操作的输出读取第一存储单元。
本发明也涉及一种非易失性存储设备。
在一个实施例中，一种非易失性存储设备包括：非易失性存储单元阵列，按照通过字线耦合的行和通过位线耦合的列来排列；以及控制逻辑，被配置为接收读取在与第一字线相关联的第一存储单元中所存储的数据的请求。所述控制逻辑被配置为响应于该请求对与第二字线相关联的至少一个存储单元执行第一读取操作。第二字线按照字线编程顺序跟在第一字线之后，并且在第一时间段执行第一读取操作。所述控制逻辑被配置基于来自第一读取操作的输出对第一存储单元执行第二读取操作。执行第二读取操作一第二时间段，并且如果通过执行第一读取操作的输出指示第一存储单元没有被耦合，则第一时间段短于第二时间段。
实施例也旨在一种电子设备、存储卡、数据存储设备等，以及并入根据本发明的存储设备及其读取方法的实施例的与之相关的操作方法。
附图说明
从参考附图的以下描述中，以上和其它目标和特点将变得显而易见，其中，在各种图形中，除非特别规定，否则相同的参考编号指示相同的部件，其中：
图1是示出根据本发明构思的示例实施例的非易失性存储设备的图形。
图2是描述用于减少字线耦合的编程方法的图形。
图3是示出当第n+1被编程字线的存储单元被编程时，在导致字线耦合之前和之后，与第n被编程字线的存储单元相关联的阈值电压分布的图形。
图4是示出包含耦合和未耦合存储单元的在图3中的所有阈值电压分布的图形。
图5A和图5B是用于描述根据本发明构思的示例实施例的读出技术的图形。
图6A是用于描述根据本发明构思的示例实施例的非易失性存储设备的读取方法的流程图。
图6B是用于描述在图6A中的步骤S110的流程图。
图7A是用于描述对图6A和图6B中所描述的第二字线的读取操作的图形。
图7B是用于描述对图6A中所描述的第一字线的读取操作的图形。
图8是示出在对所选择字线的读取操作时按照字线编程顺序跟在所选择字线之后的字线的存储单元的错误读取被判断为错误的概率的图形。
图9是用于描述分类耦合存储单元和未耦合存储单元的操作的图形。
图10是示出应用根据本发明构思的示例实施例的读取方法的非易失性存储设备的框图。
图11是用于描述根据本发明构思的另一示例实施例的读取方法的框图。
图12A是用于描述图11中的存储控制器的操作的流程图。
图12B是示出由图11中的存储控制器所产生的不同读取命令的图形。
图13是用于描述图11中的非易失性存储设备的操作的流程图。
图14是示出包含根据本发明构思的示例实施例的非易失性存储设备的数据存储设备的框图。
图15是示出根据本发明构思的示例实施例的在图14中的控制器的框图。
图16是示出利用根据本发明构思的示例实施例的非易失性存储设备的固态驱动的框图。
图17是示出利用图16中的固态驱动的存储器的框图。
图18是示出利用图16中的固态驱动的存储服务器的框图。
图19到图26是示出根据本发明构思的示例实施例的***的图形。
具体实施方式
下面将参考其中示出本发明构思的实施例的附图来更全面地描述本发明构思。然而，本发明构思可以以许多不同的形式被具体化，并且不应当被理解为限定于这里所阐述的实施例。更确切地，这些实施例被提供以便这些公开将是彻底完全的，并且将本发明构思的范围完全地传递给本领域技术人员。在图形中，为了清楚起见层和区域的大小和相对尺寸可能被放大。全文中相同的标号指示相同的元件。
应当理解，虽然术语第一、第二、第三等等此处可以被用于描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应当被这些术语所限制。这些术语仅仅被用于区分一个元件、组件、区域、层或部分与另一个区域、层或部分。因此，在不脱离本发明构思的教导的情况下，下面所讨论的第一元件、组件、区域、层和/或部分可以被称为第二元件、组件、区域、层或部分。
空间关系术语，例如“在......之下”、“在......下方”、“较低”、“在......下面”、“之上”、“较高”等在这里为了描述方便被用于描述如图中所示的一个(或多个)元件或特征与另一个元件或特征的关系。应当理解，除了在图中所示的方向之外，空间相对关系术语意图涵盖使用或操作中设备的不同方向。例如，如果图形中的设备被翻转，则被描述为在其他元件或特征“之下”或“下方”或“下面”的元件在方向上将在其他元件或特征之上。于是，示例术语““在......下方”和“在......下面”可以包括之上和之下两个方向。所述设备可以被朝向其他方向(旋转90度或其他方向)，并且这里所使用的空间相对描述符应被相应地解释。另外，也应当理解，当一个层被称为位于两层“之间”时，它可以是在两层之间的唯一层，或者也可以存在一个或多个中间层。
这里所使用的术语仅仅是为了描述特殊实施例的目的，并不意图限制本发明构思。如这里所使用的，单数形式“一”、“一个”、“该”意图也包括复数形式，除非上下文明确给出相反指示。还将理解到，当本说明书使用术语“包括”和/或“包含”时，其表明存在所述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组合。此处使用的术语“和/或”包括一个或多个相关所列项目的任意和全部组合。
应当理解，当元件或层被称为在另一元件或层“上”，或者“连接到”、“耦接到”或“邻近”另一元件或层时，其可以直接在所述另一元件或层上，或者直接连接到、耦接到或邻近所述另一元件或层，或者也可以存在居间的元件或层。相反，当元件被称为“直接”在另一元件或层“上”、或“直接连接到”、“直接耦接到”或“紧邻”另一元件或层时，不存在居间的元件或层。
除非另外定义，否则此处使用的所有术语(包括技术术语和科学术语)具有与本发明构思所属技术领域内的普通技术人员所通常理解的含义相同的含义。还将理解，术语，如通用词典中定义的那些术语，应该被解释为具有与它们在相关领域和/或本说明书的上下文中的含义一致的含义，而不应理想化地或过分形式化地对其进行解释，除非此处明确地如此定义。
对高密度非易失性存储器的需要已经增加。各种技术被提出以满足这种需求。所提出的技术之一是增加在一个存储单元中所存储的数据位数。增加在存储单元中所存储的数据位或者增加存储单元的集成度可能引起各种干扰。一种这样的干扰可以包括在连续编程的存储单元之间引起的寄生电容耦合。一般来说，寄生电容耦合可以包括在列方向的位线耦合以及在行方向的字线耦合。就字线耦合来说，当在按照编程顺序对第n字线的编程操作被执行之后按照编程顺序执行对第n+1字线的编程操作时，与第n+1字线相连的存储单元的阈值电压的变化引起与第n字线相连的存储单元的阈值电压的变化，使得与第n字线相连的存储单元的阈值电压分布被展宽。本发明构思的示例实施例提供用于减少当阈值电压分布被展宽时引起的读取错误的技术，并且下面将更全面地描述。
在说明书中，术语“第n字线”、“所选择字线”、“被读取请求的字线”等可以被用于指明与其中存储被读取请求的数据的存储单元相关联的字线。术语“第n+1被编程字线”、“下一个被编程字线”、“被读取请求的字线的高被编程字线”、“高被编程字线”等可以被用于指明与强制字线耦合到其中存储被读取请求的数据的存储单元的存储单元相关联的字线。所述字线可能不与被读取请求的字线物理相邻或是其的下一个。
图1是示出根据本发明构思的示例实施例的非易失性存储设备的一部分的图形。
图1中的实施例示出NAND结构的非易失性存储器。但是，所公开的实施例不限于这个示例。如图1中所示，存储阵列100包括：字线WL1到WLi和位线BL1到BLj。存储阵列100包括串(或，NAND串)STR1到STRj，每个串具有存储单元(或者，非易失性存储单元)MC1到MCj。存储单元被排列在字线WL1到WLi和位线BL1到BLj中。每个NAND串中的存储单元被串联连接在串选择晶体管SST和地选择晶体管GST之间。串选择晶体管SST被布置在位线(例如，BL1)和串选择线SSL的交叉处，而地选择晶体管GST被布置在位线(例如，BL1)和地选择线GSL的交叉处。
如图1中所示，在每个NAND串中，地选择晶体管GST的源极被连接到公共源极线CSL，而它的漏极被连接到相应NAND串(例如，STR1)的存储单元MC1的源极。串选择晶体管SST的漏极被连接到相应位线BL1，而它的源极被连接到相应NAND串STR1的存储单元MCi。
在一些实施例中，存储单元由具有电荷存储层的各种单元结构之一所构成。具有电荷存储层的单元结构包括：使用电荷俘获(trap)层的电荷俘获快闪结构、其中在多层中堆栈阵列的堆栈快闪结构、源极-漏极自由快闪结构、针形快闪结构等。在美国专利No.6,858,906和美国公开No.2004/0169238和2006/0180851中公开了具有电荷俘获快闪结构作为电荷存储层的存储设备，其每一个的整体通过引用被合并于此。源极-漏极自由快闪结构在韩国专利No.673020中被公开，其整体通过引用被合并于此。
在其他示例实施例中，存储单元可以由可变电阻存储单元构成。示例的可变电阻存储单元以及包含其的存储设备在美国专利No.7,529,124中被公开，其整体通过引用被合并于此。
虽然图1中未示出，但正如此后将描述和熟知的，存储单元100可以被连接到用于从存储单元读取数据以及将数据写入存储单元的各种电路(参考图10)。
图2是描述用于减少字线耦合的编程方法的图形。为了便于描述，将在每个存储单元存储由较低或最低有效位(LSB)和较高或最高有效位(MSB)数据所构成的2位数据的假设下描述用于减少字线耦合的编程方法。但是，本发明构思的示例实施例并不限于存储2位数据的存储单元(多位存储单元或多级存储单元)。在一些实施例中，在各个多位存储单元中所存储的数据位数可以多于或少于2。在图2中，曲线210-0和210-1说明了在低页面编程之后存储单元的阈值电压分布，而曲线220-0、220-1、220-2和220-3说明了在高页面编程之后存储单元的阈值电压分布。
在LSB和MSB被编程之后，如图2中所示，存储单元可以具有4个数据状态E、P1、P2和P3中的任何一个。在图2中所示的方法的情况中，在LSB编程(例如，通过低页面编程)之后，在阈值电压分布210-0中的存储单元可以被编程到阈值电压分布220-0或阈值电压分布220-1。在MSB编程(例如，通过高页面编程)之后，在阈值电压分布201-1中的存储单元可以被编程到阈值电压分布220-2或阈值电压分布220-3。当按照字线编程顺序在下一字线、第n+1字线的存储单元处的高页面被编程时，第n被编程字线的存储单元的阈值电压可能移位。也就是说，由于字线耦合，第n被编程字线的存储单元的阈值电压分布相比于在第n+1被编程字线的存储单元处的高页面被编程之前可能展宽。那种阈值电压分布展宽是因为，当在第n+1被编程字线的存储单元处的高页面被编程时，第n被编程字线的存储单元选择性地经受字线耦合。应当理解，第n和第n+1被编程字线可以或不可以物理相邻。
在一些实施例中，在第n+1被编程字线的存储单元当中具有P1和P3的存储单元被称为强制耦合到第n被编程字线的存储单元的存储单元，且在第n+1被编程字线的存储单元当中具有E和P2的存储单元被称为非强制耦合到第n被编程字线的存储单元的存储单元。通过此定义，第n被编程字线的存储单元可以由耦合存储单元和未耦合存储单元构成。由于这个原因，阈值电压分布可能展宽。对强制字线耦合到第n被编程字线的存储单元的第n+1被编程字线的编程操作可以根据地址扰码技术被可变地确定。
图3示出在当第n+1被编程字线的存储单元被编程时所引起的字线耦合之前和之后，与第n被编程字线的存储单元相关联的阈值电压分布的图形。
图3的示例说明在第n+1被编程字线的存储单元的编程之前，即，在字线耦合之前，与第n被编程字线的存储单元相关联的两个相邻阈值电压分布230-0和230-1。在图3中，有两个阈值电压分布被说明。但是，很容易理解根据每单元的位数提供更多的阈值电压分布。阈值电压分布的数量可以根据被存储在存储单元中的数据位数来确定。例如，当m位数据(m是2或更大的整数)被存储在存储单元中时，2m个阈值电压分布可以被提供。
在图3中所示的阈值电压分布231-0和231-1显示在经历了当第n+1被编程字线的存储单元被编程时所引起的字线耦合之后，与第n被编程字线的存储单元有关的阈值电压分布。阈值电压分布231-0和231-1可以包括当第n+1被编程字线的存储单元被编程时关于经历字线耦合的存储单元和关于未经历字线耦合的存储单元的阈值电压分布。
图4是示出包含耦合和未耦合存储单元的在图3中的所有阈值电压分布的图形。
在图4的示例中，阈值电压分布233-0和233-1说明没有经历由于字线耦合导致的阈值电压移位的存储单元(或者，未耦合存储单元)的阈值电压分布。阈值电压分布235-0和235-1说明经历了由于字线电压耦合导致的阈值电压移位的存储单元(或者，耦合存储单元)的阈值电压分布。也就是说，阈值电压分布235-0和235-1指示被编程到数据状态233-0和233-1的存储单元的阈值电压移位。
基于由第n+1被编程字线的存储单元的编程所引起的阈值电压移位，第n被编程字线的被编程存储单元可以属于未耦合阈值电压分布233-0和233-1，或者属于耦合阈值电压分布235-0和235-1。如图4中所示，读取电压DR1可以被用于读取未耦合存储单元，即，被用于区分阈值电压分布233-0和233-1内的存储单元。读取电压DR2可以被用于读取耦合存储单元，即，被用于区分在阈值电压分布235-0和235-1内的存储单元。
利用读取电压DR1和DR2可以进行关于一个阈值电压分布(或者，数据状态)(由耦合分布和未耦合分布构成)的两个读取操作，以便减少由于字线耦合造成的读取错误。例如，进行利用读取电压DR1的读取操作以区分在未耦合分布233-0和233-1内的存储单元，进行利用读取电压DR2的读取操作以区分在耦合分布235-0和235-1内的存储单元。可以根据高字线的存储单元是否被编程来划分将要利用读取电压DR1读取的存储单元和将要利用读取电压DR2读取的存储单元。后面将会更全面地描述它们。结果，在对所选择字线的存储单元进行读取操作之前，可以事先对所选择字线的高字线、即相邻字线的存储单元进行读取操作。以上所描述的读取操作被称为数据恢复读取操作。下面将更全面地描述这个操作。
图5A和图5B是描述根据本发明构思的示例实施例的读出技术的图形。
利用不同读出技术的任何一种可以进行根据本发明构思的示例实施例的读取操作。例如，如图5A中所示，读出技术可以包括正常读出技术和加速读出技术。作为2步读出技术，正常读出技术可以包括粗略读出操作和精细读出操作。粗略和精细读出操作的每一个可以包括位线预充电(或者，设置)间隔、位线建立(development)间隔、锁存(或者，读出)间隔以及恢复间隔。在粗略读出操作期间，判断所选择字线的存储单元的每一个是开单元(ON)还是关(OFF)单元。精细读出操作可以被进行以判断在粗略读出操作时被判断为关单元的存储单元的开单元。此时，对于在粗略读出操作时被判断为开单元的存储单元可以跳过位线的设置。也就是说，被判断为开单元的存储单元的位线不被预充电。例如，被判断为开单元的存储单元的位线被接地。这意味着在粗略读出操作时被判断为开单元的存储单元继续被维持在开单元。
在示例实施例中，可以利用被应用于所选择字线的读取电压依序地进行粗略读出操作和精细读出操作。
如图5A中所示，作为1步读出技术，在公共源线噪声(此后被称为CSL噪声)的观点上，加速读出技术可以与正常读出技术不相同。CSL噪声导致开单元被判断为关单元。由于这个原因，在粗略读出操作期间，由于CSL噪声，开单元可能被判断为关单元。由于引起CSL噪声的开单元通过粗略读出操作被去掉，所以被错误判断为关单元的存储单元在精细读出操作期间可能被判断为开单元。为此，可以独立于CSL噪声来进行精细读出操作。因此，包含精细读出操作的正常读出技术可以被定义为CSL噪声独立(或者，未被影响)读出操作，而加速读出技术可以被定义为CSL噪声依赖(或者，受影响)读出操作。也就是说，如图5A中所示，执行CSL噪声依赖(或者，受影响)读出操作所花费的时间T2短于执行噪声独立(或者，未受影响)读出操作所花费的时间T1。
作为另一个实施例，可以基于建立位线预充电电压所花费的时间(即，位线建立电压)来对多个读出技术进行分类。如图5B中所示，在加速读出期间在被读取请求的字线的高字线上的位线建立时间T4a可以被设置短于在正常读出期间在被读取请求的字线上的建立时间T3a。这里，“高字线”的意思是按照字线编程顺序跟在被读取请求的字线之后的字线。因此，如图5B中所示，执行CSL噪声依赖读出操作所花费的时间T4短于执行CSL噪声独立读出操作所花费的时间T3。结果，包含CSL噪声依赖读出操作的读取操作短于包含CSL噪声独立读出操作的读取操作。建立时间变得相对较短的读出技术可能遭受CSL噪声。也就是说，建立时间变得相对较短的读出技术可能是CSL噪声依赖读出技术。另一方面，建立时间变得相对较长的读出技术可能是未遭受CSL噪声的读出技术，即，CSL噪声独立读出技术。
虽然在图中未示出，但是对被读取请求的字线的高字线的读取操作可以利用粗略读出操作和精细读出操作来执行。在这种情况中，通过减少执行粗略和精细读出操作的每一个的时间间隔的任何之一(例如，位线预充电间隔、位线建立间隔、锁存间隔等)所花费的时间，可以减少对高字线的读取时间。
图6A是描述根据本发明构思的示例实施例的非易失性存储设备的读取方法的流程图，而图6B是描述图6A中的步骤S110的流程图。图7A是描述在图6A和图6B中描述的第二字线上的读取操作的图形，而图7B是描述在图6A中描述的第一字线上的读取操作的图形。下面将参考附图更全面地描述根据本发明构思的示例实施例的非易失性存储设备的读取方法。
首先，参考图6A，在步骤S100中，对第一字线的读取请求可以被接收。在步骤S110中，响应于读取请求对按照字线编程顺序跟在第一字线之后的第二字线执行读取操作。同时，可以判断第二字线(即，第二字线的至少一个存储单元)是否被编程。如上所讨论，第二字线可以引起对第一字线的存储单元的字线耦合。例如，对第二字线的读取操作可以根据在图5A和图5B中所描述的加速读出技术来进行。将参考图6B和图7A更全面地描述对第二字线的读取操作。
参考图6B和图7A，在步骤S111中，利用被施加于第二字线的读取电压RD1，可以从第二字线的存储单元中读取数据状态。此时，被判断为开单元的存储单元的数据状态可以是与阈值电压分布310-0相对应的擦除状态E。在步骤S112中，可以根据经由利用读取电压RD1进行的读取操作所读取的数据的一部分来判断第二字线的存储单元是否被编程。或者，作为替换，可以在对第二字线的读取操作时读取与第二字线连接的标志单元的数据状态。可以基于标志单元的数据状态来判断第二字线的存储单元是否被编程。如果在第二字线中的至少一个存储单元被编程，则所述标志被编程。
如果在步骤S112中第二字线的存储单元被编程，如图6B中所示，则所述过程前进到步骤S113，其中从第二字线的存储单元中读取数据状态。例如，假定通过利用读取电压RD1读取第二字线的存储单元来执行步骤S112，则读取电压RD2被施加于第二字线。否则，可以执行利用RD1和RD2的读取。在每个操作期间，对在先前读取操作时被判断为开单元的存储单元的读出操作可以被禁止。这可以通过将在先前读取操作时被判断为开单元的存储单元的位线接地来实现。这意味着对于在先前读取操作时被判断为关单元的存储单元进行读出操作。在利用读取电压RD2进行的读取操作时被判断为开单元的存储单元的数据状态可以是与阈值电压分布310-1相对应的编程状态P1。
最后，在步骤S114中，可以利用被施加于第二字线的读取电压RD3，从第二字线的存储单元中读取数据状态。同样地，对于在利用读取电压RD1和RD2进行的先前读取操作时被判断为开单元的存储单元可以禁止读出操作。这可以通过将在先前读取操作时被判断为开单元的存储单元的位线接地来实现。在利用读取电压RD3进行的读取操作时被判断为开单元的存储单元的数据状态可以是与阈值电压分布310-2相对应的编程状态P2。在利用读取电压RD3进行的读取操作时被判断为关单元的存储单元的数据状态可以是与阈值电压分布310-3相对应的编程状态P3。
返回步骤S112，如果第二字线的存储单元的数据状态没有被编程，则所述过程前进到步骤S130。换句话说，如果第二字线的存储单元的数据状态没有被编程，如图6B所示，则可以跳过以上所述的步骤S113和S114。
如图2中所示，数据状态为P1和P3的存储单元可以被定义为引起字线耦合的存储单元，而数据状态为E和P2的存储单元可以被定义为未引起字线耦合的存储单元。例如，被连接到各个位线的页缓冲器可以包括锁存器，它根据对第二字线的读取操作的结果被设置为“1”或“0”。与数据状态为P1和P3的存储单元相对应的页缓冲器的锁存器可以被设置为“0”(或者“1”)，而与数据状态为E和P2的存储单元相对应的页缓冲器的锁存器可以被设置为“1”(或者，“0”)。
返回到图6A，当第二字线的存储单元被判断为被编程时，即，在利用读取电压RD1、RD2和RD3执行读取操作之后，所述过程前进到S120。在步骤S120中，可以分别对于未耦合存储单元(即，没有经历字线耦合的存储单元)以及对于耦合存储单元(即，经历字线耦合的存储单元)进行读取操作。将参考图7B对此进行更全面描述。
如上所述以及如图7B中所示，阈值电压分布310-0、310-1、310-2和310-3的每一个可以包括未耦合存储单元的分布和耦合存储单元的分布。例如，阈值电压分布310-0可以包括未耦合存储单元的分布313-0和耦合存储单元的分布315-0。阈值电压分布310-1可以包括未耦合存储单元的分布313-1和耦合存储单元的分布315-1。阈值电压分布310-2可以包括未耦合存储单元的分布313-2和耦合存储单元的分布315-2。阈值电压分布310-3可以包括未耦合存储单元的分布313-3和耦合存储单元的分布315-3。
读取顺序可以根据读取操作是否与低页面(或者最低有效位)或高页面(最高有效位)有关以及根据位顺序来确定。假定一个存储单元存储2位数据，并且使用位顺序“11”、“01”、“00”和“10”。在这种假设下，低页面可以经由利用读取电压DR3和DR4的读取操作被读取，且高页面可以经由利用读取电压DR1和DR2的读取操作以及经由利用读取电压DR5和DR6的读取操作被读取。很容易理解，所述的位顺序并不限于本公开。为了便于描述，假定请求对低页面的读取操作。在这种情况中，首先，利用读取电压DR3的读取操作可以被进行以区分在阈值电压分布313-1和313-2中的存储单元，然后，利用读取电压DR4的读取操作可以被进行以区分在阈值电压分布315-1和315-2中的存储单元。利用读取电压DR3和DR4的读取操作可以经由在图5A或图5B中所描述的正常读出技术来进行。在另一个实施例中，利用读取电压DR3的读取操作可以经由正常读出技术来进行，而利用读取电压DR4的读取操作可以经由在图5A或图5B中所描述的加速读出技术来进行。由于第一字线的大部分存储单元经由读取电压DR3(即，利用DR3的读取操作)被判断为开单元，所以可以进行利用读取电压DR4的读取操作以独立于CSL噪声。
可以对于第一字线的一部分存储单元(即，未耦合存储单元)进行利用读取电压DR3的读取操作，而可以对于第一字线的其它存储单元(即，耦合存储单元)进行利用读取电压DR4的读取操作。因此，对第二字线的存储单元执行的读取/读出操作的持续时间小于对第一字线的未耦合存储单元的读出/读取操作的持续时间，并且可以是与第一字线的耦合存储单元一样的持续时间。未耦合存储单元和耦合存储单元可以根据在步骤S110中所进行的读取操作的结果来划分。也就是说，未耦合存储单元和耦合存储单元可以根据在与第一字线的存储单元相对应的页缓冲器的锁存器中所存储的值来划分。虽然读取电压DR3正在被施加于第一字线，但是耦合存储单元的位线根据相应锁存器的值可以被设置为地电压。虽然读取电压DR4正在被施加于第一字线，但是未耦合存储单元的位线根据相应锁存器的值可以被设置为地电压。然后，所述过程前进到步骤S140，其中可以将在步骤S120中所读取的数据提供给外部设备。
返回到步骤S110，当第二字线的存储单元被判断为没有被编程时，即，在利用读取电压RD2和RD3的读取操作被跳过之后，所述过程前进到步骤S130。在步骤S130，可以执行对第一字线的读取操作。对第一字线的读取操作可以经由在图5A或图5B中所描述的正常读出技术来进行。此时，读取电压DR3可以在步骤S130中所执行的读取操作中被施加于第一字线。也就是说，当利用读取电压RD2和RD3的第二字线的读取操作被跳过时，在步骤S130中，可以利用用于区分未耦合存储单元的数据状态的读取电压(例如，DR1、DR3或DR5)进行第一字线的读取操作。在另一个实施例中，在步骤S130中，读取电压RD2可以被用于判断第一字线的存储单元的数据状态。这是因为第二字线的存储单元没有被编程。然后，所述过程前进到步骤S140，其中，将在步骤S130中所读取的数据提供给外部设备。
如上所述，对第二字线的存储单元的读取操作可以经由CSL噪声依赖读出技术来进行，它的读取时间比CSL噪声独立读出技术的相对更短。与在经由CSL噪声独立读出技术从第二字线的存储单元所读取的数据中所包含的错误位数相比，在经由CSL噪声依赖读出技术从第二字线的存储单元所读取的数据中所包含的错误位数可能增加。由于CSL噪声依赖读出技术被判断为错误位的存储单元可能存在于阈值电压分布的尾部或末端。但是，存在于阈值电压分布的尾部或末端的存储单元是较少的。换句话说，如果在对第二字线的读取操作时被错误读取的存储单元不存在于阈值电压分布的末端，则所述存储单元不会引起读取错误。这将在下面被更全面地描述。
在示例实施例中，可以在没有禁止对在先前操作时被判断为开单元的存储单元的读出操作的情况下，执行利用读取电压RD1、RD2和RD3的读取操作。
图8是示出按照字线编程顺序跟在所选择字线之后的字线的被错误读取的存储单元在对所选择字线的读取操作时被判断为错误的概率的图形。
参考图8，当对第二字线的读取操作(按照字线编程顺序)利用CSL噪声依赖读出技术而不是利用CSL噪声独立读出技术来进行时，在阈值电压分布410的阴影部分410-0中的存储单元可能被判断为错误。这可能增加被判断为错误的存储单元在对第一字线的读取操作时被判断为错误的概率。例如，分布420表示在利用CSL噪声独立读出技术对第二字线的读取操作时被判断为错误的存储单元在对第一字线的读取操作时被判断为错误的概率。分布422表示在利用CSL噪声依赖读出技术对第二字线的读取操作时被判断为错误的存储单元在对第一字线的读取操作时被判断为错误的概率。如图8中所示，虽然错误概率从曲线420增加到曲线422，但是不存在在阈值电压分布410的阴影部分410-1中的存储单元基于被施加于第一字线的读取电压DR被读取为错误、即被读取为关单元的概率。另外，由于从第二字线的存储单元所读取的数据不是被读取请求的数据，所以在从第二字线的存储单元所读取的数据中所包含的错误不会影响被读取请求的数据的错误。
图9是用于描述将耦合存储单元和未耦合存储单元进行分类的操作的图形。
参考图9，页缓冲器PB1到PBj可以分别与存储阵列100的位线BL1到BLj相连。各个页缓冲器PB1到PBj可以包括锁存器，用于存储指示按照字线编程顺序跟在被读取请求的字线WLn之后的字线WLn+1的存储单元是否是引起耦合的存储单元的值。例如，作为在图6A和图6B的步骤S110中所进行的读取操作的结果，与数据状态为P1和P3的存储单元相对应的页缓冲器的锁存器可以被设置为“0”(或者，“1”)，以及与数据状态为E和P2的存储单元相对应的页缓冲器的锁存器可以被设置为“1”(或者，“0”)。包含被设置为“0”(或者，“1”)的锁存器的页缓冲器(例如，PB1)可以将在图6A的步骤S120中所执行的DR1读取操作时的相应位线BL1设置为地电压。包含被设置为“1”(或者，“0”)的锁存器的页缓冲器(例如，PB2)可以将在图6A的步骤S120中所执行的DR2读取操作时的相应位线BL2设置为地电压。基于页缓冲器PB1到PBj的锁存器的值，可以将被读取请求的字线WLn的存储单元划分为耦合存储单元和未耦合存储单元。
如图9中所示，标志单元FC可以分别与字线WLn和WLn+1相连。标志单元FC的每一个可以存储指示相应字线的存储单元MC是否被编程的标志信息。页缓冲器FPB与连接到标志单元FC的位线FBL相连。在示例实施例中，标志单元FC可以存储指示对于相应位线是否进行了高页面编程(例如，最高有效位编程)的标志信息。
在图9中所示的页缓冲器PB1到PBj可以被配置为在读出操作期间一直保持位线的预充电电压。在这种情况中，页缓冲器的内部节点(例如，被称为读出节点)的电压可以改变，并且内部节点的电压变化可以被读出。图9中所示的位线结构可以是全位线结构。但是，很容易理解本发明构思被应用于奇偶位线结构。利用奇偶位线结构，一个页缓冲器被两个位线共享。两个位线之一可以与页缓冲器相连。
图10是示出应用根据本发明构思的示例实施例的读取方法的非易失性存储设备的框图。
参考图10，非易失性存储设备可以包括单元阵列100、行译码器电路200、读/写电路300、列译码器电路400、输入/输出接口500和控制电路逻辑600。单元阵列100可以被配置为与图1中的相同，因而省略对其的描述。行译码器电路200可以响应于控制逻辑600的控制来执行对单元阵列100的行的选择和驱动。读/写电路300可以作为读取电路来操作，响应于控制逻辑600的控制执行对单元阵列100的读出操作。进一步，读/写电路300可以作为写电路来操作，响应于控制逻辑600的控制执行对单元阵列100的写操作。读/写电路300可以由图9中所描述的页缓冲器PB1到PBj和FPB组成。列译码器电路400可以响应于控制逻辑600的控制来选择单元阵列100的列，即，读/写电路300的页缓冲器。输入/输出接口500可以提供与外部设备(例如，存储控制器或主机)的接口。
控制逻辑600可以被配置为控制非易失性存储设备100的全部操作。特别地，控制逻辑600可以包括读取调度器610，被配置为利用多种读出技术来控制读取操作。例如，控制逻辑600的读取调度器610可以控制读取操作，以便对按照字线编程顺序跟在被读取请求的字线之后的字线的读取时间短于对被读取请求的字线的读取时间。根据在图5A或图5B中所描述地作为正常读出技术(例如，CSL噪声独立读出技术)的第一读出技术来确定对被读取请求的字线的读取时间。根据在图5A或图5B中描述的作为加速读出技术(例如，CSL噪声依赖读出技术)的第二读出技术来确定对跟在被读取请求的字线之后的字线的读取时间。在这种情况中，对跟在被读取请求的字线之后的字线的读取时间可以短于对被读取请求的字线的读取时间。
在示例实施例中，数据状态为P1和P3的存储单元被定义为引起字线耦合的存储单元，且数据状态为E和P2的存储单元被定义为不引起字线耦合的存储单元。但是，数据状态为P1、P2和P3的存储单元可以被定义为引起字线耦合的存储单元，而数据状态为E的存储单元可以被定义为不引起字线耦合的存储单元。在这种情况中，利用数据状态E和P1之间的读取电压执行一次读取操作，并且根据被执行一次的读取操作的结果将被读取请求的字线的存储单元划分为耦合存储单元和未耦合存储单元。
图11是描述根据本发明构思的另一个示例实施例的读取方法的框图。
参考图11，存储***2000可以包括存储控制器2200和非易失性存储设备2400。存储控制器2200可以被配置为控制非易失性存储设备2400。特别地，存储控制器2200可以管理非易失性存储设备2400的映射信息。映射信息可以包括指示非易失性存储设备2400的字线(或者，页面)是否被编程的信息。当从外部设备(例如，主机)接收到读取请求时，存储控制器2200可以判断是否提供有按照字线编程顺序跟在存储有被请求数据的被读取请求的字线之后的字线(“高字线”)。存储控制器2200可以基于判断结果来控制非易失性存储设备2400，以执行伴随高字线的读取操作的读取操作或者未伴随高字线的读取操作的读取操作。非易失性存储设备2400可以响应于存储控制器2200的控制来执行未伴随高字线的读取操作的读取操作或者伴随高字线的读取操作的读取操作。也就是说，非易失性存储设备2400不判断高字线的存储单元是否被编程。除了以上所描述的差异之外，图11中的非易失性存储设备2400的操作可以与图1到图9所描述的读取方法相同。
图12A是描述图11中的存储控制器的操作的流程图，而图12B是示出由图11的存储控制器所产生的不同读取命令的图形。
参考图12A，存储控制器2200可以被配置为接收读取请求(S200)；基于映射信息来判断按照字线编程顺序跟在被读取请求的字线之后的字线(“高字线”)是否包含被编程存储单元(S210)；当高字线被判断为被编程时，产生指示执行对高字线的读取操作和对被读取请求的字线的读取操作的命令结构(S220)；以及如果高字线被判断为没有被编程，则产生指示执行对被读取请求的字线的读取操作的命令结构(S230)。例如，步骤S220可以经由命令00h、地址和命令30h的组(set)来指示。另一方面，步骤S230可以经由命令00h、地址和命令3xh的组来指示。
图13是描述图11中的非易失性存储设备的操作的流程图。
参考图13，非易失性存储设备2400可以被配置为判断输入命令结构是否指示执行对高字线和被读取请求的字线的读取操作(S300)；如果所述命令结构在步骤S300中判断为肯定，则执行对高字线的读取操作(S310)以及基于对高字线的读取操作的结果执行对被读取请求的字线的读取操作(S320)；以及当命令结构在步骤S300中被判断为否定时，执行对被读取请求的字线的读取操作(S330)。在步骤S310中的读取操作可以经由在图5A或图5B中所描述的加速读出技术来进行。除了判断相邻字线是否被编程的操作被跳过以外，在步骤S310中的读取操作可以与在图6的步骤S110所描述的一样被执行。在步骤S320中的读取操作可以经由在图5A或图5B中描述的正常读出技术来进行。在步骤S310中的读取操作可以与在图6的步骤S120中所描述的一样来执行。在步骤S330中的读取操作可以与在图6的步骤S130中所描述的一样来执行。
图14是示出包含根据本发明构思的示例实施例的非易失性存储设备的数据存储设备的框图。
参考图14，数据存储设备3000可以包括存储介质3100和控制器3200。存储介质3100可以被用于存储具有各种数据类型的数据信息，例如文本、图形、软件代码等。存储介质3100可以由图10中所描述的非易失性存储设备构成，因而省略了对它的描述。控制器3200可以被配置为响应于外部请求控制存储介质3100。
图15是示出根据本发明构思的示例实施例的在图14中的控制器的框图。参考图15，根据本发明构思的示例实施例的控制器3200可以包括第一接口3210、第二接口3220、处理单元3230、缓冲器3240、ECC单元3250和ROM 3260。
第一接口3210可以被配置为与外部设备(或者，主机)接口。第二接口3220可以被配置为与图14中所示的存储介质3100接口。例如，处理单元3230——例如CPU——可以被配置为操作例如快闪转换层(FTL)的固件。缓冲器3240可以被用于临时存储经由第一接口3210从外部设备传递的数据。缓冲器3240可以被用于临时存储经由第二接口3220从存储介质3100传递的数据。ECC单元3250可以被配置为对要在存储介质3100中存储的数据进行编码以及对从存储介质3100中读取出的数据进行解码。
图16是示出利用根据本发明构思的示例实施例的非易失性存储设备的固态驱动的框图。
参考图16，固态驱动(SSD)4000可以包括存储介质4100和控制器4200。存储介质4100经由多个通道与控制器4200相连，每个通道与多个非易失性存储器共同相连。每个非易失性存储设备可以由图10中所描述的存储器构成。控制器4200可以被配置为控制存储介质4100。
图17是示出利用图16中的固态驱动的存储器的框图，而图18是示出利用图16中的固态驱动的存储服务器的框图。
根据本发明构思的示例实施例的SSD 4000可以被用于形成存储器。如图17中所示，存储器包括被配置为与图16中所述的相同的多个固态驱动4000。根据本发明构思的示例实施例的SSD 4000被用于配置存储服务器。如图18中所示，存储服务器包括被配置为与图16中所述的相同的多个固态驱动4000以及服务器4000A。进一步，很容易理解在存储服务器中提供众所周知的RAID控制器4000B。
图19到图21是示出应用根据本发明构思的示例实施例的数据存储设备的***的图形。
在包含根据本发明构思的示例实施例的数据存储器件的固态驱动被应用于存储器的情况中，如图19中所示，***6000包括通过有线或无线方式与主机进行通信的存储器6100。在包含根据本发明构思的示例实施例的数据存储设备的固态驱动被应用于存储服务器的情况中，如图20中所示，***7000包括以有线或无线方式与主机进行通信的存储服务器7100和7200。进一步，如图21中所示，包含根据本发明构思示例的实施例的数据存储设备的固态驱动可以被应用于邮件服务器8100。
图22到图26是示出应用根据本发明构思的示例实施例的数据存储设备的其它***的图形。
图22是说明根据本发明构思的示例实施例的蜂窝电话***的框图。
参考图22，蜂窝电话***可以包括：ADPCM编解码电路9202，用于压缩语音和对压缩语音进行解压缩；扬声器9203；麦克风9204；TDMA电路9206，用于时分复用数字数据；PLL电路9210，被配置为设置射频信号的载波频率；RF电路9211，被配置为发送和接收射频信号；等等。
进一步，所述蜂窝电话***可以包括各种类型的存储器，例如，非易失性存储设备9207、ROM 9208以及SRAM 9209。非易失性存储设备9207可以由根据本发明构思的实施例的非易失性存储设备组成。ROM 9208可以被用于存储程序，而SRAM 9209可以被用作***控制微计算机9212的工作区域，和/或被用于临时存储数据。这里，***控制微计算机9212是被配置为控制非易失性存储设备9207的写和读取操作的处理器。
图23是说明根据本发明构思的实施例的存储卡的框图。例如，存储卡可以是MMC卡、SD卡、多用途卡、微SD卡、存储棒、小SD卡、ID卡、PCMCIA卡、SSD卡、芯片卡、智能卡、USB卡等。
参考图23，存储卡可以包括：接口电路9221，用于与外部设备接口；控制器9222，包含缓冲存储器，并且控制存储卡的操作；以及根据本发明构思的实施例的至少一个非易失性存储设备9207。控制器9222可以是处理器，被配置为控制非易失性存储设备9207的写和读取操作。特别地，控制器9222可以经由数据总线和地址总线与非易失性存储设备9207和接口电路9221相连接。
图24是说明根据本发明构思的示例实施例的数字静止照相机的框图。
参考图24，数字静止照相机可以包括机体9301、槽9302、镜头9303、显示电路9308、快门按钮9312、闪光灯9318等等。特别地，存储卡9331可以被***到槽9308中，并且包括根据本发明构思的实施例的至少一个非易失性存储设备9207。
如果存储卡9331是接触型的，则当其被***槽9308中时，在电路板上的电子电路可以与存储卡9331电接触。在存储卡9331为非接触型的情况中，在电路板上的电路可以以射频方式与存储卡9331进行通信。
图25是应用图23中的存储卡的各种***的图形。
参考图25，存储卡9331可以被应用于(a)摄像机、(b)电视机、(c)音频设备、(d)游戏机、(e)电子音乐设备、(f)蜂窝电话机、(g)计算机、(h)个人数字助手(PDA)、(i)录音机、(j)PC卡，等等。
图26是说明根据本发明构思的示例实施例的图像传感器***的框图。
参考图26，图像传感器***可以包括图像传感器9332、输入/输出设备9336、RAM 9348、CPU 9344以及根据本发明构思的实施例的非易失性存储设备9354。图26中的元件可以经由总线9352彼此通信。图像传感器9332可以包括照片读出设备，例如，光栅(photo-gate)、光电二极管等。图26中的元件可以由与处理器一起或独立于存储器的单芯片组成。
以上所公开的题目材料被认为是说明性的。而不是限制性的，并且所附权利要求意图覆盖落入真实精神和范围内的所有这种修改、改进和其他实施例。于是，在法律所允许的最大范围内，所述范围由以下权利要求及其等价物的最宽可允许解释来确定，并且不应当被前面的详细描述所限定或限制。

Claims (27)

1.一种用于读取非易失性存储单元阵列中的存储单元的方法，所述方法包括：
接收读取在与第一字线相关联的第一存储单元中所存储的数据的请求；
响应于该请求，对与第二字线相关联的至少一个存储单元执行第一读取操作，所述第二字线按照字线编程顺序跟在第一字线之后，并且在第一时间段执行第一读取操作；
基于来自第一读取操作的输出对第一存储单元执行第二读取操作，执行第二读取操作一第二时间段，第一时间段和第二时间段是不同的。
2.如权利要求1所述的方法，其中，第一时间段短于第二时间段。
3.如权利要求2所述的方法，其中，在第一读取操作期间的读出操作的持续时间小于在第二读取操作期间的读出操作的持续时间。
4.如权利要求1所述的方法，其中，
执行第一读取操作读取与第二字线相关联的标志存储单元，如果与第二字线相关联的至少一个存储单元被编程则所述标志单元被编程；以及
如果来自第一读取操作的输出指示没有与第二字线相关联的存储单元被编程，则执行第二读取操作利用第一组读取电压来读取第一存储单元。
5.如权利要求4所述的方法，进一步包括：
如果来自第一读取操作的输出指示与第二字线相关联的至少一个存储单元已经被编程，则对与第一存储单元相对应的第二字线的存储单元执行第三读取操作；以及其中
第二读取操作基于相应存储单元的编程状态读取第一存储单元。
6.如权利要求5所述的方法，其中，第二读取操作基于相应存储单元的编程状态，利用第一组读取电压和第二组读取电压之一读取第一存储单元，第二组读取电压的每一个高于第一组读取电压中的相应电压。
7.如权利要求6所述的方法，其中，如果相应存储单元的编程状态指示第一存储单元不被耦合到相应存储单元，则第二读取操作利用第一组读取电压读取第一存储单元，而如果相应存储单元的编程状态指示第一存储单元被耦合到相应存储单元，则第二读取操作利用第二组读取电压读取第一存储单元。
8.如权利要求1所述的方法，其中，执行第一读取操作读取与第一存储单元相对应的第二字线的存储单元。
9.如权利要求8所述的方法，其中，第二读取操作基于相应存储单元的状态，利用第一组读取电压和第二组读取电压之一读取第一存储单元，第二组读取电压的每一个高于第一组读取电压中的相应电压。
10.如权利要求9所述的方法，其中，
如果以下之一则第二读取操作利用第一组读取电压读取第一存储单元：(1)相应存储单元处于擦除状态，和(2)相应存储单元的编程状态指示第一存储单元没有被耦合到相应存储单元；以及
如果相应存储单元的编程状态指示第一存储单元被耦合到相应存储单元，则第二读取操作利用第二组读取电压读取第一存储单元。
11.一种用于读取在非易失性存储单元阵列中的存储单元的方法，所述方法包括：
接收读取在与第一字线相关联的第一存储单元中所存储的数据的请求；
确定与第二字线相关联的至少一个存储单元是否已经被编程，所述第二字线按照字线编程顺序跟在第一字线之后；
如果确定步骤确定与第二字线相关联的至少一个存储单元已经被编程，则对与第一存储单元相对应的第二字线的存储单元执行第一读取操作，在第一时间段执行第一读取操作；
基于以下中的至少之一对第一存储单元执行第二读取操作：(1)确定步骤是否确定与第二字线相关联的至少一个存储单元已经被编程，和(2)来自第一读取操作的输出，
执行第二读取操作一与第一时间段不同的第二时间段。
12.如权利要求11所述的方法，其中，所述确定步骤包括：
读取与第二字线相关联的标志存储单元，如果与第二字线相关联的至少一个存储单元被编程则标志存储单元被编程。
13.如权利要求11所述的方法，其中，所述确定步骤包括：
访问映射，所述映射指示哪个字线已经具有至少一个存储单元被编程。
14.如权利要求11所述的方法，进一步包括：
接收伴随关于第一读取操作的读取命令的关于第二读取操作的读取命令。
15.如权利要求11所述的方法，其中，在第一读取操作期间的读出操作的持续时间小于在第二读取操作期间的读出操作的持续时间。
16.一种用于读取非易失性存储单元阵列中的存储单元的方法，所述方法包括：
响应于读取在与第一字线相关联的第一存储单元中所存储的数据的请求而访问映射，所述映射指示哪个字线已经具有至少一个存储单元被编程；以及
如果所述访问指示在第二字线中的至少一个存储单元已经被编程，则触发第一读取操作和第二读取操作，第一读取操作读取在与第一存储单元相对应的第二字线中的至少一个存储单元，第二字线按照字线编程顺序跟在第一字线之后，且第二读取操作基于来自第一读取操作的输出读取第一存储单元。
17.如权利要求16所述的方法，其中，所述触发包括：
发送命令结构给存储设备，用于指示执行第一读取操作和第二读取操作。
18.如权利要求17所述的方法，进一步包括：
如果所述访问指示与第二字线相关联的至少一个存储单元还没有被编程，则发送命令结构给存储设备，用于指示执行第三读取操作，所述第三读取操作读取第一存储单元。
19.如权利要求18所述的方法，其中，第一读取操作被执行一短于第二读取操作和第三读取操作的时间段。
20.如权利要求19所述的方法，其中，在第一读取操作期间的读出操作的持续时间小于在第二读取操作和第三读取操作期间的读出操作的持续时间。
21.如权利要求16所述的方法，其中，基于来自第一读取操作的输出，执行第二读取操作一时间段。
22.如权利要求21所述的方法，其中，如果第一读取操作指示第一存储单元被耦合，则第一读取操作被执行一等于第二读取操作的时间段，且如果第一读取操作指示第一存储单元没有被耦合，则第一读取操作被执行一小于第二读取操作的时间段。
23.如权利要求22所述的方法，其中，如果第一读取操作指示第一存储单元没有被耦合，则在第一读取操作期间的读出操作的持续时间小于在第二读取操作期间的读出操作的持续时间。
24.一种非易失性存储设备，包括：
非易失性存储单元阵列，按照通过字线耦接的行和通过位线耦接的列来排列；
控制逻辑，被配置为接收读取在与第一字线相关联的第一存储单元中所存储的数据的请求，所述控制逻辑被配置为响应于该请求对与第二字线相关联的至少一个存储单元执行第一读取操作，所述第二字线按照字线编程顺序跟在第一字线之后，且在第一时间段执行所述第一读取操作；以及
所述控制逻辑被配置为基于来自第一读取操作的输出对第一存储单元执行第二读取操作，执行第二读取操作一第二时间段，如果通过执行第一读取操作的输出指示第一存储单元没有被耦合，则第一时间段短于第二时间段。
25.一种电子设备，包括：
权利要求24的存储设备；以及
处理器，处理来自第二读取操作的输出。
26.一种存储卡，包括：
卡接口；以及
控制器，用于控制在卡接口和权利要求24的存储设备之间的数据交换。
27.一种数据存储设备，包括：
多个存储模块，包括RAID阵列，并且每个包括至少一个存储设备和用于控制相关联的至少一个存储设备的操作的存储控制器；以及
RAID控制器，用于控制多个模块的操作，其中，存储设备的每一个是权利要求24的存储设备。
CN201110380017.0A 2010-11-25 2011-11-25 非易失性存储器件及其读取方法 Active CN102479551B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0117947 2010-11-25
KR1020100117947A KR101774471B1 (ko) 2010-11-25 2010-11-25 불 휘발성 메모리 장치 및 그것의 읽기 방법

Publications (2)

Publication Number Publication Date
CN102479551A true CN102479551A (zh) 2012-05-30
CN102479551B CN102479551B (zh) 2016-04-27

Family

ID=46083105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110380017.0A Active CN102479551B (zh) 2010-11-25 2011-11-25 非易失性存储器件及其读取方法

Country Status (5)

Country Link
US (2) US8537621B2 (zh)
JP (1) JP2012113811A (zh)
KR (1) KR101774471B1 (zh)
CN (1) CN102479551B (zh)
DE (1) DE102011087102A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903387A (zh) * 2012-09-27 2013-01-30 上海宏力半导体制造有限公司 存储阵列装置及其减小读电流的方法
CN103714846A (zh) * 2012-09-28 2014-04-09 爱思开海力士有限公司 半导体器件及其操作方法
CN104051015A (zh) * 2013-03-14 2014-09-17 旺宏电子股份有限公司 具有存储器的集成电路及其操作方法
CN105632558A (zh) * 2014-11-24 2016-06-01 三星电子株式会社 包括多电平单元的存储器件及其操作方法
CN106340320A (zh) * 2015-07-15 2017-01-18 中国科学院微电子研究所 一种存储器读取方法及读取***
CN107025937A (zh) * 2016-01-29 2017-08-08 旺宏电子股份有限公司 存储器的读取方法与存储器装置
CN107871522A (zh) * 2016-09-23 2018-04-03 三星电子株式会社 在存储设备中读取数据的方法及非易失性存储设备
CN112614531A (zh) * 2021-01-06 2021-04-06 长江存储科技有限责任公司 3d存储器件及其读取方法
CN114267399A (zh) * 2020-09-16 2022-04-01 爱思开海力士有限公司 存储器设备及其操作方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101774471B1 (ko) * 2010-11-25 2017-09-05 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 읽기 방법
KR101772951B1 (ko) 2011-03-10 2017-09-13 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 읽기 방법
US8797966B2 (en) 2011-09-23 2014-08-05 Ofinno Technologies, Llc Channel state information transmission
KR101878455B1 (ko) * 2011-11-18 2018-07-16 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법 및 구동 방법
US8848673B2 (en) 2011-12-19 2014-09-30 Ofinno Technologies, Llc Beam information exchange between base stations
US9135972B2 (en) * 2013-02-20 2015-09-15 Apple Inc. Readout of interfering memory cells using estimated interference to other memory cells
US9430328B2 (en) * 2014-01-24 2016-08-30 Stmicroelectronics S.R.L. Error correction in memory devices by multiple readings with different references
US8988946B1 (en) * 2014-07-07 2015-03-24 Sandisk Technologies Inc. Selective sense amplifier enablement
KR102238579B1 (ko) * 2014-08-06 2021-04-09 삼성전자주식회사 메모리 장치의 프로그램 방법
US9564205B2 (en) * 2014-11-13 2017-02-07 Winbond Electronics Corp. Memory apparatus and method for accessing memory
KR102320955B1 (ko) * 2015-02-02 2021-11-05 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 읽기 방법
KR102377453B1 (ko) * 2015-11-05 2022-03-23 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 동작 방법
KR102524923B1 (ko) * 2018-06-20 2023-04-26 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US10685722B1 (en) * 2019-01-24 2020-06-16 Western Digital Technologies, Inc. Method and system for improving performance of a storage device using asynchronous independent plane read functionality
WO2021035562A1 (en) * 2019-08-28 2021-03-04 Yangtze Memory Technologies Co., Ltd. Method of programming in flash memory devices
KR20210155432A (ko) * 2020-06-15 2021-12-23 삼성전자주식회사 불휘발성 메모리 장치, 및 그것의 동작 방법
KR20220020451A (ko) 2020-08-11 2022-02-21 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 읽기 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060221714A1 (en) * 2005-04-05 2006-10-05 Yan Li Read operation for non-volatile storage that includes compensation for coupling
US20080285341A1 (en) * 2007-05-16 2008-11-20 Micron Technology, Inc. Reading non-volatile multilevel memory cells
CN101361138A (zh) * 2005-12-16 2009-02-04 桑迪士克股份有限公司 以对非选定字线的高效控制来读取非易失性存储器
CN101796494A (zh) * 2007-09-04 2010-08-04 美光科技公司 可缩放且可维护的固态驱动器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3058743B2 (ja) * 1992-01-21 2000-07-04 株式会社日立製作所 ディスクアレイ制御装置
KR100332950B1 (ko) * 1998-04-10 2002-08-21 삼성전자 주식회사 단일비트동작모드와다중비트동작모드를갖는불휘발성반도체메모리장치및그것의기입/독출방법
US6493825B1 (en) * 1998-06-29 2002-12-10 Emc Corporation Authentication of a host processor requesting service in a data processing network
US6421711B1 (en) * 1998-06-29 2002-07-16 Emc Corporation Virtual ports for data transferring of a data storage system
US6665743B2 (en) * 2001-04-18 2003-12-16 International Business Machines Corporation Method, system, and program for initializing a storage space
JP4901048B2 (ja) 2001-06-28 2012-03-21 三星電子株式会社 浮遊トラップ型不揮発性メモリ素子
US20060180851A1 (en) 2001-06-28 2006-08-17 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of operating the same
US7253467B2 (en) 2001-06-28 2007-08-07 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory devices
KR100966895B1 (ko) * 2004-01-06 2010-06-30 삼성전자주식회사 불휘발성 메모리의 테스트 장치 및 방법
US7196946B2 (en) 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling in non-volatile storage
US7196928B2 (en) 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling during read operations of non-volatile memory
US7193898B2 (en) 2005-06-20 2007-03-20 Sandisk Corporation Compensation currents in non-volatile memory read operations
JP4728726B2 (ja) 2005-07-25 2011-07-20 株式会社東芝 半導体記憶装置
KR100726257B1 (ko) 2005-09-23 2007-06-08 삼성전자주식회사 이동통신 단말기 및 그 ｓｍｓ 메시지 처리방법
KR100673020B1 (ko) 2005-12-20 2007-01-24 삼성전자주식회사 전계효과 소오스/드레인 영역을 가지는 반도체 장치
US7436733B2 (en) 2006-03-03 2008-10-14 Sandisk Corporation System for performing read operation on non-volatile storage with compensation for coupling
KR100706816B1 (ko) * 2006-03-10 2007-04-12 삼성전자주식회사 프로그램 속도를 향상시킬 수 있는 불휘발성 메모리 장치및 그것의 프로그램 방법
KR100764738B1 (ko) 2006-04-06 2007-10-09 삼성전자주식회사 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템
KR101774471B1 (ko) * 2010-11-25 2017-09-05 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 읽기 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060221714A1 (en) * 2005-04-05 2006-10-05 Yan Li Read operation for non-volatile storage that includes compensation for coupling
CN101361138A (zh) * 2005-12-16 2009-02-04 桑迪士克股份有限公司 以对非选定字线的高效控制来读取非易失性存储器
US20080285341A1 (en) * 2007-05-16 2008-11-20 Micron Technology, Inc. Reading non-volatile multilevel memory cells
CN101796494A (zh) * 2007-09-04 2010-08-04 美光科技公司 可缩放且可维护的固态驱动器

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903387A (zh) * 2012-09-27 2013-01-30 上海宏力半导体制造有限公司 存储阵列装置及其减小读电流的方法
CN103714846B (zh) * 2012-09-28 2017-08-25 爱思开海力士有限公司 半导体器件及***
CN103714846A (zh) * 2012-09-28 2014-04-09 爱思开海力士有限公司 半导体器件及其操作方法
CN104051015A (zh) * 2013-03-14 2014-09-17 旺宏电子股份有限公司 具有存储器的集成电路及其操作方法
CN104051015B (zh) * 2013-03-14 2017-10-03 旺宏电子股份有限公司 具有存储器的集成电路及其操作方法
CN105632558A (zh) * 2014-11-24 2016-06-01 三星电子株式会社 包括多电平单元的存储器件及其操作方法
CN105632558B (zh) * 2014-11-24 2021-01-12 三星电子株式会社 包括多电平单元的存储器件及其操作方法
CN106340320A (zh) * 2015-07-15 2017-01-18 中国科学院微电子研究所 一种存储器读取方法及读取***
CN106340320B (zh) * 2015-07-15 2019-06-21 中国科学院微电子研究所 一种存储器读取方法及读取***
CN107025937A (zh) * 2016-01-29 2017-08-08 旺宏电子股份有限公司 存储器的读取方法与存储器装置
CN107025937B (zh) * 2016-01-29 2020-06-16 旺宏电子股份有限公司 存储器的读取方法与存储器装置
CN107871522A (zh) * 2016-09-23 2018-04-03 三星电子株式会社 在存储设备中读取数据的方法及非易失性存储设备
CN107871522B (zh) * 2016-09-23 2023-06-20 三星电子株式会社 在存储设备中读取数据的方法及非易失性存储设备
CN114267399A (zh) * 2020-09-16 2022-04-01 爱思开海力士有限公司 存储器设备及其操作方法
CN112614531A (zh) * 2021-01-06 2021-04-06 长江存储科技有限责任公司 3d存储器件及其读取方法

Also Published As

Publication number Publication date
JP2012113811A (ja) 2012-06-14
US8537621B2 (en) 2013-09-17
KR20120056422A (ko) 2012-06-04
US20140010021A1 (en) 2014-01-09
CN102479551B (zh) 2016-04-27
US8717822B2 (en) 2014-05-06
DE102011087102A1 (de) 2012-06-06
KR101774471B1 (ko) 2017-09-05
US20120137067A1 (en) 2012-05-31

Similar Documents

Publication Publication Date Title
CN102479551B (zh) 非易失性存储器件及其读取方法
US8462552B2 (en) Use of emerging non-volatile memory elements with flash memory
JP6218437B2 (ja) 不揮発性メモリ装置のプログラム方法及びそれのメモリシステム
US8665643B2 (en) Non-volatile memory device and read method thereof
US7768828B2 (en) Flash memory device capable of storing multi-bit data and single-bit data
KR100894809B1 (ko) 메모리 시스템 및 그것의 프로그램 방법
US8990483B2 (en) Nonvolatile memory device, memory system, and program method therof
US7596021B2 (en) Memory system including MLC flash memory
US20080172520A1 (en) Nonvolatile memory devices including multiple user-selectable program modes and related methods of operation
US20080172521A1 (en) Memory System Determining Storage Mode According to Host Provided Data Information
CN102290105A (zh) 具有多位存储器件的数据存储***及其操作方法
CN104036825A (zh) 存储器控制器和包括存储器控制器的存储器***
KR20140092027A (ko) 메모리 시스템의 동작 방법 및 메모리 시스템
CN101847443A (zh) 非易失性存储器器件和相关的编程方法
US9384839B2 (en) Write sequence providing write abort protection
KR20170099431A (ko) 비휘발성 메모리 장치
CN102682848A (zh) 存储器装置、存储器卡、固态驱动器、***及其操作方法
CN109727628A (zh) 块读取计数电压调整
KR20220060572A (ko) 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 갖는 저장 장치, 및 그것의 리드 방법
US20170177494A1 (en) Data processing system and operation method thereof
US12040020B2 (en) Memory device, method of operating the same, and method of operating storage device including the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant