CN102456724B - 栅极结构及其制造方法 - Google Patents

Abstract

一种栅极结构，包括：依次位于衬底上的栅氧化层、栅极、第一隔离层、位于第一隔离层上的多层隔离层，所述多层隔离层中任一隔离层间均设置有中间层。相应地，本发明还提供一种栅极结构的制造方法，包括：提供衬底，在衬底上依次形成栅氧化层、栅极；在栅极上形成第一隔离层；在第一隔离层上形成任一隔离层间设置有中间层的多层隔离层。其中多层隔离层中，每层的厚度较薄，可避免明显的电荷累积效应，从而可以降低栅氧化层漏电流。相应地，本发明提供的栅极结构制造方法中，所述制造方法的工艺步骤较为简单，制造成本较低。

Description

栅极结构及其制造方法

技术领域

本发明涉及半导体制造领域，尤其设计一种栅极结构及其制造方法。

背景技术

晶体管是半导体领域中最常见的器件之一，晶体管中通常会包括一栅极结构。

在公开号为CN101202221A的中国专利申请中公开了一种栅极结构，参考图1，示出了所述专利申请中栅极结构一实施例的示意图。所述栅极结构包括：半导体衬底10，位于半导体衬底10上的栅氧化层14，位于栅氧化层14上的栅极13以及位于栅极13上的隔离层18。其中栅极13为金属，所述隔离层18用于防止金属扩散，通常隔离层18采用高介电常数的介质材料，例如氮化硅。

但是高介电常数使隔离层18具有较高的寄生电容，会影响半导体器件的电学特性，例如，造成RC延迟较为严重。

现有技术发展了一种改进的栅极结构，参考图2示出了现有技术中改进的栅极结构一实施例的示意图。所述栅极结构包括：衬底20，位于衬底20上的栅氧化层24，位于栅氧化层24上的栅极23，以及位于栅极23上的隔离层，其中隔离层为双隔离层结构，具体地，包括位于栅极23上的第一隔离层28、位于第一隔离层28上的第二隔离层29。

所述第一隔离层28可以起到防止金属扩散的作用，所述第二隔离层29采用比第一隔离层28低介电常数的电介质材料，这样隔离层的介电常数位于第一隔离层28的介电常数和第二隔离层29的介电常数之间，可以避免较高的介电常数影响电子器件的电学特性。

为了得到远小于第一隔离层介电常数的等效介电常数，需采用较厚的第二隔离层，然而，较厚的第二隔离层的表面会有电荷累积效应，从而使第二隔离层的上表面电荷分布不均，具体地，位于第二隔离层上表面中心区域的电荷小于位于周边区域的电荷，那么位于第二隔离层上表面中心区域的电势小于位于周边区域的电势，从而产生电势差，所述电势差会使位于栅极下方的栅氧化层中产生较大的漏电流。

发明内容

本发明解决的问题是提供一种栅极结构及其制造方法，减少栅氧化层的漏电流。为解决上述问题，本发明提供一种栅极结构，包括：依次位于衬底上的栅氧化层、栅极、第一隔离层、位于第一隔离层上的多层隔离层，所述多层隔离层中任一隔离层间均设置有中间层。

较佳地，所述中间层的介电常数大于其所隔离的隔离层的介电常数。

较佳地，所述多层隔离层包括：依次位于第一隔离层上的第二隔离层、中间层、第三隔离层。

较佳地，所述中间层的介电常数大于第二隔离层的介电常数，且所述中间层的介电常数大于第三隔离层的介电常数。

较佳地，所述第三隔离层和第二隔离层的材料相同。

较佳地，所述中间层和第一隔离层的材料相同。

较佳地，所述第三隔离层和第二隔离层为掺氮的碳化硅，介电常数为3.7～3.9。

较佳地，所述中间层和第一隔离层为氮化硅，介电常数为4.9～5.1。

较佳地，所述多层隔离层包括：依次位于第一隔离层上的第二隔离层、第一中间层、第三隔离层、第二中间层、第四隔离层。

较佳的，第一隔离层的厚度为第二隔离层的厚度为中间层的厚度为第三隔离层的厚度为

相应地，本发明还提供一种栅极结构的制造方法，包括：提供衬底，在衬底上依次形成栅氧化层、栅极；在栅极上形成第一隔离层；在第一隔离层上形成任一隔离层间设置有中间层的多层隔离层。

较佳地，所述栅氧化层、栅极、第一隔离层、多层隔离层通过PECVD形成。

较佳地，所述在第一隔离层上形成任一隔离层间设置有中间层的多层隔离层的步骤包括：在第一隔离层上依次形成第二隔离层、中间层、第三隔离层。

较佳地，所述第三隔离层和第二隔离层为掺氮的碳化硅，介电常数为3.7～3.9。

较佳地，所述中间层和第一隔离层为氮化硅，介电常数为4.9～5.1。

较佳地，所述在第一隔离层上形成任一隔离层间设置有中间层的多层隔离层的步骤包括：在第一隔离层上依次形成第二隔离层、第一中间层、第三隔离层、第二中间层、第四隔离层。

与现有技术相比，本发明具有以下优点：

1.栅极结构中，所述多层隔离层中任一隔离层间均设置有中间层，因此每层隔离层的厚度较薄，可避免明显的电荷累积效应，从而可以降低栅氧化层漏电流。

2.栅极结构中，第三隔离层和第二隔离层的材料相同；所述中间层和第一隔离层的材料相同，无需增加其他材料或工艺步骤，制造成本较低。

附图说明

图1是现有技术栅极结构一实施例的示意图；

图2是现有技术栅极结构另一实施例的示意图；

图3是本发明栅极结构一实施例的示意图；

图4是本发明栅极结构制造方法一实施方式的流程示意图；

图5至图9示出了本发明栅极结构制造方法一实施例形成的栅极结构的侧面示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

正如背景技术部分所述，现有技术中栅极结构中的隔离层上表面的中心区域的电荷小于位于周边区域的电荷，那么位于隔离层上表面中心区域的电势小于位于周边区域的电势，从而产生电势差，所述电势差会导致较大的栅氧化层漏电流的产生。

发明人发现主要第二隔离层的电荷累积效应使隔离层的表面积累了大量电荷，而且，第二隔离层的厚度越大，电荷累积效应越为明显。

针对上述问题，本发明的发明人提供了一种栅极结构，通过中间层将第二隔离层分为至少两层，第二隔离层和第一隔离层可使隔离层具有合适的介电常数，同时由于第二隔离层分为至少两层，那么所述两层结构的总厚度与第二隔离层厚度相同，那么每一分层的厚度减小，厚度减小的第二隔离层表面电荷累积效应减弱，位于隔离层上表面中心区域的电荷即使小于位于周边区域的电荷，但是隔离层上表面中心区域的电势与周边区域的电势差较小，所述较小的电势差使位于栅极下方的栅氧化层中产生的漏电流较小。

参考图3，示出了本发明栅极结构一实施例的示意图。所述栅极结构包括：衬底101、位于衬底101上的栅氧化层102，位于栅氧化层102上的栅极103，以及位于栅极103上的隔离层，所述隔离层包括位于栅极103上的第一隔离层104、位于第一隔离层104上的第二隔离层105、位于第二隔离层105上的中间层106、位于中间层106上的第三隔离层107，其中，

栅氧化层102为二氧化硅，栅极103的材料为铜。

第一隔离层104为氮化硅，其介电常数为4.9～5.1，厚度为通常采用等离子体化学气相沉积(PECVD，Plasma Enhanced Chemical VapourDeposition)的方法形成氮化硅，所述氮化硅可以有效阻挡用于栅极金属的铜的扩散。

第二隔离层105为掺氮的高碳含量的碳化硅，其介电常数为3.7～3.9，小于第一隔离层104的介电常数，所述第二隔离层105的厚度为通常采用PECVD的方法形成掺氮的高碳含量的碳化硅。

中间层106的材料与第一隔离层104的材料相同，所述中间层106为氮化硅，厚度为同样采用PECVD的方法形成。

第三隔离层107与第二隔离层105的材料相同，均为掺氮的高碳含量的碳化硅，其介电常数为3.7～3.9，厚度为

在本实施例中，所述第一隔离层104可以有效地防止栅极金属的扩散，第一隔离层104、第二隔离层105、中间层106和第三隔离层107的等效介电常数为4.0～4.2，该介电常数小于第一隔离层104的介电常数，可以避免产生较大的等效电容，从而避免有较大的RC延迟。

本实施例中，所述中间层106采用较为致密电荷在氮化硅，相对第二隔离层105和第三隔离层107而言，碳含量较低；中间层106的介电常数较大，且表面缺陷较少，可以减小电荷累积效应。而中间层106将图2所示的第二隔离层分为两层(本实施例中的第二隔离层105和第三隔离层107)，其中本实施例中，第三隔离层107的厚度为相对图2所示的第二隔离层而言，厚度较薄，可以减小电荷累积效应，从而减小第三隔离层107表面的中心区域和周边区域的电荷分布不均的现象，虽然中心区域和周边区域的电荷分布仍然产生一定的电势差，但是所述电势差较小，从而减小栅氧化层漏电流，使栅氧化层中的漏电流在可允许的范围内。

需要说明的是，本实施例中，中间层106的材料与第一隔离层104的材料相同，但是本发明并不限制于此，所述中间层106还可以是与第一隔离层104的材料不同的其他介电常数大于第二隔离层105的介电材料，只是本实施例中，中间层106的材料与第一隔离层104的材料相同，无需再增加其他材料也无需采用其他的制造工艺，从而减小了制造成本。

还需要说明的是，本实施例中，中间层106将图2所示的第二隔离层分为两层，本发明并不限制于此，还可以设置第一中间层、第二中间层将图2所示的第二隔离层分为三层，但是，第二隔离层分层的数量增加会增加栅极结构的复杂度，也会增加制造栅极结构的工艺步骤，从而使制造工艺较为复杂。

本领域技术人员可以根据栅氧化层漏电流的设计规格值，计算出隔离层的等效介电常数，同时结合考虑电介质的不同介电常数，选择适当的第二隔离层的分层数目，从而在较为简单的制造工艺中获得栅氧化层漏电流符合设计规格的栅极结构。

相应地，本发明还提供一种栅极结构的制造方法，参考图4，示出了本发明栅极结构制造方法一实施方式的流程示意图。包括：

步骤s1，提供衬底，并在衬底上依次形成栅氧化层、栅极；

步骤s2，在栅极上形成第一隔离层；

步骤s3，在第一隔离层上形成第二隔离层；

步骤s4，在第二隔离层上形成中间层；

步骤s5，在中间层上形成第三隔离层。

参考图5至图9示出了本发明栅极结构制造方法一实施例形成的栅极结构的侧面示意图。

参考图5，执行步骤s1，较佳地，所述衬底201是硅晶圆或SOI(Silicon-On-Insulator，绝缘体上硅)；所述栅氧化层202的材料为二氧化硅，所述栅极203的材料为铜。

参考图6，执行步骤s2，在栅极203上形成第一隔离层204，具体地，所述第一隔离层204的材料为氮化硅，通过PECVD形成所述氮化硅，介电常数为4.9～5.1，厚度为

参考图7，执行步骤s3，在第一隔离层204上形成第二隔离层205，所述第二隔离层205为介电常数小于第一隔离层204的介质材料，例如，第二隔离层为掺氮的碳化硅，具体地，在PECVD形成掺氮的碳化硅的过程中，向PECVD的设备中通入三甲基硅烷的同时还通入乙烯作为反应气体，从而形成掺氮的高碳含量的碳化硅，所述掺氮的高碳含量的碳化硅的介电常数较低，具体地，为3.7～3.9，厚度为

参考图8，执行步骤s4，在第二隔离层205上形成与第一个隔离层204材料相同的中间层206，具体地，通过PECVD的方法形成厚度为的氮化硅，用作中间层206，所述氮化硅的介电常数较大为4.9～5.1，所述氮化硅较为致密，表面缺陷较少，可以减小电荷累积效应。

参考图9，执行步骤s5，在中间层206上形成与第二隔离层205材料相同的第三隔离层207，具体地，第三隔离层207的材料也为掺氮的高碳含量的碳化硅，通过PECVD的方法形成所述第三隔离层207，所述第三隔离层207的厚度为介电常数为3.7～3.9。

至此完成了栅极结构的制造过程。

需要说明的是，在上述本发明栅极结构制造方法的实施例中，中间层的材料和第一隔离层的材料相同，但是本发明并不限制于此，中间层的材料和第一隔离层的材料可以不同，只要中间层表面缺陷较少，可以减小电荷累积效应即可，本领域技术人员可以根据上述实施例对本发明进行替换、修改和变形。而在图4所示的本发明提供的栅极结构的制造方法的实施例中，第三隔离层与第二隔离层的材料相同，中间层的材料和第一隔离层的材料相同，无需再增加其他材料也无需采用其他的制造工艺，从而减小了制造成本。

需要说明的是，在上述本发明栅极结构制造方法的实施例中，在第一隔离层上依次形成第二隔离层、中间层、第三隔离层，但是本发明并不限制与此，还可以在第一隔离层上依次形成第二隔离层、第一中间层、第三隔离层、第二中间层、第四隔离层。综上，本发明提供一种栅极结构，所述栅极结构中隔离层至少为四层结构，每层的厚度较薄，可避免明显的电荷累积效应，从而可以降低栅氧化层漏电流。相应地，本发明还提供一种栅极结构的制造方法，所述制造方法的工艺步骤较为简单，制造成本较低。

应该理解，此处的例子和实施例仅是示例性的，本领域技术人员可以在不背离本申请和所附权利要求所限定的本发明的精神和范围的情况下，做出各种修改和更正。

Claims (4)

1.一种栅极结构，其特征在于，包括：依次位于衬底上的栅氧化层、栅极、第一隔离层、位于第一隔离层上的多层隔离层，所述多层隔离层中任一隔离层与相邻的隔离层间均设置有中间层；所述中间层的介电常数大于其所隔离的隔离层的介电常数，所述多层隔离层包括：依次位于第一隔离层上的第二隔离层、第一中间层、第三隔离层、第二中间层、第四隔离层，所述多层隔离层与所述第一隔离层之间未设置中间层。

2.如权利要求1所述的栅极结构，其特征在于，所述第一中间层的介电常数大于第二隔离层的介电常数，且所述第一中间层的介电常数大于第三隔离层的介电常数。

3.一种栅极结构的制造方法，其特征在于，所述栅极结构包括：依次位于衬底上的栅氧化层、栅极、第一隔离层、位于第一隔离层上的多层隔离层，所述多层隔离层中任一隔离层与相邻的隔离层间均设置有中间层；所述中间层的介电常数大于其所隔离的隔离层的介电常数，所述制造方法包括：提供衬底，在衬底上依次形成栅氧化层、栅极；在栅极上形成第一隔离层；在第一隔离层上形成任一隔离层与相邻的隔离层间设置有中间层的多层隔离层；

所述在第一隔离层上形成任一隔离层间设置有中间层的多层隔离层的步骤包括：在第一隔离层上依次形成第二隔离层、第一中间层、第三隔离层、第二中间层、第四隔离层，所述多层隔离层与所述第一隔离层之间未设置中间层。

4.如权利要求3所述的制造方法，其特征在于，所述栅氧化层、栅极、第一隔离层、多层隔离层通过PECVD形成。