一种半导体器件结构及其制作方法
技术领域
本发明涉及半导体集成电路领域,特别是涉及一种具有沟槽结构的半导体器件结构,沟槽内填充外延层。本发明还涉及所述本导体器件的制作方法。
背景技术
超级结MOSFET(金属氧化物半导体场效应晶体管)因其具有超级结结构,即在半导体衬底上有交替排列的P型和N型硅外延柱层,使得该器件在截止状态下P型区和N型区的PN结产生耗尽层,从而提高器件的耐压。
超级结MOSFET器件结构的一种制造方法为:在高掺杂的半导体衬底上生长具有第一导电类型的第一硅外延层(一般为N型),在第一硅外延层上以预定距离刻蚀多个深沟槽,再将具有第二导电类型(一般为P型)的第二外延层填充在沟槽内部及顶部,最后用化学机械研磨工艺对沟槽进行平坦化。其中深沟槽填充是该流程的关键工艺。由于沟槽深度较深,一般都在30μm以上,所以在沟槽填充后,沟槽内部容易有空洞等填充缺陷。为了降低沟槽填充的难度,通常采用改变沟槽形貌的方法,即沟槽顶部宽度大,沟槽底部宽度小,这样就可以避免由于沟槽顶部过快的生长所导致的沟槽内部空洞的产生。但由此会出现另外一个问题,即用硅外延进行沟槽填充后,沟槽内部载流子分布一般是均匀的。根据超级结结构理论,相邻的单个P型柱层和N型柱层所含的载流子总量相等时,器件才能达到最高的击穿电压。对于单个第二外延柱层,由于上部宽度大于下部宽度,即上部载流子总量大于下部载流子总量;对单个第一外延柱层,上部宽度小于下部宽度,即上部载流子总量小于下部载流子总量,这样就会导致第一外延柱层和第二外延柱层的载流子在纵向分布上的不匹配,从而导致击穿电压的下降。
另一方面,深沟槽刻蚀和沟槽中的外延填充工艺难度都很大,在实际工艺中,面内的差异,如硅片边缘与硅片中心的差异一般都较大而难于减小到希望的范围,从而造成器件参数在同一硅片内的差异较大,影响产品的成品率。
更进一步的,深沟槽的外延填充工艺不但难度很大,而且效率很低,提高填充的效率并得到没有空洞的外延也是一个难点。
发明内容
本发明要解决的技术问题是提供一种半导体器件结构,能够在形成超级结器件后抑制由于电荷平衡的恶化而导致的耐压下降;为此本发明还要提供一种所述半导体器件结构的制作方法。
为解决上述技术问题,本发明的半导体器件结构,包括:生长在半导体衬底上的第一外延层;在所述第一外延层中以预定间距设置的多个沟槽;在所述沟槽内,或沟槽内和沟槽顶部生长、填充该沟槽的第二外延层;其中:所述沟槽的宽度在垂直于所述半导体衬底方向自上而下逐渐变化;所述第一外延层内的载流子浓度分布趋势与沟槽宽度的分布趋势一致;所述第一外延层的载流子浓度分布与第二外延层的载流子浓度分布一致;在平行于半导体衬底的任一截面上,所述第一外延层内的载流子总数与相邻的第二外延层的载流子总数的差值小于第一外延层内的载流子总数的20%。
所述半导体器件结构的制作方法,包括如下步骤:
步骤一、在半导体衬底上生长第一外延层;
步骤二、在所述第一外延层中以预定间距形成多个沟槽;
步骤三、在所述沟槽内,或沟槽内和沟槽顶部生长第二外延层,填充该沟槽;
步骤四、用化学机械研磨对所述沟槽表面平坦化;其中:
所述沟槽的宽度在垂直于所述半导体衬底方向自上而下逐渐变化;
预先测得所述沟槽宽度的分布趋势,使所述第一外延层内的载流子浓度分布趋势与沟槽宽度的分布趋势一致;
预先测得所述第二外延层自上而下平行于所述半导体衬底各截面上的载流子浓度分布,调整所述第一外延层的载流子浓度分布,使其与第二外延层的载流子浓度分布一致;
在平行于半导体衬底的任一截面上,所述第一外延层内的载流子总数与相邻的第二外延层的载流子总数的差值小于第一外延层内的载流子总数的20%。
所述第一外延层的厚度为1.0-100.0μm,且具有第一导电类型。
所述沟槽顶部的宽度为0.2-10.0μm,沟槽顶部间距为0.2-100μm。
所述第二外延层具有第二导电类型。
所述沟槽的宽度自上而下呈线性减小。
所述沟槽的宽度,其顶部截面呈喇叭口形,其余部分的宽度不变。
所述沟槽的宽度自上而下呈阶梯形变化,每个阶梯内的宽度可以是恒定的,也可以是变化的,但相邻两个阶梯的宽度之间是突变的。
采用本发明的器件结构及方法,通过调整所述第一外延层内的载流子浓度分布,使其恰当的匹配沟槽宽度的变化以及第二外延层的载流子浓度的变化,能够在平行于半导体衬底的任一截面上,达到所述第一外延层和第二外延层内的载流子总量的差异不大于第一外延层内的载流子总量的20%。这样就可以解决由于第二外延层生长的不均匀性而带来的面内均匀性的问题;由于第一外延层和第二外延层的载流子总量在垂直于和平行于半导体衬底上的任意位置都是相匹配的,从而可以提高器件的击穿电压。
采用本发明的方法能够获得匹配较好的P型和N型外延柱层,提高器件的击穿电压。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1-7是本发明的方法实施例一流程示意图;
图8-14是本发明的方法实施例二流程示意图;
图15-21是本发明的方法实施例三流程示意图;
图22-28是本发明的方法实施例四流程示意图;
图29是本发明的方法控制流程示意图。
具体实施方式
本发明的方法控制流程示意图可参见图29所示,通过下面各实施例能够更详细了解本发明的实施过程。
实施例1
参见图1-7所示,所述半导体器件结构的制造方法在本实施例中是采用如下方式实现的。
结合图1所示,在半导体衬底13上生长第一外延层11。该第一外延层11具有第一导电类型,如N型,厚度可以是几个微米到几十微米,如50微米。第一外延层11内的载流子浓度分布在垂直于半导体衬底13方向上从上至下逐渐降低(呈线性,如图2所示)。
结合图3所示,在所述第一外延层11中采用光刻和刻蚀,形成多个以预定距离间隔设置的多个深沟槽14。深沟槽14的深度为几个微米到几十微米,如45微米;深沟槽14的间距为几千埃到几十微米,如15微米。深沟槽14的宽度在垂直于半导体衬底13方向上从上至下逐渐减小(呈线性,如图4所示),与第一外延层11内的载流子浓度分布趋势一致。
结合图5所示,在所述沟槽14内和其顶部生长第二外延层12,用硅外延工艺填充沟槽14。
结合图6所示,用化学机械研磨的方法对沟槽14顶部进行平坦化。
结合图7所示,本器件的特征为:第一外延层的载流子浓度与沟槽的宽度变化一致,从顶部到底部线性减小。
在本实施例中,可以预先测得第二外延层12自上而下在平行于半导体衬底13上的载流子浓度分布,通过调整第一外延层11的载流子浓度分布,使第一外延层11与第二外延层12的载流子浓度分布一致,这样就可以解决由于第二外延层12生长的不均匀性而带来的面内均匀性的问题。
通过调整第一外延层11内的载流子浓度分布,使其恰当的匹配沟槽14宽度的变化以及第二外延层12的载流子浓度的变化,使得在平行于半导体衬底13的任一截面上,第一外延层11和第二外延层12内的载流子总量的差异不大于第一外延层11内的载流子总量的20%。
实施例2
参见图8-14所示。在本实施例中,所述方法是采用如下方式实现的。
结合图8所示,在半导体衬底13上生长第一外延层11。第一外延层11具有第一导电类型,如N型,厚度可以是几个微米到几十微米。第一外延层11内的载流子浓度分布在垂直于半导体衬底13方向上从上至下逐渐降低(非线性,结合图9所示),上部减小快,下部减小慢。
结合图10所示,用光刻和刻蚀在第一外延层11中刻蚀出多个深沟槽14,深沟槽14的深度为几个微米到几十微米。深沟槽14的间距为几千埃到几十微米。结合图11所示,深沟槽14宽度在垂直于半导体衬底13方向上从上到下逐渐减小,且上部减小快,下部减小慢(喇叭口形状,参见图10),与第一外延层11内的载流子浓度分布趋势一致。
结合图12所示,在所述深沟槽14内和其顶部生长第二外延层12,用硅外延工艺填充深沟槽14。
结合图13所示,最后用化学机械研磨的方法对深沟槽14顶部进行平坦化。
结合图14所示,本器件的特征为:第一外延层的载流子浓度与沟槽的宽度变化一致,从顶部到底部非线性变小。
在本实施例中,同样可以通过调整第一外延层11内的载流子浓度分布,恰当的匹配深沟槽14宽度的变化以及第二外延层12的载流子浓度的变化,解决由于第二外延层12生长的不均匀性而带来的面内均匀性的问题。在此不再赘述。
实施例3
参见图15-21所示,本实施例的实现方式如下:
结合图15所示,在半导体衬底14上生长第一外延层11。第一外延层11具有第一导电类型,如N型,厚度可以是几个微米到几十微米。结合图16所示,第一外延层内的载流子浓度分布在垂直于半导体衬底13方向上分两部分:上部载流子浓度高(恒定),下部载流子浓度低(恒定)。
结合图17、18所示,用光刻和刻蚀在第一外延层11上刻蚀出多个深沟槽14。每个深沟槽14分两部分:上部宽度大(恒定),下部宽度小(恒定),与第一外延层11的载流子浓度分布相一致;深沟槽14的总深度为几个微米到几十微米。深沟槽14上部的间距为几千埃到几十微米。
结合图19所示,用硅外延工艺填充深沟槽14,即在深沟槽14内和其顶部生长第二外延层12。
结合图20所示,最后用化学机械研磨的方法对深沟槽14顶部进行平坦化。
结合图21所示,本器件的特征为:第一外延层的载流子浓度与沟槽的宽度变化一致,即呈阶梯性变化,且在同一梯度内为定值。
在本实施例中同样可以采用与实施例一相同的方式,通过调整第一外延层11内的载流子浓度分布,恰当的匹配深沟槽14宽度的变化以及第二外延层12的载流子浓度的变化。
实施例4
参见图22-28所示,本实施例是采用如下方式实现的:
结合图22所示,在半导体衬底13上生长第一外延层11。第一外延层11具有第一导电类型,如N型,厚度可以是几个微米到几十微米。结合图23所示,第一外延层11内的载流子浓度分布在垂直于半导体衬底13方向上分两部分:上部载流子浓度较高(浓度自上而下逐渐变低),下部载流子浓度较低(自上而下逐渐变低)。
结合图24、25所示,用光刻和刻蚀在第一外延层11上刻蚀出多个以预定距离间隔设置的多个深沟槽14。每个深沟槽14分为两部分:上部宽度较大(自上而下逐渐变小),下部宽度较小(自上而下逐渐变小),与第一外延层11的载流子浓度分布相一致。深沟槽的总深度为几个微米到几十微米。深沟槽顶部的间距为几千埃到几十微米。
结合图26所示,在深沟槽14中生长第二外延层12,用硅外延工艺填充深沟槽14。
结合图27所示,最后用化学机械研磨的方法对深沟槽14顶部进行平坦化。
结合图28所示,本器件的特征为:第一外延层的载流子浓度与沟槽的宽度变化一致,即呈阶梯性变化,且在同一梯度内为渐变。
在本实施例中同样可以采用与实施例一相同的方式,通过调整第一外延层11内的载流子浓度分布,恰当的匹配深沟槽14宽度的变化以及第二外延层12的载流子浓度的变化。
上述实施利仅为对本发明的一般说明,本发明包括但不局限于上述实施例,在上述实施例的基础上做出的各种改变如沟槽形状的变化、制造流程的增减、外延填充形貌及方式的变化都应在本发明的保护之列。