CN102439535A - 降低动态功耗的方法和电子设备 - Google Patents

降低动态功耗的方法和电子设备 Download PDF

Info

Publication number
CN102439535A
CN102439535A CN2011800027579A CN201180002757A CN102439535A CN 102439535 A CN102439535 A CN 102439535A CN 2011800027579 A CN2011800027579 A CN 2011800027579A CN 201180002757 A CN201180002757 A CN 201180002757A CN 102439535 A CN102439535 A CN 102439535A
Authority
CN
China
Prior art keywords
slave unit
signal
slave
power consumption
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800027579A
Other languages
English (en)
Inventor
周勇辉
余剑锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
HiSilicon Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HiSilicon Technologies Co Ltd filed Critical HiSilicon Technologies Co Ltd
Publication of CN102439535A publication Critical patent/CN102439535A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power
    • H03L5/02—Automatic control of voltage, current, or power of power
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)

Abstract

本发明涉及一种用于降低动态功耗的方法和电子设备，方法用于降低从设备的动态功耗，包括：接收总线信号；当所述总线信号中存在对所述从设备的访问信息时，向所述从设备输入时钟信号，并检测所述从设备发送的状态信号；当所述从设备的状态信号显示所述从设备处于空闲状态时，停止向所述从设备输入时钟信号。通过总线信号及从设备的状态信号来控制从设备等芯片内设备模块的工作时钟，避免了芯片内设备模块在非工作状态下发生不必要的电路翻转，达到了降低芯片内设备模块的动态功耗的目的。

Description

降低动态功耗的方法和电子设备
技术领域
本发明涉及一种芯片内设备模块的节能技术，尤其涉及一种降低动态功耗的方法和电子设备。
背景技术
随着无线芯片的应用和发展，降低芯片功耗也成为当前越来越迫切的要求。
其中，芯片的功耗包括静态功耗和动态功耗。
例如，基于AMBA2.0 AHB的总线架构包括总线(AHB Local Bus)、主设备模块和从设备模块三部分。主设备模块和从设备模块可为IP核、芯片、或功能模块等设备，都连接到AMBA总线上。主设备模块和从设备模块的动态功耗能否节省取决于能否在不工作时使这些设备的内部逻辑电路都停止工作。
一种降低主从设备功耗的方法在***设计时，在***控制设计中加入时钟门控的模块，来控制***中连接的设备的工作参考时钟；或者***中的设备内部带有时钟门控等节省功耗的功能。在***工作过程中，通过软件检测判断相应的设备是否可以进入节省功耗的状态；如果在某时刻相应的设备可以进入节省功耗的状态，则由软件配置相应设备对应的节省功耗的寄存器，使得该相应设备进入节省动态功耗状态。
这种降低动态功耗的方法由软件实施检测和配置进入节省功耗状态，不仅给软件运行带来额外开销，而且通过软件控制进入节省功耗状态，实时性差，节省功耗效果不够好。另外，该方法对设备本身或者***设计有限制和依赖，即该设备必须自身带有节省功耗的功能，对于某些设备本身不具备节省功耗的功能，则只能通过总线***控制其关闭工作时钟来实现。
另一种降低主从设备功耗的方法在芯片或可编程器件设计实现过程中，通过综合工具根据逻辑功能自动***门控单元，这些被***的门控单元的信号驱动的模块在芯片或可编程器件的工作中，就会由门控单元控制电路打开或者关闭，以达到降低功耗的目的。
这种降低动态功耗的方法通过综合工具根据逻辑功能自动出入门控单元，在实际实现过程中，只能对芯片或可编程器件中的小部分电路进行优化门控，没有办法针对大的逻辑电路进行优化门控，因此整体门控效果不明显，功耗节省收益也不明显。
发明内容
本发明实施例提出一种降低动态功耗的方法和电子设备，以通过硬件的方式降低芯片内设备模块的动态功耗，提高动态功耗节省的实时性及效果。
本发明实施例提供了一种降低动态功耗的方法，用于降低从设备的动态功耗，其中，包括：
接收总线信号；
当所述总线信号中存在对所述从设备的访问信息时，向所述从设备输入时钟信号，并检测所述从设备发送的状态信号；
当所述从设备的状态信号显示所述从设备处于空闲状态时，停止向所述从设备输入时钟信号。
本发明实施例还提供了一种电子设备，包括从设备，用于通过总线接收和处理其他设备发送的访问信息，其中，所述电子设备还包括：
检测模块，用于检测总线信号以及所述从设备的状态信号；
时钟模块，用于当所述检测电路检测到所述总线信号中存在对所述从设备的访问信息时，向所述从设备输入时钟信号，以及当所述检测电路检测到所述从设备的状态信号显示所述从设备处于空闲状态时，停止向所述从设备输入时钟信号。
本发明实施例提供的用于降低动态功耗的方法和电子设备，通过检测总线信号及从设备的状态信号来控制芯片内设备模块的工作时钟，避免了从设备即芯片内设备模块在非工作状态下发生不必要的电路翻转，达到了降低芯片内设备模块的动态功耗的目的。并且，根据检测总线信号及从设备的状态信号的结果为从设备输入或者停止输入时钟信号，避免了现有技术由软件实施检测和配置进入节省功耗状态给软件运行带来的额外负担，以及通过软件控制进入节省功耗状态带来的实时性及节省功耗效果差的问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的降低动态功耗的方法的流程图；
图2为本发明实施例提供的降低动态功耗的方法中Smart_gt电路的一种连接示意图；
图3为基于AMBA2.0 AHB总线架构的应用场景示意图；
图4为本发明实施例提供的降低动态功耗的方法中Smart_gt电路的另一种连接示意图；
图5为本发明实施例提供的降低动态功耗的方法中Smart_gt电路的再一种连接示意图；
图6为本发明实施例提供的降低动态功耗的方法中Smart_gt电路的又一种连接示意图；
图7本发明实施例提供的降低动态功耗的方法中Smart_gt电路的工作时序关系图；
图8为本发明实施例提供的电子设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明实施例提供的降低动态功耗的方法的流程图。如图1所示，降低动态功耗的方法包括：
步骤11、接收总线信号。
其中总线信号(bus-signal)是多个总线信号组合的统称，可包括AMBA2.0总线的HADDR[31:0]和HTRANS[1]，使用HADDR[31:0]和HTRANS[1]信号的状态来判断***中是否有主设备需要访问从设备(slave)，如果***中有主设备需要访问从设备，则为从设备提供时钟信号。
由于***中从设备slave1的地址是唯一的，所以当总线地址HADDR[31:0]的值等于某一从设备的地址，而且同时HTRANS[1]＝1’b1，就表示***中有主设备需要访问该从设备。此方法在其他总线中也适用，通过判断总线地址等于从设备，且同时总线访问为有效操作，以作为***中主设备访问从设备的标志，将此标志作为为该从设备输入时钟信号的条件。
步骤12、当所述总线信号中存在对所述从设备的访问信息时，向所述从设备输入时钟信号，并检测所述从设备发送的状态信号。
其中，所述总线信号中是否存在对所述从设备的访问信息，以及检测从设备发送的状态信号可由检测模块执行；时钟信号可由时钟模块产生，也可为时钟模块接收的时钟信号。
所述总线信号中存在对所述从设备的访问信息时，说明满足了时钟模块打开的条件，则时钟模块向从设备输入时钟信号。当时钟信号为时钟模块接收的时钟信号时，该时钟信号可为现有技术中访问从设备的其他设备向从设备提供的时钟信号，在***工作中此时钟常开不关闭。
从设备发送的状态信号如s1_state是某一从设备的工作状态信号的组合统称，此组合信号由该从设备提供，可以是一个或者多个信号。本发明中，通过判断状态信号来判断从设备是否已停止工作。例如该从设备内部有一个位宽2位(bit)的状态寄存器s1_state[1:0]，当s1_state[1:0]＝2’b00时，表示该从设备处于空闲或称为非工作的状态，将此状态作为停止为该从设备提供时钟信号的条件。如当s1_state[1:0]＝2’b00时，则关闭时钟模块，此时输入到从设备的输出时钟为一个不翻转的固定值。
由于每个从设备停止工作的表示方法都不相同，故同一个***中或不同***中每个不同的从设备的状态信号需要根据不同的从设备进行单独特定的设定。如，检测所述从设备发送的状态信号可包括：检测所述从设备发送的接口状态信号，或者可包括：检测所述从设备发送的内部电路的状态信号。
步骤13、当所述从设备的状态信号显示所述从设备处于空闲状态时，停止向所述从设备输入时钟信号。所述从设备的状态信号是否显示所述从设备处于空闲状态可由上述检测模块执行，输入的可由上述时钟模块提供，停止向所述从设备输入时钟信号时，关闭上述时钟模块即可。
这里，检测模块和时钟模块可通过一个电路实现，为便于描述将该电路称为智能门控功能电路，简称为Smart_gt电路。
SMART_GT内部门控时钟电路可由时钟信号(s1_clk)、总线信号(bus-signal)、从设备的状态信号(S1_state)和向从设备输入的门控时钟信号(s1_clk_gt)逻辑组合实现。具体包括：
当bus-signal的组合信号表示总线需要访问某一从设备，则门控时钟信号s1_clk_gt直接由输入时钟s1_clk驱动；当bus-signal的组合信号表示总线不需要访问该从设备，且S1_state的组合信号表示该从设备已停止工作，则输出的门控时钟信号s1_clk_gt为1’b0或1’b1即不翻转的固定值。
Smart_gt电路的位置设置可视实现成本而定。比如在从设备模块与总线附近增加Smart_gt电路，即Smart_gt电路的位置可以在从设备模块和总线之间，Smart_gt电路也可以位于从设备模块内部，还可以位于总线内部。
在有些***中，当出现以下情况时，从设备Slave的工作状态无法通过Slave的内部状态直接获取：
***中的从设备Slave模块接口信号无法提供Slave的工作状态；
***中的从设备Slave模块过于复杂无法读懂；
***中的从设备Slave模块未获得提供者授权而无法修改；
***中的从设备Slave模块是无法读取的网表或其他格式的文件；
***中的从设备Slave模块是的不可编辑的芯片或者可编程器件。
此时，可以通过总线或者***级别的工作状态来生成Slave的工作状态。如图2所示，Smart_gt电路通过Bus_signal和***状态(System_state)来判断Slave的工作状态，进而控制Slave的工作时钟S1_clk_gt。
System_state可以通过的方法有很多种：比如，可以通过Bus_signal行为获取Slave的开始工作状态后，根据Slave的工作时间来判断Slave的工作结束时间；还比如，可以通过***中其他与Slave相关的模块的状态来获取Slave的工作状态。
本实施例中，通过检测总线信号及从设备的状态信号来控制芯片内设备模块如从设备模块的工作时钟，避免了芯片内设备模块在非工作状态下发生不必要的电路翻转，达到了降低芯片内设备模块的动态功耗的目的。并且，采用检测总线信号及从设备的状态信号的方式避免了现有技术由软件实施检测和配置进入节省功耗状态给软件运行带来的额外负担，以及通过软件控制进入节省功耗状态带来的实时性及节省功耗效果差的问题。
上述实施例中，总线架构中的主设备模块及从设备模块，都可以用同样的方法来降低自身的动态功耗。每个设备模块都有对应的检测模块来进行检测，并根据检测结果控制各设备模块的工作时钟的开关。这是因为总线中各个设备模块对应的开始工作(S1_start)的Bus_signal的行为不同；总线中每个设备模块对应的工作状态如空闲状态(S1_idle)等的表示方法不同。
上述实施例提供的降低功耗的方法也可只对总线中功耗贡献较大的设备模块进行设置Smart_gt电路，以有效地降低动态功耗。
上述实施例可应用到如下场景：
主从设备模块都在同一个ASIC芯片内部的场景：总线类别可以为AMBA2.0的APB、ASB；AMBA3.0的AXI、AHB、APB、ASB；Wishbone；Avalon；Coreconnect；OCP总线；
主从设备模块都在同一个可编程逻辑器件(FPGA、CPLD、PAL、GAL、EPLD等)内部的场景：总线类别可以为AMBA2.0的APB、ASB；AMBA3.0的AXI、AHB、APB、ASB；Wishbone；Avalon；Coreconnect；OCP总线；
主设备模块在ASIC芯片内部，从设备在ASIC芯片的场景：主从设备模块通过一定的总线或者接口协议对接的时候，Smart_gt电路可以设置在任何一个芯片中，也可以在外部电路板级通过可编程逻辑器件(FPGA、CPLD、PAL、GAL、EPLD等)实现；
主设备模块在可编程逻辑器件(FPGA、CPLD、PAL、GAL、EPLD等)内部，从设备模块在ASIC芯片内部的场景：主从设备模块通过一定的总线或者接口协议对接的时候，Smart_gt电路可以设置在任何一个主设备模块的可编程逻辑器件中实现，也可以在从设备模块的ASIC芯片中实现，也可以在外部电路板级通过可编程逻辑器件(FPGA、CPLD、PAL、GAL、EPLD等)实现；
主设备模块在ASIC芯片内部，从设备模块在可编程逻辑器件(FPGA、CPLD、PAL、GAL、EPLD等)的场景：主从设备模块通过一定的总线或者接口协议对接的时候，智能门控模块可以设置在任何一个主设备模块的ASIC芯片中实现，也可以在从设备模块的编程逻辑器件中实现，也可以在外部电路板级通过可编程逻辑器件(FPGA、CPLD、PAL、GAL、EPLD等)实现。
下面以图3所示的基于AMBA2.0 AHB总线架构为应用场景，对降低动态功耗的方法做进一步详细说明。
如图3所示，基于AMBA2.0 AHB的总线架构中，有总线(AHB LocalBus)、主设备模块(Master1)和从设备模块(Slave1～Slave3)三部分组成，主从设备模块为IP核、芯片、电路模块等设备，Master1和Slave1～Slave3都连接到AMBA总线上，Master1和Slave1～Slave3的工作功耗能否节省取决于能否在它们不工作的时候将这些模块的内部逻辑电路都停止工作，最直接方法就是在它们不工作的时候通过Smart_gt电路将这些设备模块的工作时钟关闭。
以降低Slave1的动态功耗为例，基于AMBA2.0 AHB的总线架构中的Smart_gt电路的设置，如图4所示，Smart_gt电路可以位于Slave1和总线之间，也可以如图5所示，位于Slave1内部，还可以如图6所示位于总线内部。
以图6所示的Smart_gt电路设置为例，在Slave1的外部设置Smart_gt电路，Smart_gt电路和Slave1一起连接到总线上，二者之间的接口信号描述如下：
Smart_gt电路的输入信号包括：Bus_signal(总线信号)、S1_clk(Slave1的工作时钟)和S1_state(Slave1工作状态)。
Smart_gt电路的输出信号S1_clk_gt是经过Smart_gt电路后输出到Slave1的工作时钟。
Smart_gt电路通过Bus_signal检测判断Slave1是否开始工作，通过S1_state检测判断Slave1是否结束工作。
当Smart_gt电路检测到Slave1开始工作，则打开S1_clk_gt；若检测到Slave1结束工作，则关闭S1_clk_gt。
Smart_gt电路通过精准的检测Slave1的工作需求开关工作时钟，避免了Slave1在空闲状态下发生不必要的翻转，有效节省了Slave1的动态功耗。
Smart_gt电路的工作时序关系如图7所示。
Slave的状态信号(s1_state)的状态包括：s1_idle(空闲)、s1_start(启动)、s1_work(工作)。S1_idle说明Slave处于空闲状态，此时不需工作；s1_start和s1_work说明Slave处于工作状态；S1_state可以是Smart_gt电路通过判断Slave模块的接口信号状态来生成，也可以是通过判断Slave模块内部电路的状态信号来生成，只要能够正确反映Slave的工作状态即可。
Smart_gt电路通过Bus_signal检测总线的行为，当检测到S1_start时，则说明Slave开始工作状态。S1_start是Smart_gt电路通过解析Bus_signal得到的。比如在***中，如果需要Slave工作，则***必须通过总线来配置Slave的寄存器来启动Slave的工作，此时只要检测到Bus_signal有总线访问Slave的寄存器的行为，就认为***要求Slave进行工作状态，这时Smart_gt就认为Slave要工作，必须为Slave打开工作时钟s1_clk_gt。
当Smart_gt电路为Slave打开工作时钟之后，Smart_gt电路开始检测Slave的工作状态S1_state。Slave的工作状态是Smart_gt电路通过分析Slave内部工作电路特点获取的。例如Slave内部工作电路一般有逻辑状态机，如果状态机处于IDLE状态就表示非工作状态，如果是其他状态就表示工作。不同设备模块的工作状态表达方式不同，例如2个IP核，如I2C和SPI，其内部逻辑实现方法不一样，所以其工作状态表达逻辑信号也不同。当检测到S1_state＝s1_idle时，表示Slave已完成工作进行idle状态，此时Smart_gt电路关闭门控时钟s1_clk_gt，停止为Slave提供工作时钟。
从图7中也可以看到，Smart_gt电路通过检测总线行为和Slave的工作状态，实现了对Slave工作时钟的精确控制，从而最大程度地节省了Slave不必要的电路翻转，达到了节省Slave动态功耗的目的。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
图8为本发明实施例提供的电子设备的结构示意图。如图8所示，电子设备用于实现上述图1所示实施例的方法，包括从设备81、检测模块82及时钟模块83。从设备81、检测模块82及时钟模块83详见上述方法实施例中的说明。
从设备81用于通过总线接收和处理其他设备发送的访问信息。检测模块82用于检测总线信号以及所述从设备81的状态信号，如所述检测模块82可具体用于检测所述从设备发81送的接口状态信号，或者具体用于检测所述从设备81发送的内部电路的状态信号。
时钟模块83用于当所述检测电路82检测到所述总线信号中存在对所述从设备81的访问信息时，向所述从设备81输入时钟信号，以及当所述检测电路82检测到所述从设备81的状态信号显示所述从设备81处于空闲状态时，停止向所述从设备81输入时钟信号。
可选地，所述时钟模块83还用于接收时钟信号，所述时钟模块具体用于当所述检测电路检测到所述总线信号中存在对所述从设备的访问信息时，向所述从设备输入接收的时钟信号。
上述设备实施例中，电子设备通过在总线架构中增加检测模块和时钟模块，来实现对主设备模块或者从设备模块的工作时钟控制，Smart_gt电路可以通过检测总线状态和待降低动态功耗的设备模块的工作状态，控制***输入到待降低动态功耗的设备模块的工作时钟的开关，来实现主设备模块或从设备模块的动态功耗的降低。
上述方法及***实施例，由于不需要软件检测和配置，因而不增加软件开销，避免了通常由软件实施检测和配置进入节省功耗状态，给软件运行带来额外负担，要节省越多功耗，就要求软件控制越精确，软件开销越大的问题；并且无论芯片内设备模块本身是否存在节省动态功耗的功能没有限制和依赖，都可以实现对芯片内设备模块的工作功耗节省；能够做到实时监控，控制精度高，节省功耗效果明显优于通过软件控制节省功耗的传统方法。具体节省功耗的收益多少，取决于实际***中芯片内设备模块工作繁忙程度，比如实际***某一段时间内，芯片内设备模块实际有20％的时间在工作，80％的时间处于空闲，则通过此发明，可以将保证80％的时间内芯片内设备模块处于空闲的状态下关闭芯片内设备模块工作时钟，实现芯片内设备模块在空闲的状态下100％节省动态功耗，实现芯片内设备模块全部逻辑功耗的节省。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (7)

1.一种降低动态功耗的方法，用于降低从设备的动态功耗，其特征在于，包括：
接收总线信号；
当所述总线信号中存在对所述从设备的访问信息时，向所述从设备输入时钟信号，并检测所述从设备发送的状态信号；
当所述从设备的状态信号显示所述从设备处于空闲状态时，停止向所述从设备输入时钟信号。
2.根据权利要求1所述的降低动态功耗的方法，其特征在于，检测所述从设备发送的状态信号，包括：检测所述从设备发送的接口状态信号，或者包括：检测所述从设备发送的内部电路的状态信号。
3.根据权利要求1或2所述的降低动态功耗的方法，其特征在于，当所述从设备的状态信号显示所述从设备处于空闲状态时，停止向所述从设备输入时钟信号，之前还包括：判断所述总线信号中是否还存在对所述从设备的访问信息，若不存在，则当所述从设备的状态信号显示所述从设备处于空闲状态时，停止向所述从设备输入时钟信号。
4.根据权利要求1或2所述的降低动态功耗的方法，其特征在于，还包括：接收时钟信号；
所述通过时钟电路向所述从设备输入时钟信号，包括：通过时钟电路向所述从设备输入接收的时钟信号。
5.一种电子设备，包括从设备，用于通过总线接收和处理其他设备发送的访问信息，其特征在于，所述电子设备还包括：
检测模块，用于检测总线信号以及所述从设备的状态信号；
时钟模块，用于当所述检测电路检测到所述总线信号中存在对所述从设备的访问信息时，向所述从设备输入时钟信号，以及当所述检测电路检测到所述从设备的状态信号显示所述从设备处于空闲状态时，停止向所述从设备输入时钟信号。
6.根据权利要求5所述的电子设备，其特征在于，所述检测模块具体用于检测所述从设备发送的接口状态信号，或者具体用于检测所述从设备发送的内部电路的状态信号。
7.根据权利要求5或6所述的电子设备，其特征在于，所述时钟模块还用于接收时钟信号，所述时钟模块具体用于当所述检测电路检测到所述总线信号中存在对所述从设备的访问信息时，向所述从设备输入接收的时钟信号。
CN2011800027579A 2011-10-25 2011-10-25 降低动态功耗的方法和电子设备 Pending CN102439535A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2011/081245 WO2013059987A1 (zh) 2011-10-25 2011-10-25 降低动态功耗的方法和电子设备

Publications (1)

Publication Number Publication Date
CN102439535A true CN102439535A (zh) 2012-05-02

Family

ID=45986233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800027579A Pending CN102439535A (zh) 2011-10-25 2011-10-25 降低动态功耗的方法和电子设备

Country Status (3)

Country Link
US (1) US20140115360A1 (zh)
CN (1) CN102439535A (zh)
WO (1) WO2013059987A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103116384A (zh) * 2013-02-01 2013-05-22 山东华芯半导体有限公司 一种SoC***时钟控制的方法和SoC
CN103257940A (zh) * 2013-03-27 2013-08-21 青岛中星微电子有限公司 一种片上***SoC写数据的方法及装置
CN104516296A (zh) * 2014-12-26 2015-04-15 北京兆易创新科技股份有限公司 一种基于外设模块的微控制器***的唤醒方法及外设模块
CN105049003A (zh) * 2014-04-30 2015-11-11 恩智浦有限公司 同步逻辑电路
CN105388963A (zh) * 2015-11-17 2016-03-09 西安华芯半导体有限公司 一种基于dfi接口的门控时钟控制方法
WO2019170094A1 (zh) * 2018-03-08 2019-09-12 华为技术有限公司 动态功耗估计方法、装置及***
CN111883073A (zh) * 2020-07-22 2020-11-03 上海创功通讯技术有限公司 一种电子设备的显示方法及电子设备
CN114138703A (zh) * 2022-02-07 2022-03-04 成都时识科技有限公司 基于串行外设接口进行通信的方法、装置及芯片

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3457293B1 (en) * 2014-04-03 2021-06-30 Huawei Technologies Co., Ltd. Field programmable gate array and communication method
CN108780593A (zh) 2016-04-11 2018-11-09 创科（澳门离岸商业服务）有限公司 模块化车库开门器
CA2961090A1 (en) 2016-04-11 2017-10-11 Tti (Macao Commercial Offshore) Limited Modular garage door opener
CN110401586B (zh) * 2019-07-26 2022-03-08 广东浪潮大数据研究有限公司 一种总线通信方法、装置、设备及可读存储介质
CN111061666B (zh) * 2019-12-26 2021-03-16 积成电子股份有限公司 一种小型化隐式总线就地化保护装置及其工作方法
KR20210128628A (ko) * 2020-04-17 2021-10-27 에스케이하이닉스 주식회사 전자 장치와, 이를 위한 데이터 저장 장치 및 동작 방법
CN112631849B (zh) * 2020-12-17 2023-05-12 海光信息技术股份有限公司 功耗检测模型构建方法、功耗检测方法、装置及电子设备
CN114356687B (zh) * 2021-11-19 2023-11-14 苏州浪潮智能科技有限公司 一种信号检测方法、装置及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6115823A (en) * 1997-06-17 2000-09-05 Amphus, Inc. System and method for task performance based dynamic distributed power management in a computer system and design method therefor
US20050028018A1 (en) * 2003-07-31 2005-02-03 Fujitsu Limited Semiconductor integrated circuit device, clock sync control method, and data transfer control method
US7007181B2 (en) * 2002-04-23 2006-02-28 Oki Electric Industry Co., Ltd. Microcontroller
US7346723B2 (en) * 2004-05-14 2008-03-18 Samsung Electronics Co., Ltd. Slave devices and methods for operating the same
CN100557589C (zh) * 2003-12-17 2009-11-04 三星电子株式会社 功耗减少的先进微控制器总线架构***及其驱动方法
CN101609440A (zh) * 2008-06-20 2009-12-23 华为技术有限公司 总线***和总线从锁定状态中恢复的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459421A (en) * 1994-03-31 1995-10-17 Intel Corporation Dynamic-static master slave flip-flop circuit
WO2000051281A2 (en) * 1999-02-26 2000-08-31 Usar Systems, Inc. Power conservation with a synchronous master-slave serial data bus
GB2355899A (en) * 1999-10-29 2001-05-02 Oak Technology Inc Multistage digital processor with dedicated stage clock controllers
US7065665B2 (en) * 2002-10-02 2006-06-20 International Business Machines Corporation Interlocked synchronous pipeline clock gating
US6822481B1 (en) * 2003-06-12 2004-11-23 Agilent Technologies, Inc. Method and apparatus for clock gating clock trees to reduce power dissipation
US7401242B2 (en) * 2005-09-27 2008-07-15 International Business Machines Corporation Dynamic power management in a processor design
US20070074054A1 (en) * 2005-09-27 2007-03-29 Chieh Lim S Clock gated pipeline stages
US7958483B1 (en) * 2006-12-21 2011-06-07 Nvidia Corporation Clock throttling based on activity-level signals
WO2009107400A1 (ja) * 2008-02-29 2009-09-03 パナソニック株式会社 ホスト装置用インタフェース装置、スレーブ装置用インタフェース装置、ホスト装置、スレーブ装置、通信システム、及びインタフェース電圧切り替え方法
US8448002B2 (en) * 2008-04-10 2013-05-21 Nvidia Corporation Clock-gated series-coupled data processing modules

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6115823A (en) * 1997-06-17 2000-09-05 Amphus, Inc. System and method for task performance based dynamic distributed power management in a computer system and design method therefor
US7007181B2 (en) * 2002-04-23 2006-02-28 Oki Electric Industry Co., Ltd. Microcontroller
US20050028018A1 (en) * 2003-07-31 2005-02-03 Fujitsu Limited Semiconductor integrated circuit device, clock sync control method, and data transfer control method
CN100557589C (zh) * 2003-12-17 2009-11-04 三星电子株式会社 功耗减少的先进微控制器总线架构***及其驱动方法
US7346723B2 (en) * 2004-05-14 2008-03-18 Samsung Electronics Co., Ltd. Slave devices and methods for operating the same
CN101609440A (zh) * 2008-06-20 2009-12-23 华为技术有限公司 总线***和总线从锁定状态中恢复的方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103116384A (zh) * 2013-02-01 2013-05-22 山东华芯半导体有限公司 一种SoC***时钟控制的方法和SoC
CN103257940B (zh) * 2013-03-27 2016-08-03 青岛中星微电子有限公司 一种片上***SoC写数据的方法及装置
CN103257940A (zh) * 2013-03-27 2013-08-21 青岛中星微电子有限公司 一种片上***SoC写数据的方法及装置
CN105049003B (zh) * 2014-04-30 2018-04-17 恩智浦有限公司 同步逻辑电路
CN105049003A (zh) * 2014-04-30 2015-11-11 恩智浦有限公司 同步逻辑电路
CN104516296B (zh) * 2014-12-26 2017-05-31 北京兆易创新科技股份有限公司 一种基于外设模块的微控制器***的唤醒方法及外设模块
CN104516296A (zh) * 2014-12-26 2015-04-15 北京兆易创新科技股份有限公司 一种基于外设模块的微控制器***的唤醒方法及外设模块
CN105388963A (zh) * 2015-11-17 2016-03-09 西安华芯半导体有限公司 一种基于dfi接口的门控时钟控制方法
CN105388963B (zh) * 2015-11-17 2018-07-27 西安紫光国芯半导体有限公司 一种基于dfi接口的门控时钟控制方法
WO2019170094A1 (zh) * 2018-03-08 2019-09-12 华为技术有限公司 动态功耗估计方法、装置及***
CN110245366A (zh) * 2018-03-08 2019-09-17 华为技术有限公司 动态功耗估计方法、装置及***
CN111883073A (zh) * 2020-07-22 2020-11-03 上海创功通讯技术有限公司 一种电子设备的显示方法及电子设备
CN114138703A (zh) * 2022-02-07 2022-03-04 成都时识科技有限公司 基于串行外设接口进行通信的方法、装置及芯片
CN114138703B (zh) * 2022-02-07 2022-05-03 成都时识科技有限公司 基于串行外设接口进行通信的方法、装置及芯片

Also Published As

Publication number Publication date
US20140115360A1 (en) 2014-04-24
WO2013059987A1 (zh) 2013-05-02

Similar Documents

Publication Publication Date Title
CN102439535A (zh) 降低动态功耗的方法和电子设备
CN104272388B (zh) 存储器装置的超深断电模式
CN107911260A (zh) 一种基于osec网络管理的整车测试***
US9250690B2 (en) Low-power modes of microcontroller operation with access to configurable input/output connectors
CN100383737C (zh) 单片机在线加载升级方法及***
CN103345407B (zh) 控制电路、连通控制器、连通控制方法及主板
US20080215908A1 (en) Sleep Watchdog Circuit For Asynchronous Digital Circuits
US20080178024A1 (en) Multilayered bus system
CN108255754B (zh) 一种兼容i2c的i3c主设备、i3c主从设备通信***及方法
CN204790554U (zh) 基于汽车can网络总线的总线控制器质量测试装置
DE102015202513A1 (de) Vorrichtung und Verfahren zur Datenspeicherung sowie Datenverarbeitungssystem damit
CN104298645A (zh) 一种可灵活配置的可编程片上***芯片及其启动配置方法
CN107290654A (zh) 一种fpga逻辑测试结构及方法
CN115033444A (zh) 基于8051core在线调试电路控制装置及控制方法
CN102567149B (zh) Soc***验证方法
CN1879096A (zh) 从AMBAAHB总线协议到i960－like总线协议的总线接口转换装置
CN105718396A (zh) 一种大数据主设备传输的i2c总线装置及其通讯方法
US20060294404A1 (en) Method of power management of a central processing unit connecting with a plurality of host bridges
US20160062814A1 (en) Error response circuit, semiconductor integrated circuit, and data transfer control method
CN201740852U (zh) 级联结构的背板测试用接口适配器
CN114123457A (zh) 一种供电方法、装置及设备
CN112260919A (zh) 一种车载can网络诊断***级自动化测试装置及***
CN103412531B (zh) 一种总线控制方法及装置
CN107436776A (zh) 烧录***及烧录方法
CN111176409B (zh) 一种通用可在线编程的功耗控制电路、***与方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: HUAWEI TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: HAISI SEMICONDUCTOR CO., LTD., SHENZHEN

Effective date: 20130923

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130923

Address after: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen

Applicant after: Huawei Technologies Co., Ltd.

Address before: 518129 Bantian HUAWEI Longgang HUAWEI electric production center, Shenzhen District, Guangdong, China

Applicant before: Haisi Semiconductor Co., Ltd., Shenzhen

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120502