CN102420009A - 一种存储阵列单元信息读取方法及*** - Google Patents
一种存储阵列单元信息读取方法及*** Download PDFInfo
- Publication number
- CN102420009A CN102420009A CN2011103917998A CN201110391799A CN102420009A CN 102420009 A CN102420009 A CN 102420009A CN 2011103917998 A CN2011103917998 A CN 2011103917998A CN 201110391799 A CN201110391799 A CN 201110391799A CN 102420009 A CN102420009 A CN 102420009A
- Authority
- CN
- China
- Prior art keywords
- voltage
- bit line
- read
- circuit
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000003491 array Methods 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 241000220317 Rosa Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
本发明提供了一种存储阵列单元信息读取方法和***,同时选通包括被读取单元的位线在内的多根连续位线,在被读取存储单元的一根位线施加第一读取电压,另一根位线施加高于所述第一读取电压的第二读取电压,与被读取存储单元施加第二读取电压的位线相邻的连续多根位线施加与所述第二读取电压相等的电压,比较被读取存储单元上产生的电流与预设电流值确定所述被读取存储单元的存储信息。进行信息读取时,只在被读取存储单元上产生读取电流,与施加高电压的位线相邻的其他存储单元上不存在电位差,因此不会产生泄露电流,提高了存储单元的存储信息读取精度。
Description
技术领域
本发明涉及信息存储领域,特别是涉及一种存储阵列单元信息读取方法及***。
背景技术
整个存储器的核心是存储单元构成的阵列,阵列中存储单元信息的读取方法参见图1,存储单元以普通MOS管为例,每个存储单元(cell)有三个端口,其中一个是控制端口,相当于普通MOS管的栅极,其余两个端口相当于普通MOS管的源极和漏极。存储单元的控制端口连接字线,并且阵列中同一行存储单元的控制端口连接同一字线WL1,字线电位高低实现对存储单元的开启和关断。存储阵列中同一行存储单元的源极和漏极顺次首尾相连,相邻的两个存储单元的源极和漏极连接在一根位线上。当存储单元处于开启状态时,等效为一个电阻;当存储单元所存储的信息为“0”或为“1”时,其电阻值不同。因此,为了读取存储单元中存储的信息,需要在被读取存储单元的两端施加电位差,读取流过存储单元的电流就可以读取存储单元中的存储信息。
读取存储单元中的信息时,低电平产生电路或电流读取电路与存储阵列的位线通过位线选通装置连接,位线选通装置相当于一个电学开关,由位线选通控制信号控制位线选通装置选通存储阵列中的位线,使选通的位线与低电平产生电路或电流读取电路连接。以读取图1中存储单元cell2为例,字线WL1电平为高后存储单元cell2开启,常规的存储阵列信息读取方法为选通存储单元cell2源极和漏极相连接的两条位线BLa和BLa+1,使位线BLa和BLa+1分别连接低电平产生电路和电流读取电路,在位线BLa和BLa+1分别施加低电压和高电压,存储单元cell2两端的电势差导致流过存储单元的电流Ibit,流过存储单元cell2的电流值记为Ibit。读取电流I由电流读取电路读出,读取电路读出的读取电流值记为I,当I=Ibit时,这个读出的电流值反映存储单元中存储的信息。
但是,在读取存储单元cell2中的信息时,在位线BLa和BLa+1上分别施加低电压和高电压,在与位线BLa+1相邻的位线BLa+2,BLa+3等位线上没有施加电压,在低电平产生电路和电流读取电路工作的瞬间,在存储单元cell3、cell4等的源极和漏极两端产生电势差,会在存储单元cell3、cell4等上产生泄露电流Ileak,该泄露电流值记为Ileak。电流读取电路读取到的电流I的值为I=Ibit+Ileak,其中,只有Ibit是存储单元cell2中存储信息的反映,所以泄漏电流使得读取电流I不能精确反映出cell2的存储信息情况,这有可能导致信息读取错误,使存储器的读取精度不高。
发明内容
本发明解决是现有存储阵列单元信息读取方法精度不高的问题。
为解决上述问题,本发明提供了一种存储阵列单元信息读取方法,包括,
选通被读取存储单元的字线;选通存储阵列的多根连续位线,其中
在所述被读取存储单元的一根位线施加第一读取电压,另一根位线施加第二读取电压,所述第二读取电压高于第一读取电压;与所述被读取存储单元施加第二读取电压的位线相邻的连续多根位线施加伪电压,所述伪电压与所述第二读取电压相等;
比较被读取存储单元上产生的电流与预设电流值确定所述被读取存储单元的存储信息。
相应地,本发明还提供一种存储阵列单元信息读取***,包括存储单元阵列、低电平产生电路、电流读取电路、位线选通装置和字线选通装置,还包括多个伪电压提供电路,
所述伪电压提供电路与所述电流读取电路提供相同的电压,电流读取电路提供相同的电压高于所述低电平产生电路产生的电压;所述低电平产生电路、电流读取电路与伪电压提供电路同步工作;
所述字线选通装置选通被读取存储单元的字线;所述位线选通装置根据位线选通控制信号同时选通所述存储阵列的多根连续位线;
所述低电平产生电路通过位线选通装置与被读取存储阵列单元的一根位线连接;所述电流读取电路通过位线选通装置与被读取存储阵列单元的另一根位线连接;多个所述伪电压提供电路通过位线选通装置分别与被读取存储单元的连接电流读取电路的位线相邻的连续多根位线连接。
与现有技术相比,本发明具有下列优点:
本发明提供了一种存储阵列单元信息读取方法,采用的技术方案是同时选通包括被读取单元的位线在内的多根连续位线,其中,在所述被读取存储单元的一根位线施加第一读取电压,另一根位线施加高于第一读取电压的第二读取电压;与所述被读取存储单元施加第二读取电压的位线相邻的连续多根位线施加伪电压,所述伪电压与所述第二读取电压相等;比较被读取存储单元上产生的电流与预设电流值确定所述被读取存储单元的存储信息。与常规的读取方案相比,在被读取存储单元施加较高电压的位线相邻的多根连续位线施加伪电压,伪电压与较高电压相同,在与被读取存储单元高电压的位线相邻的多个存储单元两端不存在电位差,避免了相邻存储单元带来的电流泄漏问题,提高了存储单元的存储信息读取精度。
附图说明
通过附图所示,本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本发明的主旨。
图1为现有存储阵列单元信息读取方法读取一个存储单元的示意图;
图2为本发明的存储阵列单元信息读取方法读取一个存储单元的示意图;
图3为本发明存储阵列单元信息读取方法的低电平产生电路示意图;
图4为本发明存储阵列单元信息读取方法的电流读取电路示意图;
图5为本发明存储阵列单元信息读取方法的电流读取电路的电压钳位单元示意图;
图6和图7为本发明存储阵列单元信息读取方法的伪电压提供电路示意图;
图8为本发明存储阵列单元信息读取方法的位线选通装置连接示意图;
图9为本发明存储阵列单元信息读取方法应用在整个存储阵列的示意图;
图10为存储阵列单元信息读取***示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,因此本发明不受下面公开的具体实施例的限制。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,所述示意图只是示例,其在此不应限制本发明保护的范围。
正如背景技术所述,常规的存储阵列信息读取方法为字线选通装置选通被读取存储单元的字线,位线选通装置选通与被读取存储单元相连的两根位线,并在其中一根位线上施加低电平产生电路产生的低电压信号,另一根位线上施加电流读取电路产生的高电压信号,与施加高电平信号的位线相邻的其他位线上不施加任何信号,在给被读取存储单元的位线施加高电压信号的瞬间,与连接高电压信号的位线相邻的不施加任何信号的多根位线连接的存储单元的两端存在电势差,与被读取单元同一行的存储单元的字线被选通,这些字线被选通的存储单元相当于一个电阻,会在这些存储单元上产生泄漏电流,这样在电流读取电路所读取到的电流是流过被读取存储单元的电流与相邻的其他存储单元的泄露电流之和。但是,只有流过被读取存储单元的电流才是该被读取存储单元中存储信息的反映,与被读取存储单元相邻的其他存储单元上产生的泄露电流有可能导致被读取存储单元的存储信息读取错误。因此现有存储阵列信息读取方法使存储阵列单元的读取精度不高。
为了提高存储阵列单元信息读取方法的读取精度,本发明提出一种新的存储阵列单元信息读取的方法,技术方案是选通被读取存储单元的字线;选通存储阵列的多根连续位线,其中,在所述被读取存储单元的一根位线施加第一读取电压,另一根位线施加高于第一读取电压的第二读取电压;与所述被读取存储单元施加第二读取电压的位线相邻的连续多根位线施加伪电压,所述伪电压与所述第二读取电压相等;比较被读取存储单元上产生的电流与预设电流值确定所述被读取存储单元的存储信息。本发明的方案能够解决读取存储单元的信息时,消除与被读取存储单元施加较高电压的位线相邻的存储单元上泄露电流的产生,提高了存储阵列单元信息读取方法的读取精度。下面通过具体的实施例来详细描述本发明的读取过程。
参见图2,本实施例提出了一种施加两个伪电压的存储阵列单元信息读取方法,所述伪电压由伪电压提供电路提供,本实施例中字线选通控制信号通过字线选通装置选通被读取存储单元Celln+1的字线WL,位线选通控制信号通过位线选通装置同时选通存储阵列的四根连续位线BLn、BLn+1、BLn+2和BLn+3,使位线BLn施加低电平产生电路产生的第一读取电压,位线BLn+1施加电流读取电路产生的第二读取电压,第二读取电压高于第一读取电压;位线BLn+2和BLn+3施加伪电压提供电路产生的伪电压。伪电压提供电路能够产生与电流读取电路相同的电压,伪电压提供电路的作用是在存储单元Celln+1进行信息读取时,低电平产生电路、电流读取电路和伪电压提供电路对与之相连的位线同步进行充电,且伪电压提供电路充电电压大小与读取电路所提供的电压值相等。当对存储单元Celln+1进行信息读取时,存储单元Celln+2的两端电压相等,存储单元Celln+3的两端电压也相等,所以不会在存储单元Celln+2和Celln+3上产生泄露电流,电流读取电路读取到的电流只有在存储单元Celln+1上的电流,是存储阵列单元信息的反映。因此本实施例的存储阵列单元信息读取方法不会影响对存储单元Celln+1的信息的读取精度。本实施例的方法只选通了存储阵列的4根相邻的位线,可以选通更多根相邻的连续位线,其中,在被读取存储单元的一根位线施加第一读取电压,另一根位线施加第二电压;与被读取存储单元施加第二读取电压的位线相邻的连续多根位线施加伪电压。
本实施例的伪电压由伪电压提供电路产生,参见图3,伪电压提供电路的基本结构可以包括PMOS晶体管1和电压钳位单元,包括电压钳位单元和一个PMOS晶体管,其中,所述PMOS晶体管1的源极和衬底耦接在模拟电源VDDA上,漏极和栅极耦接在所述电压钳位单元的输入端,电压钳位单元的输出端通过位线选通装置与存储单元2的位线连接。伪电压提供电路的电压钳位单元与电流读取电路的电压钳位单元都将电压固定在设定电压值Vdp。
本实施例的伪电压提供电路的电压钳位单元可以包括一个反相器和NMOS晶体管组成的反馈电路,参见图4所示,NMOS晶体管的源极为电压钳位单元的输入端,漏极为电压钳位单元的输出端,漏端与反相器的输入端连接,反相器的输出端与NMOS晶体管的栅极连接形成反馈电路。当伪电压提供电路工作时,电压钳位单元的输出端电压很低,反相器的输出端为高电平;电压钳位单元的输出端电压上升时,反相器的输出端电压降低,使NMOS晶体管的电流减小;NMOS晶体管电压在某一个电压值(Vdq)时将使NMOS晶体管电流到一个定值,同时电压钳位单元的输出端电压不再上升,这样电路进入平衡状态,电压钳位单元的输出端电压被钳位到Vdq。这样存储单元2的漏极电位被电压钳位单元固定在设定电压值Vdp,因此,伪电压提供电路能为连接的位线提供伪电压。
本实施例的低电压由低电平产生电路产生,低电平产生电路的基本结构可以是一个MOS晶体管,电路连接方式参见图5,MOS晶体管漏级3接地,源极4通过位线选通装置连接位线,栅极5接控制端。当控制端开启时,MOS晶体管导通,通过位线选通装置连接的位线被置为低电平;当控制端关闭时,MOS晶体管截止,通过位线选通装置连接的位线浮空。
本实施例的高电压由电流读取电路产生,电流读取电路可以为一个灵敏放大器或伪灵敏放大器,具体结构参见图6,其基本结构包括与模拟电源VDDA连接的两个PMOS电流镜6、电流判决单元和电压钳位单元,其中由PMOS晶体管组成的电流镜4的一个镜像支路连接电压钳位单元后通过位线选通装置为被读取存储单元7的一根位线施加电压,同时被读取存储单元7的位线电位被电压钳位单元固定在设定电压值Vdp,电压值Vdp为第二读取电压,被读取存储单元5的另一根位线通过位线选通装置施加电平产生电路(在图中没有示出)产生的第一读取电压,产生读取电流I。电流镜6的另一个镜像支路通过感测点C与电流源A一端连接,电流源的另一端接地,所述判决单元连接在感测点C上。
本实施例的电流读取电路的判决单元可以采用反相器,所述反相器的输入端连接在电流读取电路的感测点C,所述反相器的输出端输出镜像读取电流Im与电流源A提供的预设参考电流值的比较结果,该比较结果反映存储单元Celln+1中存储的信息。
本实施例的电流读取电路的电压钳位单元可以包括反相器和NMOS晶体管,参见图7,其中,NMOS晶体管11的源极12为电压钳位单元的输入端,漏极13为所述电压钳位单元的输出端,漏端13与反相器10的输入端连接,反相器10的输出端与NMOS晶体管11的栅极连接。
本实施例的存储阵列单元信息读取方法中,选通存储阵列的多根连续位线由位线选通装置根据选通控制信号实现,位线选通装置是本实施例的存储阵列单元信息读取方法实现的一个重要部分,位线选通装置是控制位线与其他读出电路(如电流读取电路)连接关系的电路装置,通过位线选通装置预译码电路产生的选通控制信号进行控制,相当于一个电学开关。位线选通装置的最基本单元是MOS晶体管,MOS晶体管的源极和漏极分别连接位线和读出电路,栅极连接位线选通控制信号。
在实际存储阵列单元信息读取***中,位线选通装置有多种结构,本实施例的位线选通装置可以采用一个选通控制信号选通一根位线的选通结构。参见图8中存储阵列单元信息读取时选通装置连接示意图,位线选通装置包括多个MOS晶体管M1、M2、M3...,位线选通控制信号S1选通MOS晶体管M1,存储阵列的位线BLn通过MOS晶体管M1与低电平产生电路连接;位线选通控制信号S2选通MOS晶体管M2,存储阵列的位线BLn+1通过MOS晶体管M2与电流读取电路连接;位线选通控制信号S3选通MOS晶体管M3,存储阵列的位线BLn+2通过MOS晶体管M3与伪电压提供电路连接;位线选通控制信号S4选通MOS晶体管M4,存储阵列的位线BLn+3通过MOS晶体管M4与伪电压提供电路连接。
参见图2,在本实施例中,对存储单元Celln+1进行信息读取时,每个存储单元等效为一个电阻,位线选通装置同时选通多根位线,使位线BLn施加低电平产生电路产生的第一读取电压、位线BLn+1施加电流读取电路的设定电压值Vdp,位线BLn+2和BLn+3施加伪电压提供电路的设定电压值Vdp,分别对位线BLn、BLn+1、BLn+2和BLn+3同步进行充电,使存储单元Celln+1的位线BLn和BLn+1之间存在电位差Vdp,产生读取电流I;位线BLn+1、BLn+2和BLn+3的电位相等,在存储单元Celln+2和Celln+3的两端不存在电位差,存储单元Celln+2和Celln+3上不产生泄露电流。经过电流读取电路的判决电路对读取到的电流与预设的参考电流的比较,即可反映出存储单元Celln+1中存储的信息。由于判断存储单元中存储的信息是“0”还是“1”取决于读取电流I的大小,在消除了邻近位线的电位差之后,有效避免了泄漏电流的影响,读取电流的值等于流过被读取存储单元Celln+1的电流值。本发明的技术方案消除了泄漏电流对读取电流的影响,提高了存储单元的信息读取的精确度。
本实施例的方法应用于整个存储阵列如图9所示,多个存储单元组成的存储阵列,字线WLn控制第n行存储单元的开启与关断,字线WLm控制第m行存储单元的开启与关断,预译码电路产生的选通控制信号选通位线选通制作的连续的四个MOS晶体管,使存储阵列中四根连续位线与选通装置的另外一端导通,这四根连续位线可以位于存储阵列中的任何位置,如位线BLn、BLn+1、BLn+2和BLn+3被选通,或者位线BLm、BLm+1、BLm+2和BLm+3被选通,选通装置使四根连续位线分别施加低电平产生电路产生的第一读取电压、电流读取电路产生的第二读取电压和两个伪电压提供电路产生的伪电压。
本发明还提供了一种存储阵列信息读取***,参见图10,包括存储单元阵列、低电平产生电路、电流读取电路、位线选通装置、字线选通装置和多个伪电压提供电路,其中,
低电平产生电路、电流读取电路和多个伪电压提供电路分别通过位线选通装置与存储阵列的连续多根位线中的一根连接;
位线选通装置与存储阵列的位线连接;字线选通装置与存储阵列的字线连接;
伪电压施加电路与电流读取电路提供的电压相同;低电平产生电路、电流读取电路与伪电压施加电路同步工作;
低电平产生电路通过位线选通装置与被读取存储阵列单元的一根位线连接;电流读取电路通过位线选通装置与被读取存储阵列单元的另一根位线连接;多个伪电压施加电路通过位线选通装置分别与被读取存储单元的连接电流读取电路的位线相邻的连续多根位线连接。
位线选通装置的结构可以包括多个MOS晶体管,一个MOS晶体管的栅极仅连接一个所述位线选通控制信号,源极仅连接一根位线,漏极连接低电平产生电路、伪电压提供电路或电流读取电路。
电流读取电路可以为一个灵敏放大器或伪灵敏放大器,其基本结构包括与模拟电源VDDA连接的PMOS电流镜、电流判决单元和电压钳位单元,其中由PMOS晶体管组成的电流镜的一个镜像支路连接电压钳位单元后通过位线选通装置连接被读取存储单元的位线,同时被读取存储单元的一根位线电位被电压钳位单元固定在设定电压值Vdp;电流镜的另一个镜像支路通过感测点与电流源的一端连接,电流源的另一端接地,所述判决单元连接在感测点上。其中,判决单元可以采用反相器,所述反相器的输入端连接在电流读取电路的感测点,所述反相器的输出端输出镜像读取电流Im与电流源A提供的预设参考电流值的对比结果;电压钳位单元可以包括反相器和NMOS晶体管,NMOS晶体管的源极为电压钳位单元的输入端,漏极为所述电压钳位单元的输出端,漏端与反相器的输入端连接,反相器的输出端与NMOS晶体管的栅极连接。
伪电压提供电路的基本结构可以包括PMOS晶体管和电压钳位单元,所述PMOS晶体管的源极和衬底耦接在模拟电源上,漏极和栅极耦接在所述电压钳位单元的输入端,电压钳位单元的输出端通过位线选通装置与存储单元的位线连接。伪电压提供电路的电压钳位单元与电流读取电路的电压钳位单元都将电压固定在设定电压值Vdp。其中,电压钳位单元可以包括反相器和NMOS晶体管,NMOS晶体管的源极为电压钳位单元的输入端,漏极为所述电压钳位单元的输出端,漏极与反相器的输入端连接,反相器的输出端与NMOS晶体管的栅极连接。
进行存储阵列单元信息读取操作时,字线选通控制信号通过字线选通装置选通被读取存储单元的字线,位线选通控制信号通过位线选通装置选通被读取存储单元的连续多根位线,其中,低电平产生电路通过位线选通装置与被读取存储阵列单元的一根位线连接;电流读取电路通过位线选通装置与被读取存储阵列单元的另一根位线连接;多个伪电压提供电路通过位线选通装置分别与被读取存储单元的连接电流读取电路的位线相邻的连续多根位线连接。低电平产生电路、电流读取电路与伪电压提供电路同步对各自连接的位线进行充电,电流读取电路读取被读取存储单元的电流,确定该被读取存储单元中存储的信息。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (12)
1.一种存储阵列单元信息读取方法,其特征在于,
选通被读取存储单元的字线;选通存储阵列的多根连续位线,其中
在所述被读取存储单元的一根位线施加第一读取电压,另一根位线施加第二读取电压,所述第二读取电压高于第一读取电压;与所述被读取存储单元施加第二读取电压的位线相邻的连续多根位线施加伪电压,所述伪电压与所述第二读取电压相等;
比较被读取存储单元上产生的电流与预设电流值确定所述被读取存储单元的存储信息。
2.根据权利要求1所述的存储阵列单元信息读取方法,其特征在于,所述与所述被读取存储单元施加第二读取电压的位线相邻的连续多根位线施加伪电压为:
输入电压经过包含反相器和NMOS晶体管的反馈电路在电路输出端将电压钳位为所述伪电压,并将所述伪电压施加在与所述电路输出端连接的所述位线。
3.根据权利要求1或2所述的存储阵列单元信息读取方法,其特征在于,所述选通存储阵列的多根连续位线为:
多个选通控制信号控制多个MOS晶体管导通,其中,一个选通控制信号控制一个MOS晶体管的源极和漏极导通,使连接在一个MOS晶体管的源极的连续多根位线中的一根位线施加连接在漏极的所述第一读取电压、第二读取电压或伪电压。
4.根据权利要求1或2所述的存储阵列单元信息读取方法,其特征在于,所述在所述被读取存储单元的一根位线施加第一读取电压为:
控制源极接地的MOS晶体管的源极和漏极导通为所述位线施加第一读取电压。
5.根据权利要求1或2所述的存储阵列单元信息读取方法,其特征在于,所述在所述被读取存储单元的另一根位线施加第二读取电压为:
输入电压经过包括2个PMOS晶体管的电流镜的一支后被包含反相器和MOS晶体管的反馈电路在输出端将电压钳位为所述第二读取电压,并将所述第二读取电压施加在所述被读取存储单元的另一根位线。
6.根据权利要求5所述的存储阵列单元信息读取方法,其特征在于,所述比较被读取存储单元上产生的电流与预设电流值确定所述被读取存储单元的存储信息为:
读取在被读取存储单元施加高电压的位线的读取电流;
被读取存储单元上产生的电流在所述电流镜的另一支产生镜像电流;
所述镜像电流与预设电流值进行比较,经过包含反相器的判决电路判决得到所述被读取存储单元的存储信息。
7.根据权利要求1或2所述的存储阵列单元信息读取方法,其特征在于,与所述被读取存储单元施加第二读取电压的位线相邻的两根连续位线施加伪电压。
8.一种存储阵列单元信息读取***,包括存储单元阵列、低电平产生电路、电流读取电路、位线选通装置和字线选通装置,其特征在于,还包括多个伪电压提供电路,
所述伪电压提供电路与所述电流读取电路提供相同的电压,电流读取电路提供相同的电压高于所述低电平产生电路产生的电压;所述低电平产生电路、电流读取电路与伪电压提供电路同步工作;
所述字线选通装置选通被读取存储单元的字线;所述位线选通装置根据位线选通控制信号同时选通所述存储阵列的多根连续位线;
所述低电平产生电路通过位线选通装置与被读取存储阵列单元的一根位线连接;所述电流读取电路通过位线选通装置与被读取存储阵列单元的另一根位线连接;多个所述伪电压提供电路通过位线选通装置分别与被读取存储单元的连接电流读取电路的位线相邻的连续多根位线连接。
9.根据权利要求8所述的存储阵列单元信息读取***,其特征在于,所述伪电压提供电路包括电压钳位单元和一个PMOS晶体管,其中,
所述PMOS晶体管的源极和衬底耦接在模拟电源上,漏极和栅极耦接在所述电压钳位单元的输入端;
所述电压钳位单元的输出端接所述位线选通装置;
所述电压钳位单元将所述电流读取电路的电压钳位在设定电压。
10.根据权利要求9所述的存储阵列单元信息读取***,其特征在于,所述伪电压提供电路的电压钳位单元包括一个反相器和一个NMOS晶体管,其中,
所述NMOS晶体管的源极为所述电压钳位单元的输入端,漏极为所述电压钳位单元的输出端,漏极与所述反相器的输入端连接,栅极与所述反相器的输出端连接;所述电压钳位单元的输出端与所述选通装置连接。
11.根据权利要求8-10所述的存储阵列单元信息读取***,其特征在于,所述位线选通装置包括多个MOS晶体管,一个所述位线选通控制信号连接一个所述MOS晶体管的栅极,一根所述位线连接一个所述MOS晶体管的源极,低电平产生电路、伪电压提供电路或电流读取电路连接所述MOS晶体管的漏极。
12.根据权利要求9或10所述的存储阵列单元信息读取***,其特征在于,两个所述伪电压提供电路通过位线选通装置与被读取存储单元的连接电流读取电路的位线相邻的连续两根位线连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110391799.8A CN102420009B (zh) | 2011-11-30 | 2011-11-30 | 一种存储阵列单元信息读取方法及*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110391799.8A CN102420009B (zh) | 2011-11-30 | 2011-11-30 | 一种存储阵列单元信息读取方法及*** |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102420009A true CN102420009A (zh) | 2012-04-18 |
CN102420009B CN102420009B (zh) | 2015-03-04 |
Family
ID=45944376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110391799.8A Active CN102420009B (zh) | 2011-11-30 | 2011-11-30 | 一种存储阵列单元信息读取方法及*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102420009B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112071352A (zh) * | 2020-11-16 | 2020-12-11 | 深圳市芯天下技术有限公司 | 非易失型闪存降低读电流的方法、电路、存储介质和终端 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1411001A (zh) * | 2001-09-27 | 2003-04-16 | 夏普公司 | 位线控制译码器电路,半导体贮存器件及其数据读出方法 |
US20080225600A1 (en) * | 2007-03-14 | 2008-09-18 | Hynix Semiconductor Inc. | Method of reading data in a non-volatile memory device |
CN102148051A (zh) * | 2010-02-10 | 2011-08-10 | 上海宏力半导体制造有限公司 | 存储器和灵敏放大器 |
-
2011
- 2011-11-30 CN CN201110391799.8A patent/CN102420009B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1411001A (zh) * | 2001-09-27 | 2003-04-16 | 夏普公司 | 位线控制译码器电路,半导体贮存器件及其数据读出方法 |
US20080225600A1 (en) * | 2007-03-14 | 2008-09-18 | Hynix Semiconductor Inc. | Method of reading data in a non-volatile memory device |
CN102148051A (zh) * | 2010-02-10 | 2011-08-10 | 上海宏力半导体制造有限公司 | 存储器和灵敏放大器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112071352A (zh) * | 2020-11-16 | 2020-12-11 | 深圳市芯天下技术有限公司 | 非易失型闪存降低读电流的方法、电路、存储介质和终端 |
Also Published As
Publication number | Publication date |
---|---|
CN102420009B (zh) | 2015-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102426852B (zh) | 一种存储阵列单元信息读取方法及*** | |
CN108962332B (zh) | 内存***及感测装置 | |
US8681540B2 (en) | Tile-level snapback detection through coupling capacitor in a cross point array | |
US9514797B1 (en) | Hybrid reference generation for ferroelectric random access memory | |
US8325536B2 (en) | Current sink system for source-side sensing | |
CN107045893B (zh) | 一种消除闪存编程干扰的电路 | |
CN101986389B (zh) | 闪存单元、闪存装置及其编程方法 | |
CN102394109A (zh) | 闪存 | |
CN105185404B (zh) | 电荷转移型灵敏放大器 | |
CN101763887B (zh) | 一种存储器单元读取装置及读取方法 | |
CN102426848A (zh) | 一种存储阵列单元信息读取方法及*** | |
CN102420004A (zh) | 一种电流模灵敏放大器 | |
CN103824597B (zh) | 存储器、存储单元的读取电路及读取方法 | |
CN103903650A (zh) | 存储器阵列及其控制方法和闪存 | |
US8693260B2 (en) | Memory array with two-phase bit line precharge | |
CN102436850A (zh) | 检测读取操作对临近单元干扰的方法 | |
CN105518792A (zh) | 半导体存储装置和存储数据的读取方法 | |
CN103312311B (zh) | 一种用于电平转换的集成电路及其方法 | |
TWI523013B (zh) | 於交叉點陣列中透過耦合電容器之地磚層級突返檢測技術 | |
CN102420009B (zh) | 一种存储阵列单元信息读取方法及*** | |
CN102420008A (zh) | 一种存储阵列单元信息读取方法及*** | |
CN102426859B (zh) | 检测读取速度受到干扰的方法和检测编程干扰的方法 | |
CN108511021B (zh) | 一种虚拟接地闪存读取电路 | |
CN103811062B (zh) | 存储器及存储器的读取方法 | |
CN204667887U (zh) | 存储器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |