一种存储器单元读取装置及读取方法
技术领域
本发明属于半导体存储器器件领域,涉及半导体存储器单元数据的读取,具体涉及一种存储器单元的读取装置及读取方法。
背景技术
半导体存储器器件通常包括多条字线(Word-line,WL)、位线(Bit-line,BL)以及位于字线和位线各交点配置的存储单元(Memory-cell,MC),每个存储单元用以记录一个字节的数据,通过读取所选存储单元上的数据来实现对存储器所存储数据的输出。由于存储器阵列为虚地阵列结构,该阵列中并没有真正的共源极,因此,在存储单元读取过程中,通常将位于所选单元旁边的存储单元所连接的位线接地,视为地线。
美国专利US6529412B1提供了一种源端读取方法,图1即为该专利提供的源端电压存储器单元数据读取方法电路图。如图1所示,读出电路100为电压读出电路,所选则存储单元上流过的电流Icell110经由电流-电压转换器130转换为存储单元电压Vcell150后,输入到读出放大器(Sense Amplifier,S.A.)170的反相端,而参考电流Iref 120经由电流-电压转换器140转换为参考电压Vref 160后,输入到读出放大器170的同相端,读出放大器170的输出即为该存储单元的读出数据180,其中,电流-电压转换器130、140集成在前置放大电路705中。然而,采用电压读取方法将带来较大的延时,使存储器数据读取速度较慢,不适用于NOR闪存***等高速存储器。
相比较于电压读取方法,直接读取所选存储单元电流的方法具有更高的速度,大大降低了读取时间。
图2为现有技术中常用的漏端电流读取方法电路图。如图2所示,存储器阵列包括多根字线WL、位线BL以及位于字线WL和位线BL交叉位置的存储单元,其中,字线将位于同一行的存储单元MOS晶体管的控制栅连接在一起,而位线则将位于同一列的存储单元MOS晶体管的源极连接在一起。如图2所示,当选择读取存储单元A的数据时,选通控制信号YA、YB均为高电平,选通晶体管MC1、MC2处于导通状态,存储单元A被选择,此时,存储单元A所在行的字线WL<m>置于高电位,而其他字线WL置于低电位,存储单元A处于导通状态。初始时,所有位线BL均置于参考电压Vref,该参考电压Vref值约为1.2V,随后,存储单元A的源极S所连接的位线BL<k>接地,而其漏极D所连接的位线BL<k+1>则连接读取装置200,其他位线BL均悬空。此时,位线BL<k+1>上的电流即为存储单元A的电流IA,在比较器I1的反馈作用下,晶体管Mi漏端D电压被钳制为参考电压Vref,单元电流IA作为读出放大电路201的输入电流,经由晶体管Mi输入到由晶体管M3、M4组成的恒流源电路中,并在晶体管M4上产生与之电流值相等的镜像电流I4,该电流210与参考电流Iref进行比较,当电流值大于参考电流Iref时,读出“1”,若电流值小于参考电流Iref,则读出“0”。
从漏端电流读取方法的数据读取速度高于电压读取方法,然后,该方法中,数据读取电路连接所选存储单元漏端的位线,读取电路及读出放大电路所需的参考电压Vref与预充电电压VDD电压值非常接近,这使得读出放大电路201中晶体管M3、M4的可工作电压范围非常小,容易造成读取数值的不准确。
发明内容
本发明要解决的技术问题是,提供一种存储器单元读取装置,加快存储单元数据读取速度,并增大可工作电源电压范围。
为解决上述技术问题,本发明提供的存储器单元读取装置用以读取存储器中所选定存储单元存储的数据,该存储单元依据所存储的数据输出单元电流,且该存储单元源端的输出电流作为本发明存储器单元读取装置的输入,在第一比较器和第二比较器的反馈作用下,表现为第三晶体管的电流,并与参考电流进行比较,据以判断并输出存储单元所存储的数据。
具体的讲,本发明提供的存储器单元读取装置包括:
参考单元,用以提供参考电压和参考电流;
读出放大电路,包括第一恒流源电路和第一晶体管,其中:第一恒流源电路包括第二晶体管和第三晶体管,且第一晶体管的源端与第二晶体管的源端相连接;
第二恒流源电路,包括第四晶体管和第五晶体管;
第一比较器,用以接收参考电压,并将第一晶体管和第五晶体管的漏电压均钳制为参考电压;
第二比较器,用以接收参考电压,并将第四晶体管的漏电压钳制为参考电压。
本发明提供的存储器单元读取装置中,第一晶体管、第四晶体管、第五晶体管为NMOS晶体管,第二晶体管、第三晶体管为PMOS晶体管,且第四、第五晶体管的源端均接地以及第二、第三晶体管的漏端均接电源电压,此外,该存储器单元读取装置中,第一比较器可被多路读出放大电路共用。
本发明还提供了一种存储器单元读取方法,该方法采用上述提供的存储器单元读取装置,用以读取存储器中某一存储单元的数据,该存储单元依据所存储的数据输出一单元电流,该方法包括:
接收该单元电流;
接收参考电流;
该单元电流经恒流源电路输入读出放大电路;
该单元电流表现为读出放大器的输出,并与参考电流进行比较,据以判断输出该存储单元所存储的数据。
本发明提供的存储器单元读取方法中,参考电流由一参考单元提供,该参考单元同时还输出一参考电压,该参考电压范围为0.10V~0.80V,组成恒流源电路的栅极相互连接的两晶体管漏电压在比较器的反馈作用下均被钳制为该参考电压。
本发明的技术效果是,采用存储单元的输出单元电流作为读取装置的输入及输出比较对象,大大减小了数据读取时间,提高读取速度,更适于高速闪存等存储器件的应用。与此同时,本发明提供的存储器单元读取装置及读取方法中,采用比较器将第四晶体管和第五晶体管的漏电压钳制为参考电压,使其在线性区即可进入正常工作状态,增大了存储器单元读取装置的可工作电源电压范围,在实际数据读取过程中,大大提高了数据读取的准确性。
附图说明
图1为源端电压存储器单元数据读取方法电路图;
图2为漏端电流存储单元器数据读取方法电路图;
图3a为本发明提供的源端电流存储器单元数据读取装置工作电路图;
图3b为本发明提供的存储器单元读取装置放大电路图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面结合附图对本发明作进一步的详细描述。
图3a为依照本发明提供的源端电流存储器单元数据读取装置一较佳实施方式的存储器读取装置工作电路图。
存储器单元读取装置300用以读取存储器中所选定存储单元存储的数据。本具体实施方式中,所选存储单元A依据所存储的数据输出单元电流IA,且该存储单元A源端S的输出电流IA作为存储器单元读取装置300的电流输入,在第一比较器I1和第二比较器I2的反馈作用下,经由第二恒流源电流320,表现为第三晶体管M3的电流I3,并与参考电流Iref进行比较,据以判断并输出存储单元A所存储的数据DOUT。
如图3a所示,存储器结构包括多条字线WL和位线BL,且在字线WL和位线BL交叉位置设置有存储单元。每条字线WL连接位于同一行的存储单元控制栅,位线BL连接位于同一列的存储单元源/漏端。
图3b为本具体实施方式提供的存储器单元读取装置300放大电路图。
如图3b所示,本具体实施方式提供的存储器单元读取装置300包括:参考单元301,读出放大电路302,第二恒流源电路320,第一比较器I1和第二比较器I2。其中,参考单元301用以提供参考电压Vref和参考电流Iref;第二恒流源电路320包括第四晶体管M4和第五晶体管M5,用以将存储单元A的电流IA转换为第五晶体管M5的镜像电流I5;读出放大电路302包括第一恒流源电路310和第一晶体管Mi,其中:第一恒流源电路310包括第二晶体管M2和第三晶体管M3,且第一晶体管Mi的源端S与第二晶体管M2的源端S相连接;第一比较器I1同相输入端用以接收参考电压Vref,反相输入端用以连接第五晶体管M5和第一晶体管Mi的漏端D,将第五晶体管M5和第一晶体管Mi的漏电压均钳制为参考电压Vref,其输出端连接第一晶体管Mi的控制栅G;第二比较器I2同相输入端用以接收参考电压Vref,反相输入端用以连接第四晶体管M4的漏端D,将第四晶体管M4的漏电压钳制为参考电压Vref,其输出端连接第四晶体管M4的控制栅G。
作为最佳实施例,第一晶体管Mi、第四晶体管M4、第五晶体管M5均为NMOS晶体管,第二晶体管M2、第三晶体管M3为PMOS晶体管,且第四晶体管M4、第五晶体管M5的源端S均接地GND以及第二晶体管M2、第三晶体管M3的漏端D均接电源电压V'dd。
作为可选实施方案,存储器单元读取装置300的第一比较器I1被多路读出放大电路302共用。
在存储单元A数据读取过程中,存储单元A所在行的字线WL<m>置于高电位,其他字线WL置于低电位,选通控制信号YA、YB为高电位,晶体管MC1和晶体管MC2组成的选通电路导通,此时,存储单元A被选中。初始状态下,所有位线BL均置于参考电压Vref,参考电压值Vref范围为0.10V~0.80V;数据读取过程中,存储单元A漏端D所连接的位线BL<k+1>置于预充电电压VDD,VDD为存储单元A的正常工作电压,存储单元A源端S所连接的位线BL<k>连接数据读取装置300,其他位线BL悬空。此时,存储单元A的源漏电流IA直接作为存储单元读取装置300第二恒流源电路320的输入电流I4流入第四晶体管M4,并在第五晶体管M5上产生与存储单元A源漏电流IA大小相同的镜像电流I5,第五晶体管M5的镜像电流I5作为输入电流输入到读出放大电路302中,并经由第一晶体管Mi作为第一恒流源电路310的输入电流I2流入第二晶体管M2,并表现为第三晶体管M3的镜像电流I3,作为读出放大电路302的输出。该第三晶体管M3上的镜像电流I3与参考电流Iref进行比较,并据以判断输出该存储单元A所存储的数据DOUT。
作为又一实施例,存储器单元读取装置300的恒流源电路310/320还包括与晶体管M2/M3/M4/M5串联的阻抗器件,恒流源电路310/320输出的镜像电流值与单元电流IA相等或成比例,单元电流IA最终表现为电流值与之相等或成比例的第三晶体管M3上的镜像电流I3,作为读出放大电路302的输出。该第三晶体管M3上的镜像电流I3与参考电流Iref进行比较,并据以判断输出该存储单元A所存储的数据DOUT。
本具体实施方式还提供一存储器单元读取方法,该方法为存储单元源端电流读取方法。
本具体实施方式提供的源端电流存储单元数据读取方法用以读取存储器中某一存储单元的数据,参照图3a/3b所示存储器单元读取装置电路图,存储单元A依据所存储的数据输出一单元电流IA,该单元电流IA作为本具体实施方式所提供数据读取方法的读取对象以及比较对象。
具体得讲,本具体实施方式提供的存储器单元读取方法包括:
接收该单元电流IA;
接收参考电流Iref;
该单元电流IA经恒流源电路320输入读出放大电路302;
该单元电流IA表现为读出放大电路302的输出I3,并与参考电流Iref进行比较,据以判断输出该存储单元A所存储的数据。
在本具体实施方式中,参考电流Iref由参考单元301提供,该参考单元301同时还输出一参考电压Vref,该参考电压Vref范围为0.10V~0.80V。
作为最佳实施例,第二恒流源电路320包括第四晶体管M4和第五晶体管M5,第四、第五晶体管M4、M5的栅极G相连,在第二比较器I2和第一比较器I1的反馈作用下,第四晶体管M4和第五晶体管M5的漏电压分别被钳制为参考电压Vref。单元电流IA经由第四晶体管M4在第五晶体管M5上产生与之电流值相等的镜像电流I5,镜像电流I5经由读出放大电路302中的第一晶体管Mi输入到第一恒流源电路310,并经由第二晶体管M2在第三晶体管M3上产生镜像电流I3,该镜像电流I3电流值仍与单元电流IA相同,作为读出放大电路302的输出,并与参考电流Iref进行比较,据以输出该存储单元A所存储的数据DOUT。
作为可选实施例,恒流源电路310/320还包括与晶体管M2/M3/M4/M5串联的阻抗器件,单元电流IA经由恒流源电路310/320后,所表现的输出镜像电流值与单元电流IA相等或成比例,最终表现为输出放大电路302中第三晶体管M3的镜像电流I3,作为读出放大电路302的输出,并与参考电流Iref进行比较,据以输出该存储单元A所存储的数据DOUT。
本存储器单元读取方法所涉及的数据读取及数据比较对象均为电流,其读取速度优于以电压作为比较对象的源/漏端电压读取方法。此外,由于该方法采用源端电流作为读取对象,在读取过程中所涉及到的参考电压Vref值为0.10V~0.80V,远小于晶体管的工作电压VDD,且在该方法中,第二恒流源电路320中的第四、第五晶体管M4、M5漏电压均被钳制为参考电压Vref,第四、第五晶体管M4、M5在线性区即可进入工作状态,很大程度的增大了可工作电源电压范围,使得读出数据更为准确。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解,除了如所附的权利要求所限定的,本发明不限于在说明书中所述的具体实施例。