CN112071352A - 非易失型闪存降低读电流的方法、电路、存储介质和终端 - Google Patents

非易失型闪存降低读电流的方法、电路、存储介质和终端 Download PDF

Info

Publication number
CN112071352A
CN112071352A CN202011279293.3A CN202011279293A CN112071352A CN 112071352 A CN112071352 A CN 112071352A CN 202011279293 A CN202011279293 A CN 202011279293A CN 112071352 A CN112071352 A CN 112071352A
Authority
CN
China
Prior art keywords
module
modules
spi interface
interface module
spi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011279293.3A
Other languages
English (en)
Other versions
CN112071352B (zh
Inventor
冯鹏亮
陈维荣
陈慧
王文静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xtx Technology Inc
Original Assignee
XTX Technology Shenzhen Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XTX Technology Shenzhen Ltd filed Critical XTX Technology Shenzhen Ltd
Priority to CN202011279293.3A priority Critical patent/CN112071352B/zh
Publication of CN112071352A publication Critical patent/CN112071352A/zh
Application granted granted Critical
Publication of CN112071352B publication Critical patent/CN112071352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种非易失型闪存降低读电流的方法、电路、存储介质和终端，接收NOR FLASH进行读操作的指令并判断NOR FLASH是否进入读操作状态，根据判断结果得出控制指令；根据所述控制指令控制是否关断SPI接口模块中与读操作不相关的模块的输入信号；通过对SPI接口模块进行有针对性的功能划分，将数据输出逻辑划分在一个子模块内，此模块的时钟和数据流正常工作；而其他子模块的电路由于并不参与读操作的过程，则将其输入信号做逻辑控制门处理，这些模块的输入信号将会被完全关断，这样就会完全消除了这几个模块的动态电流，也就降低了整个芯片在读操作状态下的总电流。

Description

非易失型闪存降低读电流的方法、电路、存储介质和终端
技术领域
本发明涉及非易失型闪存技术领域，尤其涉及的是一种非易失型闪存降低读电流的方法、电路、存储介质和终端。
背景技术
NOR FLASH作为一种非易失性闪存，在TWS（真无线蓝牙）等移动电池应用场景中对读功耗的要求越来越高。原有电路结构只是针对插电应用，并没有考虑到低功耗的问题。由于全局的时钟走线和数据走线到所有的逻辑模块（如图1所示），在读的时候会有不必要的翻转，这也就导致读功耗时整个芯片的总电流过大，满足不了客户新需求。
因此，现有的技术还有待于改进和发展。
发明内容
本发明的目的在于提供一种非易失型闪存降低读电流的方法、电路、存储介质和终端，旨在解决现有的NOR FLASH原有电路结构只针对插电应用，没有考虑低功耗需要，在读操作时芯片的总电流过大的问题。
本发明的技术方案如下：一种非易失型闪存降低读电流的方法，其中，具体包括以下步骤：
接收NOR FLASH进行读操作的指令并判断NOR FLASH是否进入读操作状态，根据判断结果得出控制指令；
根据所述控制指令控制是否关断SPI接口模块中与读操作不相关的模块的输入信号。
所述的非易失型闪存降低读电流的方法，其中，所述与读操作不相关的模块的输入信号，包括与读操作不相关的模块的数据输入信号和时钟输入信号。
所述的非易失型闪存降低读电流的方法，其中，通过对SPI接口模块中与读操作不相关的模块的输入信号做逻辑门控制处理，以关断SPI接口模块中与读操作不相关的模块的输入信号。
一种非易失型闪存降低读电流的电路，其中，包括：
SPI接口模块，包括与读操作相关的模块和与读操作不相关的模块，接收NOR FLASH进行读操作的指令并判断NOR FLASH是否进入读操作状态，根据判断结果得出控制指令；
关断模块，根据所述控制指令控制是否关断SPI接口模块中与读操作不相关的模块的输入信号。
所述的非易失型闪存降低读电流的电路，其中，所述关断模块采用与门，通过与门关断SPI接口模块中与读操作不相关的模块的输入信号。
所述的非易失型闪存降低读电流的电路，其中，所述SPI接口模块包括SPI状态机，通过SPI状态机接收NOR FLASH进行读操作的指令并判断NOR FLASH是否进入读操作状态，根据判断结果得出控制指令。
所述的非易失型闪存降低读电流的电路，其中，所述与读操作相关的模块包括输出模块、计数器和SPI状态机，所述与读操作不相关的模块包括输入模块和其他模块。
所述的非易失型闪存降低读电流的电路，其中，所述输出模块的一端与SPI接口模块的引脚so连接，输出模块的另一端连接至算法逻辑模块，输出模块的一端还与SPI接口模块的引脚sck连接；计数器与SPI接口模块的引脚sck连接，SPI状态机一端与SPI接口模块的引脚sck连接，SPI状态机另一端和与门的其中一个输入端连接，与门的输出端与输入模块连接，与门的输出端与其他模块连接，与门的另一个输入端与SPI接口模块的引脚sck连接。
一种存储介质，其中，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行上述任一项所述的方法。
一种终端设备，其中，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行上述任一项所述的方法。
本发明的有益效果：本发明通过提供一种非易失型闪存降低读电流的方法、电路、存储介质和终端，通过对SPI接口模块进行有针对性的功能划分，将数据输出逻辑划分在一个子模块内，此模块的时钟和数据流正常工作；而其他子模块的电路由于并不参与读操作的过程，则将其输入信号做逻辑控制门处理，这些模块的输入信号将会被完全关断，这样就会完全消除了这几个模块的动态电流，也就降低了整个芯片在读操作状态下的总电流。
附图说明
图1是现有技术中NOR FLASH的全局时钟走线和数据走线到所有逻辑模块的示意图。
图2是本发明中非易失型闪存降低读电流的方法的步骤流程图。
图3是本发明中非易失型闪存降低读电流的电路的示意图。
图4是本发明中非易失型闪存降低读电流的电路的连接示意图。
图5是本发明中终端的示意图。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
如图2所示，一种非易失型闪存降低读电流的方法，具体包括以下步骤：
S1：接收NOR FLASH进行读操作的指令并判断NOR FLASH是否进入读操作状态，根据判断结果得出控制指令；
S2：根据所述控制指令控制是否关断SPI接口模块中与读操作不相关的模块的输入信号。
在某些具体实施例中，所述与读操作不相关的模块的输入信号，包括与读操作不相关的模块的数据输入信号和时钟输入信号。
在某些具体实施例中，通过对SPI接口模块中与读操作不相关的模块的输入信号做逻辑门控制处理，以关断SPI接口模块中与读操作不相关的模块的输入信号。
其中，对SPI接口模块进行有针对性的功能划分：将数据输出（读）逻辑划分在一个子模块内，此模块的时钟和数据流正常工作；而其他子模块的电路由于并不参与读操作的过程，则将其输入信号（包括了数据输入信号和时钟输入信号）做“门控”处理，这些模块的输入信号将会被完全关断，这样就会完全消除了这几个模块的动态电流，也就降低了整个芯片在读操作状态下的总电流。
如图3所示，一种非易失型闪存降低读电流的电路，包括：
SPI接口模块，包括与读操作相关的模块和与读操作不相关的模块，接收NOR FLASH进行读操作的指令并判断NOR FLASH是否进入读操作状态，根据判断结果得出控制指令；
关断模块，根据所述控制指令控制是否关断SPI接口模块中与读操作不相关的模块的输入信号。
在某些具体实施例中，所述与读操作相关的模块包括输出模块、计数器和SPI状态机，所述与读操作不相关的模块包括输入模块和其他模块（即SPI接口模块中除去输出模块、计数器、SPI状态机和输入模块的其他模块）。
在某些具体实施例中，所述关断模块采用与门，通过与门关断SPI接口模块中与读操作不相关的模块的输入信号。
在某些具体实施例中，通过SPI状态机接收NOR FLASH进行读操作的指令并判断NOR FLASH是否进入读操作状态，根据判断结果得出控制指令。
本实施例中，所述输出模块的一端与SPI接口模块的引脚so连接，输出模块的另一端连接至算法逻辑模块，输出模块的一端还与SPI接口模块的引脚sck连接；计数器与SPI接口模块的引脚sck连接，SPI状态机一端与SPI接口模块的引脚sck连接，SPI状态机另一端和与门的其中一个输入端连接，与门的输出端与输入模块连接，与门的输出端与其他模块连接，与门的另一个输入端与SPI接口模块的引脚sck连接。
如图4所示，将SPI接口模块重新划分成与读操作相关的模块和与读操作不相关的模块，在NOR FLASH执行读操作时，与读操作相关的模块始终没有被门控，与读操作不相关的模块的时钟会被门控，而门控的使能信号来自状态机的状态。当SPI 状态机解析到当前是读操作指令，并且进入到读操作状态后，会生成out_en_b使能信号，当次信号为有效时（低电平有效0），与读操作不相关的模块的时钟关闭，使SPI接口电路的功耗有显著的降低。
NOR FLASH处在读操作状态时，存储阵列的输出的内部数据总线数据随着外部的时钟（引脚sck）的翻转会有新的数据产生，通过输出模块输出到端口（引脚so）。此架构中，用门控对内部数据总线进行数据隔离，如图4中内部数据总线去到算法逻辑模块的数据被门控，从而使得算法逻辑模块（只用在擦除和编程时）在读操作的状态下没有动态功耗的消耗。使用这种电路架构，通过对时钟和数据的有效的门控，从而价低了整个芯片的读功耗。
请参照图5，本发明实施例还提供一种终端。如示，终端300包括处理器301和存储器302。其中，处理器301与存储器302电性连接。处理器301是终端300的控制中心，利用各种接口和线路连接整个终端的各个部分，通过运行或调用存储在存储器302内的计算机程序，以及调用存储在存储器302内的数据，执行终端的各种功能和处理数据，从而对终端300进行整体监控。
在本实施例中，终端300中的处理器301会按照如下的步骤，将一个或一个以上的计算机程序的进程对应的指令加载到存储器302中，并由处理器301来运行存储在存储器302中的计算机程序，从而实现各种功能：接收NOR FLASH进行读操作的指令并判断NORFLASH是否进入读操作状态，根据判断结果得出控制指令；根据所述控制指令控制是否关断SPI接口模块中与读操作不相关的模块的输入信号。
存储器302可用于存储计算机程序和数据。存储器302存储的计算机程序中包含有可在处理器中执行的指令。计算机程序可以组成各种功能模块。处理器301通过调用存储在存储器302的计算机程序，从而执行各种功能应用以及数据处理。
本申请实施例提供一种存储介质，所述计算机程序被处理器执行时，执行上述实施例的任一可选的实现方式中的方法，以实现以下功能：接收NOR FLASH进行读操作的指令并判断NOR FLASH是否进入读操作状态，根据判断结果得出控制指令；根据所述控制指令控制是否关断SPI接口模块中与读操作不相关的模块的输入信号。其中，存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（StaticRandom Access Memory, 简称SRAM），电可擦除可编程只读存储器（ElectricallyErasable Programmable Read-Only Memory, 简称EEPROM），可擦除可编程只读存储器（Erasable Programmable Read Only Memory, 简称EPROM），可编程只读存储器（Programmable Red-Only Memory, 简称PROM），只读存储器（Read-Only Memory, 简称ROM），磁存储器，快闪存储器，磁盘或光盘。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种非易失型闪存降低读电流的方法，其特征在于，具体包括以下步骤：
接收NOR FLASH进行读操作的指令并判断NOR FLASH是否进入读操作状态，根据判断结果得出控制指令；
根据所述控制指令控制是否关断SPI接口模块中与读操作不相关的模块的输入信号。
2.根据权利要求1所述的非易失型闪存降低读电流的方法，其特征在于，所述与读操作不相关的模块的输入信号，包括与读操作不相关的模块的数据输入信号和时钟输入信号。
3.根据权利要求1所述的非易失型闪存降低读电流的方法，其特征在于，通过对SPI接口模块中与读操作不相关的模块的输入信号做逻辑门控制处理，以关断SPI接口模块中与读操作不相关的模块的输入信号。
4.一种非易失型闪存降低读电流的电路，其特征在于，包括：
SPI接口模块，包括与读操作相关的模块和与读操作不相关的模块，接收NOR FLASH进行读操作的指令并判断NOR FLASH是否进入读操作状态，根据判断结果得出控制指令；
关断模块，根据所述控制指令控制是否关断SPI接口模块中与读操作不相关的模块的输入信号。
5.根据权利要求4所述的非易失型闪存降低读电流的电路，其特征在于，所述关断模块采用与门，通过与门关断SPI接口模块中与读操作不相关的模块的输入信号。
6.根据权利要求4所述的非易失型闪存降低读电流的电路，其特征在于，所述SPI接口模块包括SPI状态机，通过SPI状态机接收NOR FLASH进行读操作的指令并判断NOR FLASH是否进入读操作状态，根据判断结果得出控制指令。
7.根据权利要求5所述的非易失型闪存降低读电流的电路，其特征在于，所述与读操作相关的模块包括输出模块、计数器和SPI状态机，所述与读操作不相关的模块包括输入模块和其他模块。
8.根据权利要求7所述的非易失型闪存降低读电流的电路，其特征在于，所述输出模块的一端与SPI接口模块的引脚so连接，输出模块的另一端连接至算法逻辑模块，输出模块的一端还与SPI接口模块的引脚sck连接；计数器与SPI接口模块的引脚sck连接，SPI状态机一端与SPI接口模块的引脚sck连接，SPI状态机另一端和与门的其中一个输入端连接，与门的输出端与输入模块连接，与门的输出端与其他模块连接，与门的另一个输入端与SPI接口模块的引脚sck连接。
9.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行权利要求1至3任一项所述的方法。
10.一种终端设备，其特征在于，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行权利要求1至3任一项所述的方法。
CN202011279293.3A 2020-11-16 2020-11-16 非易失型闪存降低读电流的方法、电路、存储介质和终端 Active CN112071352B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011279293.3A CN112071352B (zh) 2020-11-16 2020-11-16 非易失型闪存降低读电流的方法、电路、存储介质和终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011279293.3A CN112071352B (zh) 2020-11-16 2020-11-16 非易失型闪存降低读电流的方法、电路、存储介质和终端

Publications (2)

Publication Number Publication Date
CN112071352A true CN112071352A (zh) 2020-12-11
CN112071352B CN112071352B (zh) 2021-03-02

Family

ID=73655992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011279293.3A Active CN112071352B (zh) 2020-11-16 2020-11-16 非易失型闪存降低读电流的方法、电路、存储介质和终端

Country Status (1)

Country Link
CN (1) CN112071352B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116580742A (zh) * 2023-07-14 2023-08-11 芯天下技术股份有限公司 Nor flash的复位方法、装置、存储芯片及设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2814583A1 (fr) * 2000-09-22 2002-03-29 St Microelectronics Sa Procede de lecture d'une cellule memoire et circuit de lecture associe
CN102403035A (zh) * 2010-09-10 2012-04-04 株式会社东芝 半导体集成电路及其控制***
CN102420009A (zh) * 2011-11-30 2012-04-18 中国科学院微电子研究所 一种存储阵列单元信息读取方法及***
CN202771456U (zh) * 2012-04-13 2013-03-06 无锡中科龙泽信息科技有限公司 一种无线存储sd卡
CN107272868A (zh) * 2017-04-22 2017-10-20 广州市泰斗电子科技有限公司 低功耗rdss基带芯片
CN107646133A (zh) * 2015-05-29 2018-01-30 硅存储技术公司 用于闪存存储器***的低功率操作
CN110929830A (zh) * 2019-11-01 2020-03-27 浙江悦和科技有限公司 一种uhf-rfid标签芯片的基带架构及状态控制方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2814583A1 (fr) * 2000-09-22 2002-03-29 St Microelectronics Sa Procede de lecture d'une cellule memoire et circuit de lecture associe
CN102403035A (zh) * 2010-09-10 2012-04-04 株式会社东芝 半导体集成电路及其控制***
CN102420009A (zh) * 2011-11-30 2012-04-18 中国科学院微电子研究所 一种存储阵列单元信息读取方法及***
CN202771456U (zh) * 2012-04-13 2013-03-06 无锡中科龙泽信息科技有限公司 一种无线存储sd卡
CN107646133A (zh) * 2015-05-29 2018-01-30 硅存储技术公司 用于闪存存储器***的低功率操作
CN107272868A (zh) * 2017-04-22 2017-10-20 广州市泰斗电子科技有限公司 低功耗rdss基带芯片
CN110929830A (zh) * 2019-11-01 2020-03-27 浙江悦和科技有限公司 一种uhf-rfid标签芯片的基带架构及状态控制方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116580742A (zh) * 2023-07-14 2023-08-11 芯天下技术股份有限公司 Nor flash的复位方法、装置、存储芯片及设备
CN116580742B (zh) * 2023-07-14 2023-09-26 芯天下技术股份有限公司 Nor flash的复位方法、装置、存储芯片及设备

Also Published As

Publication number Publication date
CN112071352B (zh) 2021-03-02

Similar Documents

Publication Publication Date Title
JP4749556B2 (ja) 割込強制レジスタを含む柔軟な割込コントローラ
US6643725B1 (en) Memory card having a buffer memory for storing testing instruction
CN100568187C (zh) 一种用于对调试消息进行掩码的方法和装置
US10921870B2 (en) System and method for hybrid power supply
CN104346265A (zh) 终端设备及其日志信息的获取方法和装置
US20170207998A1 (en) Channel selection in multi-channel switching network
CN103077060A (zh) 主备用bios的切换方法及装置、***
CN105183622A (zh) 基于安卓***的日志处理方法及装置
CN110941395A (zh) 动态随机存取存储器、内存管理方法、***及存储介质
CN104657224A (zh) 一种进程间通信的方法和装置
CN113127302A (zh) 一种板卡gpio的监控方法和装置
CN112071352B (zh) 非易失型闪存降低读电流的方法、电路、存储介质和终端
CN111984557A (zh) 数据处理方法、装置和***
CN102799248A (zh) 一种网络唤醒装置、计算机和网络唤醒方法
CN116339836A (zh) 一种资源访问方法、设备、可读存储介质及bmc芯片
CN112486245B (zh) 可重构阵列时钟门控控制方法、装置、设备及介质
CN112346556A (zh) 提高芯片低功耗效率的方法、装置、计算机设备及介质
CN103389893A (zh) 一种配置寄存器读写方法及装置
CN111177027A (zh) 动态随机存取存储器、内存管理方法、***及存储介质
CN109189638A (zh) 一种gpu驱动检测方法、装置、终端及存储介质
CN112564924B (zh) 计算机扩展卡及区块链终端设备
CN111951866B (zh) 非易失型闪存深睡眠低静态功耗的电路
CN113220368A (zh) 一种存储客户端资源隔离方法、***、终端及存储介质
CN112260967A (zh) 一种交换机电压调节方法、***、终端及存储介质
CN112506626A (zh) 一种应用程序的启动方法、计算机设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 518000 Room 101, building 10, Dayun software Town, 8288 Longgang Avenue, he'ao community, Yuanshan street, Longgang District, Shenzhen City, Guangdong Province

Patentee after: XTX Technology Inc.

Address before: 518000 1st floor, building 10, Dayun software Town, 8288 Longgang Avenue, Henggang street, Longgang District, Shenzhen City, Guangdong Province

Patentee before: Paragon Technology (Shenzhen) Ltd.