CN102396069B - 碳化硅肖特基二极管的制造方法 - Google Patents
碳化硅肖特基二极管的制造方法 Download PDFInfo
- Publication number
- CN102396069B CN102396069B CN200980158694.9A CN200980158694A CN102396069B CN 102396069 B CN102396069 B CN 102396069B CN 200980158694 A CN200980158694 A CN 200980158694A CN 102396069 B CN102396069 B CN 102396069B
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- layer
- dry ecthing
- activate
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 73
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 238000000137 annealing Methods 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000001039 wet etching Methods 0.000 claims abstract description 14
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 68
- 230000003647 oxidation Effects 0.000 claims description 66
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 238000002513 implantation Methods 0.000 claims description 11
- 229910002804 graphite Inorganic materials 0.000 claims description 6
- 239000010439 graphite Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 abstract description 107
- 239000004065 semiconductor Substances 0.000 abstract description 23
- 150000002500 ions Chemical class 0.000 abstract description 10
- 239000002344 surface layer Substances 0.000 abstract description 5
- 238000001312 dry etching Methods 0.000 abstract 2
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 238000001020 plasma etching Methods 0.000 description 28
- 238000005530 etching Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 10
- 238000010276 construction Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 5
- PZZOEXPDTYIBPI-UHFFFAOYSA-N 2-[[2-(4-hydroxyphenyl)ethylamino]methyl]-3,4-dihydro-2H-naphthalen-1-one Chemical compound C1=CC(O)=CC=C1CCNCC1C(=O)C2=CC=CC=C2CC1 PZZOEXPDTYIBPI-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 150000001721 carbon Chemical class 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229960002050 hydrofluoric acid Drugs 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 150000003376 silicon Chemical class 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- -1 Al (aluminium) Chemical class 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000012010 growth Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0495—Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明的目的在于提供一种可以缩短牺牲氧化膜的去除所需的时间，并且可以降低对炭化硅层的表面的损伤的炭化硅肖特基二极管的制造方法。该炭化硅半导体的制造方法具备：(a)对具有(0001)硅面或者(000-1)碳面的炭化硅层进行离子注入的工序；(b)对离子注入后的所述炭化硅层进行活性化退火的工序；(c)通过干蚀刻去除活性化退火后的所述炭化硅层的表层的工序；(d)对干蚀刻后的所述炭化硅层的表层进行牺牲氧化来形成牺牲氧化膜的工序；以及(e)通过湿蚀刻去除所述牺牲氧化膜的工序。
Description
技术分野
本发明涉及炭化硅半导体装置的制造方法，特别涉及炭化硅肖特基(Schottky)二极管的制造方法。
背景技术
kV级高耐压的炭化硅(SiC)肖特基二极管是在由SiC构成的n型外延层上形成肖特基电极而构成的。在该构造中，电场易于集中于外延层与肖特基电极的结合面的周围，所以需要在该结合面(肖特基结合面)的周围的表层中形成用于电场集中缓和的p型终端构造。
在p型终端构造的形成中，一般使用将Al(铝)、B(硼)等p型杂质离子注入到n型外延层中，并通过1500℃左右以上的高温热处理进行活性化退火的方法。为了形成良好的特性的肖特基结，需要去除通过该高温热处理形成的SiC表面的变质层。作为去除该变质层的技术，已知例如专利文献1～3记载的技术。
在专利文献1中，作为去除该变质层的方法，记载了在活性化退火后对SiC表层进行牺牲氧化，在表层中形成大于等于40nm小于140nm的牺牲氧化膜，与该牺牲氧化膜一起去除变质层的技术。
在专利文献2中，记载了接着利用氟酸处理的自然氧化膜的去除，通过利用氢与氧的混合气体的等离子体、包含氟原子的气体的等离子体的等离子体蚀刻对SiC的表面进行清洁化的技术。
在专利文献3中，记载了产生大至100nm的厚度的变质层、并通过包含氢的气氛中的蚀刻或者研磨来去除大至100nm的厚度的变质层的技术。
专利文献1：日本特开2008-53418号公报
专利文献2：日本特开2001-35838号公报
专利文献3：日本特开2004-363326号公报
发明内容
但是，本申请发明者发现通过活性化退火形成的变质层的厚度是100～200nm左右，根据活性化退火条件有时厚到大至200nm。如果通过专利文献1记载那样的一次性的牺牲氧化、或者牺牲氧化的反复来去除厚度200nm左右的变质层，则有时在牺牲氧化膜的去除后的SiC表面中成群台阶等的表面凹凸变大而泄漏电流增加。另外，如果这样与变质层的厚度对应地使牺牲氧化膜变厚，则有时产生剩余残留C的举动等SiC特有的问题、为了形成牺牲氧化膜花费时间这样的问题、为了去除牺牲氧化膜花费时间这样的问题。
另外，在如专利文献2以及3的记载，主要通过蚀刻来去除变质层的情况下，虽然牺牲氧化膜的去除所需的时间被缩短，但特别在最后的去除方法是等离子体处理的情况下，有时对SiC表面造成新的损害。
本发明是为了解决上述那样的问题而完成的，其目的在于提供一种炭化硅半导体装置的制造方法，可以充分去除SiC表面的变质层，可以缩短牺牲氧化膜的去除所需的时间，并且可以降低对炭化硅层的表面的损害。
本发明提供一种炭化硅肖特基二极管的制造方法，其特征在于，具备：
(a)对具有(0001)硅面或者(000-1)碳面的炭化硅层进行离子注入的工序；
(b)对离子注入后的所述炭化硅层进行活性化退火的工序；
(c)通过干蚀刻去除活性化退火后的所述炭化硅层的表层的工序；
(d)对干蚀刻后的所述炭化硅层的表层进行牺牲氧化来形成牺牲氧化膜的工序；以及
(e)通过湿蚀刻去除所述牺牲氧化膜的工序。
根据本发明的炭化硅肖特基二极管的制造方法，可以在短时间内去除通过活性化退火形成的变质层，并且可以抑制产生成群台阶等表面凹凸，所以可以大幅抑制逆偏置时的泄漏电流增加。
附图说明
图1是说明实施方式1的炭化硅半导体装置的制造工序的图。
图2是说明实施方式1的炭化硅半导体装置的制造工序的图。
图3是说明实施方式1的炭化硅半导体装置的制造工序的图。
图4是说明实施方式1的炭化硅半导体装置的制造工序的图。
图5是说明实施方式1的炭化硅半导体装置的制造工序的图。
图6是说明实施方式1的炭化硅半导体装置的制造工序的图。
图7是说明实施方式1的炭化硅半导体装置的制造工序的图。
图8是说明实施方式1的炭化硅半导体装置的制造工序的图。
图9是示出通过实施方式1的炭化硅半导体装置的制造方法制造的炭化硅半导体装置的合格比例的实验结果的图。
图10是用合格比例-RIE蚀刻量的相关关系的曲线示出图9的实验结果的图。
图11是说明实施方式2的炭化硅半导体装置的制造工序的图。
图12是说明实施方式2的炭化硅半导体装置的制造工序的图。
(符号说明)
1：炭化硅基板；2：n型外延层；3：p型离子注入层；4：通过活性化退火形成的变质层；5a：通过干蚀刻形成的去除部分；5b：通过干蚀刻形成的新的变质层；6：牺牲氧化膜；7：欧姆电极；8：肖特基电极；9：石墨膜。
具体实施方式
(实施方式1)
以下，根据作为SiC-SBD的断面示意图的图1～图8，说明该实施方式的炭化硅半导体装置(炭化硅肖特基二极管：SiC-SBD)的制 造工序。
首先，准备由具有(0001)硅面的4H-SiC构成的例如高浓度的n型的基板1。基板1的电阻率是例如0.02Ω/cm左右。
接下来，如图1所示，在基板1的(0001)硅面中，使杂质浓度是5×1015/cm3左右的低浓度n型炭化硅材料的外延层2生长。另外，也可以在外延层2的形成后，在该外延层2的表面中，通过加热处理来形成热氧化膜(SiO2热氧化膜)。在该情况下，该热氧化膜作为工艺保护膜而发挥功能。
接下来，如图2所示，为了制作用于确保kV超级的耐压的p型终端构造，在外延层2的表层中，注入作为p型掺杂的Al离子，在0.8μm左右的深度选择性地形成p型离子注入层3。在该形成中，用通过光刻法形成的光致抗蚀剂形成离子注入掩模来进行即可。
另外，虽然在图2中没有详细图示，但p型离子注入层3由成为p型终端构造的环状的GR(Guard Ring，保护环)、和在该GR的外侧连续形成而用于降低表面电场的JTE(Junction Termination Extension，结终端扩展)构成。JTE的p型杂质浓度被设定为比GR的浓度稍微小。
接下来，为了作为p型终端构造而完成，对p型离子注入层3进行活性化。为此，使用例如RTA(Rapid Thermal Anneal，快速热退火)类型的退火炉，针对外延层2整体，在常压Ar(氩)气氛中进行作为1500～1700℃、10分钟以上的高温热处理的活性化退火。
在该活性化退火时，如图3所示，在外延层2的表面中预先形成石墨膜9。通过预先形成石墨膜9，可以抑制在外延层2的表面中产生被称为成群台阶的凹凸。石墨膜9在活性化退火结束后去除。
通过这样对离子注入的杂质进行活性化，p型离子注入层3得到50％以上的活性化率而作为p型终端构造发挥充分功能，并且可以防止在外延层2的表面中产生1nm以上的成群台阶。
另外，在外延层2的表面中不形成石墨膜而进行了活性化退火的情况下，如果在特别高温下进行活性化退火，则在外延层2的表面中 产生20nm左右的成群台阶，该凹凸有时成为使泄漏电流增大的原因。如果这样产生20nm左右的成群台阶，则在外延层2的表面中在(0001)硅面以外还出现(000-1)碳面。一般如果在氧气氛中对外延层2等炭化硅的层进行加热处理，则在该硅面以及该碳面中，形成SiO2热氧化膜。此时，该碳面中形成的SiO2热氧化膜比该硅面中形成的SiO2热氧化膜厚约10倍以上。因此，如果产生20nm左右的成群台阶，则外延层2的表面中形成的SiO2热氧化膜的厚度的偏差大幅增加。
该热氧化膜的厚度的偏差在通过湿蚀刻(例如氟酸蚀刻)去除了该热氧化膜之后，也成为使该热氧化膜局部地残留的原因，其也成为使泄漏电流增大的原因。另外，在活性化退火前，临时去除SiO2热氧化膜。
然后，在活性化退火后的外延层2的表层中，如图4所示，通过活性化退火产生变质层4。根据后述实验事实，通过活性化退火形成的变质层4的厚度是100～200nm左右，但为了形成良好的肖特基结，需要去除通过该活性化退火形成的变质层4。
接下来，说明去除通过该活性化退火形成的变质层4的方法。
首先，如图5所示，针对通过活性化退火产生了变质层4的外延层2的表层侧，通过干蚀刻，去除例如约120nm左右的厚度。在图5中，用虚线包围而示出了通过干蚀刻去除的去除部分5a。此时的蚀刻条件是例如RIE(Reactive ion etching，活性离子蚀刻)处理、SF6气体流量30sccm、处理室压力0.5Pa、蚀刻时间8秒、蚀刻速度7.5nm/秒左右。
在通过干蚀刻形成的去除了去除部分5a之后的外延层2的新的表面中，通过该干蚀刻，产生例如小于20nm左右的厚度的新的由于干蚀刻出现的变质层5b。接下来，去除该新的通过干蚀刻产生的变质层5b。另外，此时，通过活性化退火形成的变质层4的剩余的下层部分成为包含于通过干蚀刻形成的变质层5b中的状态，所以如果去除通过干蚀刻形成的变质层5b，则通过活性化退火形成的变质层4的剩余的下层部分也被去除。
通过干蚀刻形成的变质层5b如图6以及图7所示，通过外延层2的新的表面的表层的牺牲氧化以及根据牺牲氧化而形成的牺牲氧化膜6的去除而被去除。
首先，如图6所示，对外延层2的新的表面的表层进行牺牲氧化，在其表层中形成厚度20nm左右的牺牲氧化膜(SiO2氧化膜)6。此时的牺牲氧化的条件是干式氧化、1150℃、氧化时间2小时等即可。
接下来，如图7所示，针对该牺牲氧化膜6在例如10倍稀释的氟酸中进行例如5分钟湿蚀刻而去除。这样，与牺牲氧化膜6一起去除通过干蚀刻形成的变质层5b。由此，与通过干蚀刻形成的变质层5b一起通过活性化退火形成的变质层4的下层部分被去除。
这样，根据通过干蚀刻形成的表层5a的去除、和牺牲氧化膜6的形成以及通过湿蚀刻实现的其去除，通过活性化退火形成的变质层4被去除。由此，外延层2的表面成为无变质层的状态。
此处，对于通过活性化退火形成的变质层4的厚度是140nm左右的情况，示出了通过干蚀刻去除的表层5a的厚度和通过牺牲氧化去除的膜的膜厚的例子。在通过活性化退火形成的变质层4的厚度是140nm左右的情况下，使通过干蚀刻去除的表层5a的厚度成为120nm左右，根据牺牲氧化膜6的形成以及通过湿蚀刻实现的其去除，将通过活性化退火形成的变质层4的厚度去除20nm左右(将氧化时间2小时进行1次)即可。
通过活性化退火形成的变质层4的厚度根据活性化退火条件等而或厚或薄，但在通过活性化退火形成的变质层4的厚度大于140nm的情况下，也可以使通过干蚀刻去除的表层5a的厚度成为120nm以上，进而，使牺牲氧化膜6的形成以及通过湿蚀刻实现的去除的厚度增加，或者将牺牲氧化膜6的形成以及通过湿蚀刻实现的20nm左右的利用活性化退火产生的变质层4的去除反复多次。
另外，此处说明了通过干蚀刻新生成的表面变质层5b的厚度是20nm左右以下的情况，但在比20nm厚的情况下，与其对应地使牺牲氧化膜6的厚度比20nm厚即可。另外，作为干蚀刻的气体使用了SF6 气体，但在该情况下，通过干蚀刻形成的表面变质层5b的厚度可以抑制为40nm以下，所以牺牲氧化膜6的厚度设定为最大成为40nm左右即可。
这样，在将包括在途中形成的通过干蚀刻形成的表面变质层5b的通过活性化退火形成的变质层4全部从外延层2去除之后，如图8所示，在基板1的背面的大至全面中，选择性地形成通过例如Ni硅化物形成的欧姆电极7，并且在外延层2的表面，选择性地形成通过例如Ti金属形成的肖特基电极8。
此时，在电极形成后首先形成需要高温处理的欧姆电极7，之后进行肖特基电极8的形成以及之后的热处理。
进而，虽然未图示，但在肖特基电极8的表面中，通过Al等金属形成引线键合用的金属膜，并在该金属膜上，以具有用于引线键合的开口部的方式形成聚酰亚胺等的树脂层。另外，在基板1的背面侧的欧姆电极7的表面中，通过Ni、Au等金属形成小片结合用的金属膜。这样制造炭化硅半导体装置。
此处，说明通过活性化退火形成的变质层4的去除条件、与该去除效果即SiC-SBD的检查的合格比例的关系。通过活性化退火形成的变质层4的去除条件是通过干蚀刻的蚀刻量(RIE蚀刻量)、和在1次中炭化硅层被氧化大致20nm的牺牲氧化的次数(牺牲氧化次数)的组合。另外，合格比例是通过SiC-SBD的逆方向泄漏电流-逆方向电压的特性在直至规定的电流密度以下、或者规定的逆方向电压以上为止逆方向泄漏电流是否呈现急剧的增加来判定的。
另外，将牺牲氧化分成多次来实施的原因在于，为了形成厚的牺牲氧化膜需要与其膜厚成比例的量以上的时间，如果除去该点，则既可以进行1次牺牲氧化，并且，也可以多次反复更短时间的牺牲氧化。
在图9中，以表的形式，示出了对于针对RIE蚀刻量用0nm、60nm、120nm、240nm这4个值试验并且针对牺牲氧化次数用0次、1次、2次这3个值试验而制作出的7个(#1～#7)SiC-SBD，调查了逆方向泄漏电流-逆方向电压的合格比例。另外，图10是以合格比例 为纵轴并以RIE蚀刻量为横轴而示出了图9的结果的情况的曲线。
例如，图9以及图10的#1的规格是在RIE蚀刻量0nm、即不实施通过RIE进行的干蚀刻，牺牲氧化次数0次、即不实施牺牲氧化膜6的形成以及通过湿蚀刻实现的其去除的条件下，制造了炭化硅半导体装置的结果，示出该情况的逆方向特性的合格比例是5％。
如果参照图9以及图10，则可知在RIE蚀刻量是0nm的情况下，随着牺牲氧化次数按0次、1次、2次增加，合格比例改善为5％、14％、30％。在RIE蚀刻量是60nm的情况下，仅在牺牲氧化次数是1次的情况下实施，但与RIE蚀刻量是0nm的情况相比，合格比例更高。在RIE蚀刻量是120nm的情况下，在牺牲氧化次数是1次、2次的情况下实施，但合格比例成为38％、41％而没有大的变化。但是，与RIE蚀刻量0nm、60nm的情况相比，合格比例都更高。进而，在RIE蚀刻量240nm的情况下，仅在牺牲氧化次数是1次的情况下实施，但在7个规格中成为最高的合格比例49％。
这样，根据图9以及图10可以看出，在本次实验的范围内，牺牲氧化次数越多，并且，RIE蚀刻量越多，通过活性化退火形成的变质层4的去除效果、即SiC-SBD的检查的合格比例越高。
在仅通过牺牲氧化实现的表层的去除的情况(#1～#3)、以及组合了通过牺牲氧化实现的表层的去除、和通过利用RIE的干蚀刻实现的表层的60nm左右的厚度的去除的情况(#4)下，无法充分地去除通过活性化退火形成的变质层4而合格比例充其量也低至30％。但是，在组合了通过牺牲氧化实现的表层的去除、和通过利用RIE的干蚀刻实现的表层的120nm左右以上的厚度的去除的情况(#5～#7)下，通过活性化退火形成的变质层4被充分去除，合格比例被大幅改善为40％左右以上。在通过RIE干蚀刻去除了超过240nm左右的厚度的表层的情况下，被去除的离子注入区域的厚度变得过大，离子注入区域变得过薄，所以通过RIE干蚀刻去除的表层的厚度优选为240nm以下。
但是，在当前的SiC-SBD的情况下，存在炭化硅基板自身具有 的结晶缺陷的影响。因此，在图10等所示的合格比例中，包含作为去除条件的是否适当以外的降低要因的所使用的炭化硅基板的结晶缺陷的浓度的影响。
如以上的说明，根据图9以及图10所示的通过活性化退火实现的变质层4的去除条件与去除效果的关系，优选在RIE蚀刻量是120nm以上240nm以下的范围中不进行作为炭化硅层的外延层2的RIE蚀刻，并且，接着通过牺牲氧化进行大致20nm以上40nm以下的范围的厚度的作为炭化硅层的外延层2的去除。
另外，如上所述，p型离子注入层3的深度是0.8μm左右，所以为了使其最终维持作为JTE终端构造的功能，在通过活性化退火实现的变质层4的去除后，也需要残留至少0.5μm左右以上的深度的p型离子注入层3。根据这样的制约，通过活性化退火实现的变质层4的去除的厚度的上限至多设成0.3μm、即300nm即可。
根据此前说明的炭化硅半导体装置的制造方法，在通过活性化退火而变质的外延层2的表层的通过活性化退火形成的变质层4中，通过干蚀刻去除上层部分，对下层部分进行牺牲氧化而用湿蚀刻去除，从而与对通过活性化退火形成的变质层4的整体进行牺牲氧化相比，处理时间减少，而可以在短时间内去除通过活性化退火形成的变质层4。另外，在干蚀刻是RIE干蚀刻的情况下，可以在更短的时间内进行处理。
另外，由于干蚀刻是RIE干蚀刻，所以不会如长时间的牺牲氧化、或者通过牺牲氧化的反复而去除通过活性化退火形成的变质层4的情况那样，使外延层2的表面的凹凸增加，而可以去除通过活性化退火形成的变质层4，由此，可以大幅抑制逆偏置时的泄漏电流增加。
进而，通过干蚀刻去除的外延层2的表层的厚度是120nm至240nm的范围，所以可以充分去除通过活性化退火形成的变质层4，由此，可以大幅抑制逆偏置时的泄漏电流增加。在通过RIE干蚀刻去除了超过240nm左右的厚度的表层的情况下，被去除的离子注入区域的厚度变得过大，离子注入区域变得过薄，所以通过RIE干蚀刻去除 的表层的厚度优选为240nm以下。
另外，通过牺牲氧化去除的炭化硅外延层2的厚度是20nm至40nm的范围，所以可以充分地去除通过活性化退火形成的变质层4的下层部分以及通过干蚀刻形成的变质层5b。
进而，在干蚀刻中使用SF6气体，所以可以得到7.5nm/秒左右的充分快的蚀刻速度(即可以缩短干蚀刻所需的时间)，并且不会新造成40nm以上的深的损伤(变质)，而可以对外延层2的表层进行蚀刻。
另外，作为干蚀刻的一个例子使用了SF6气体，但作为其他蚀刻气体也可以使用CF4、NF3。另外，作为干蚀刻的方式，也可以使用等离子体蚀刻、ECR蚀刻。通过使用例如等离子体蚀刻，可以通过更廉价的工艺装置来处理。
(实施方式2)
根据本实施方式中的炭化硅半导体装置的制造方法，在实施方式1中在牺牲氧化膜6的去除后，针对形成了欧姆电极7以及肖特基电极8的部位，在不去除最后的牺牲氧化膜6而原样地保留的状态下，进行欧姆电极7的形成以及之后的高温处理，之后，进行最后的牺牲氧化膜6的去除，接着进行肖特基电极8的形成，除此以外与实施方式1中的制造方法相同。
在本实施方式中的炭化硅半导体装置的制造方法中，在与实施方式1的图1～图6同样地处理之后，如图11所示，在基板1的背面的大至全面中，形成例如由Ni硅化物形成的欧姆电极7。接下来，如图12所示，针对牺牲氧化膜6在例如10倍稀释的氟酸中进行例如5分钟湿蚀刻而去除。之后，与实施方式1的图8同样地，在外延层2的表面中，选择性地形成例如由Ti金属形成的肖特基电极8。
根据本实施方式中的炭化硅半导体装置的制造方法，可以使在去除通过活性化退火形成的变质层4的工序的途中形成的牺牲氧化膜6原样地保留而进行欧姆电极7的形成以及之后的高温处理，所以可以实现欧姆电极7形成以及之后的高温处理的过程中的外延层2的保护， 可以在外延层2的表层中，不造成新的损伤，而形成肖特基电极8，可以提高SiC-SBD的检查的合格比例。
实施方式3.
在实施方式1中，示出使生长低浓度的n型的外延层2的面成为炭化硅的(0001)硅面，并在硅面中形成例如由Ti构成的肖特基电极8，使该硅面的相反侧的面(基板1的背面)成为炭化硅(000-1)碳面，并在该碳面中形成了例如由Ni硅化物构成的欧姆电极7的例子。
在本实施方式中，除了在炭化硅的(000-1)碳面中形成肖特基电极8，并在炭化硅的(0001)硅面中形成欧姆电极7以外，与实施方式1相同。在本实施方式的情况下，如实施方式1的叙述，在炭化硅的(000-1)碳面中形成比(0001)硅面极其厚的硅氧化膜，所以即使使炭化硅的(000-1)碳面中形成的牺牲氧化膜比实施方式1或者2厚，处理时间也不会变长。
例如，在通过活性化退火形成的变质层4的厚度是140nm左右的情况下，也可以使通过干蚀刻形成的去除部分5a的厚度成为60nm左右，使通过牺牲氧化以及牺牲氧化膜的湿蚀刻反复去除通过活性化退火形成的变质层4的去除成为80nm左右(将40nm的去除反复2次)等。
在本实施方式中的炭化硅半导体装置的制造方法中，也可以通过短时间的处理，提高SiC-SBD的检查的合格比例。
Claims (7)
1.一种碳化硅肖特基二极管的制造方法，其特征在于，具备：
(a)对具有(0001)硅面或者(000-1)碳面的碳化硅层进行离子注入的工序；
(b)对离子注入后的所述碳化硅层进行活性化退火的工序；
(c)通过干蚀刻去除活性化退火后的所述碳化硅层的表层的工序；
(d)对干蚀刻后的所述碳化硅层的表层进行牺牲氧化来形成牺牲氧化膜的工序；
(e)通过湿蚀刻去除所述牺牲氧化膜的工序；以及
(f)在去除所述牺牲氧化膜后的表层形成肖特基二极管，
通过所述牺牲氧化膜的形成以及去除而去除的碳化硅层的厚度是20nm以上40nm以下，
通过干蚀刻去除的碳化硅层的厚度是120nm以上240nm以下的范围。
2.根据权利要求1所述的碳化硅肖特基二极管的制造方法，其特征在于，
与通过所述干蚀刻去除的碳化硅层的厚度相比，通过所述牺牲氧化膜的形成以及去除而去除的碳化硅层的厚度更小。
3.根据权利要求1或者2所述的碳化硅肖特基二极管的制造方法，其特征在于，
在形成牺牲氧化膜的工序之后，且通过湿蚀刻去除所述牺牲氧化膜的工序之前，形成欧姆电极。
4.根据权利要求1或者2所述的碳化硅肖特基二极管的制造方法，其特征在于，
在对所述离子注入后的碳化硅层进行活性化退火的工序中，在所述碳化硅层的表面形成石墨膜而进行活性化退火。
5.根据权利要求1所述的碳化硅肖特基二极管的制造方法，其特征在于，
通过干式氧化来形成所述牺牲氧化膜。
6.根据权利要求1或2所述的碳化硅肖特基二极管的制造方法，其特征在于，
所述干蚀刻是RIE即活性离子蚀刻处理。
7.根据权利要求6所述的碳化硅肖特基二极管的制造方法，其特征在于，
在所述干蚀刻中，使用SF6气体。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009-099972 | 2009-04-16 | ||
| JP2009099972 | 2009-04-16 | ||
| PCT/JP2009/004284 WO2010119491A1 (ja) | 2009-04-16 | 2009-09-01 | 炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102396069A CN102396069A (zh) | 2012-03-28 |
| CN102396069B true CN102396069B (zh) | 2014-05-07 |
Family
ID=42982175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200980158694.9A Active CN102396069B (zh) | 2009-04-16 | 2009-09-01 | 碳化硅肖特基二极管的制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8569123B2 (zh) |
| JP (1) | JP5354009B2 (zh) |
| KR (1) | KR101327657B1 (zh) |
| CN (1) | CN102396069B (zh) |
| DE (1) | DE112009004667B4 (zh) |
| WO (1) | WO2010119491A1 (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5455973B2 (ja) * | 2011-05-27 | 2014-03-26 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| WO2013028861A1 (en) * | 2011-08-23 | 2013-02-28 | University Of Florida Research Foundation, Inc. | Ion beam processing of sic for fabrication of graphene structures |
| DE112012005837T5 (de) * | 2012-03-30 | 2014-10-30 | Hitachi, Ltd. | Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung |
| JP5990444B2 (ja) * | 2012-11-01 | 2016-09-14 | 昭和電工株式会社 | 炭化珪素半導体装置の製造方法 |
| US11721547B2 (en) * | 2013-03-14 | 2023-08-08 | Infineon Technologies Ag | Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device |
| JP6066874B2 (ja) * | 2013-09-17 | 2017-01-25 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2015065316A (ja) * | 2013-09-25 | 2015-04-09 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2015065318A (ja) * | 2013-09-25 | 2015-04-09 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2015065289A (ja) * | 2013-09-25 | 2015-04-09 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP6222771B2 (ja) * | 2013-11-22 | 2017-11-01 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置の製造方法 |
| CN108807157A (zh) * | 2018-06-15 | 2018-11-13 | 江苏矽导集成科技有限公司 | 一种用于碳化硅的低损伤离子注入方法及注入掩膜结构 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101385146A (zh) * | 2006-02-16 | 2009-03-11 | 财团法人电力中央研究所 | 肖特基结半导体元件及其制造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3886583A (en) * | 1971-07-01 | 1975-05-27 | Motorola Inc | Insulated gate-field-effect transistor |
| JPS60173842A (ja) * | 1984-02-20 | 1985-09-07 | Canon Inc | パタ−ン形成方法 |
| US5385855A (en) * | 1994-02-24 | 1995-01-31 | General Electric Company | Fabrication of silicon carbide integrated circuits |
| JP3344562B2 (ja) * | 1998-07-21 | 2002-11-11 | 富士電機株式会社 | 炭化けい素半導体装置の製造方法 |
| JP3959856B2 (ja) * | 1998-07-31 | 2007-08-15 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| JP3733792B2 (ja) | 1999-07-22 | 2006-01-11 | 富士電機ホールディングス株式会社 | 炭化珪素半導体素子の製造方法 |
| JP3760688B2 (ja) * | 1999-08-26 | 2006-03-29 | 富士電機ホールディングス株式会社 | 炭化けい素半導体素子の製造方法 |
| DE19954866A1 (de) * | 1999-11-15 | 2001-05-31 | Infineon Technologies Ag | Verfahren zur Behandlung einer durch Epitaxie hergestellten Oberfläche eines SiC-Halbleiterkörpers und danach hergestellten Schottkykontakt |
| US6255172B1 (en) * | 2000-05-10 | 2001-07-03 | United Microelectronics Corp. | Electrically erasable non-volatile memory |
| JP4843854B2 (ja) * | 2001-03-05 | 2011-12-21 | 住友電気工業株式会社 | Ｍｏｓデバイス |
| US6731831B2 (en) * | 2002-02-27 | 2004-05-04 | Xiang Zheng Tu | Optical switch array assembly for DNA probe synthesis and detection |
| JP3963154B2 (ja) | 2003-06-04 | 2007-08-22 | 富士電機ホールディングス株式会社 | 炭化珪素ショットキーバリアダイオードの製造方法 |
| JP4278635B2 (ja) * | 2005-05-30 | 2009-06-17 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2007115875A (ja) * | 2005-10-20 | 2007-05-10 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置およびその製造方法 |
| JP5037003B2 (ja) | 2005-11-25 | 2012-09-26 | 一般財団法人電力中央研究所 | ショットキーバリアダイオードおよびその使用方法 |
| EP2631951B1 (en) * | 2006-08-17 | 2017-10-11 | Cree, Inc. | High power insulated gate bipolar transistors |
| JP5046083B2 (ja) | 2006-08-24 | 2012-10-10 | 独立行政法人産業技術総合研究所 | 炭化珪素半導体装置の製造方法 |
| WO2011010608A1 (ja) | 2009-07-24 | 2011-01-27 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
-
2009
- 2009-09-01 WO PCT/JP2009/004284 patent/WO2010119491A1/ja active Application Filing
- 2009-09-01 JP JP2011509095A patent/JP5354009B2/ja active Active
- 2009-09-01 US US13/258,941 patent/US8569123B2/en active Active
- 2009-09-01 DE DE112009004667.3T patent/DE112009004667B4/de active Active
- 2009-09-01 KR KR1020117024045A patent/KR101327657B1/ko active IP Right Grant
- 2009-09-01 CN CN200980158694.9A patent/CN102396069B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101385146A (zh) * | 2006-02-16 | 2009-03-11 | 财团法人电力中央研究所 | 肖特基结半导体元件及其制造方法 |
Non-Patent Citations (2)
| Title |
|---|
| JP特开2002-261275A 2002.09.13 |
| JP特开2006-332495A 2006.12.07 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5354009B2 (ja) | 2013-11-27 |
| DE112009004667T5 (de) | 2012-10-11 |
| DE112009004667B4 (de) | 2015-05-28 |
| KR101327657B1 (ko) | 2013-11-12 |
| JPWO2010119491A1 (ja) | 2012-10-18 |
| US8569123B2 (en) | 2013-10-29 |
| KR20110136859A (ko) | 2011-12-21 |
| WO2010119491A1 (ja) | 2010-10-21 |
| US20120028453A1 (en) | 2012-02-02 |
| CN102396069A (zh) | 2012-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102396069B (zh) | 碳化硅肖特基二极管的制造方法 | |
| JP4942134B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP4793293B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| US8377811B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP5046083B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2007115875A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2007066944A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP2009252811A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| US9728606B2 (en) | Silicon carbide semiconductor element and fabrication method thereof | |
| JP6441190B2 (ja) | 半導体装置の製造方法 | |
| CN102132388A (zh) | 双极型半导体装置及其制造方法 | |
| JP5435922B2 (ja) | ショットキーバリアダイオードの製造方法 | |
| JP6152701B2 (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
| CN107785258B (zh) | 一种4H-SiC P型绝缘栅双极型晶体管的制备方法 | |
| JP3963154B2 (ja) | 炭化珪素ショットキーバリアダイオードの製造方法 | |
| JP4942255B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP5207939B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5680457B2 (ja) | ダイオードの製造方法 | |
| JP2010262952A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5687078B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2012199384A (ja) | ダイオードの製造方法 | |
| JP2012222060A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2016219475A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5380036B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5360011B2 (ja) | 炭化珪素半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |