CN102339269B - 一种适用于wlp封装形式的可重构算子阵列结构 - Google Patents
一种适用于wlp封装形式的可重构算子阵列结构 Download PDFInfo
- Publication number
- CN102339269B CN102339269B CN201110268281.5A CN201110268281A CN102339269B CN 102339269 B CN102339269 B CN 102339269B CN 201110268281 A CN201110268281 A CN 201110268281A CN 102339269 B CN102339269 B CN 102339269B
- Authority
- CN
- China
- Prior art keywords
- reconfigurable
- operator
- unit
- array structure
- wlp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种适用于WLP封装形式的可重构算子阵列结构，所述阵列结构包括用于实现逻辑功能的逻辑单元、用于实现连接功能的连接单元和用于实现与外部通信的输入输出单元IO，所述逻辑单元包括多个可重构算子。所述IO以列为单位，间隔分布；在每列IO之间分布着一种或多种可重构算子，可重构算子也以列的方式排列。所述阵列结构将IO以二维的方式分布，使得可引出的IO管脚数目大大增多，并且非常适宜采用WLP的封装形式。更进一步，该布局方式减小了可重构算子与IO之间的连接距离，节省内部互联资源消耗。
Description
【技术领域】
本发明涉及集成电路设计和封装技术领域，具体涉及一种适用于WLP封装形式的可重构算子阵列结构。
【背景技术】
随着集成电路制造工艺进入45-22nm阶段，在单个芯片上集成晶体管数目已经达几十亿这个规模，使得实现阵列规模的结构成为可能。北京大学深圳研究生院集成微***实验室提出的一种适用于并行计算技术的统一架构的阵列处理结构，并针对该结构申请专利“一种可重构算子的阵列结构201110083948.2”。该阵列结构含有丰富的可重构运算算子、存储算子支持处理的需求，同时大量的路径算子和布线资源支持数据传输的实现，该***适用于可重构算子的设计能够反复编程支撑多种应用实现的需要。
随着阵列结构规模的扩展，要求引出的管脚数目也越来越多，管脚间的间距也越来越小，从而对封装技术提出了越来越高的要求。从芯片设计的角度出发，如何优化设计与布局，使得芯片设计能够结合当前封装技术最大的满足芯片封装的需求成为新的研究趋势。本专利适用于当前WLP(wafer level package)的封装技术，在专利201110083948.2基础之上提出一种适用于WLP封装形式的可重构算子阵列结构。
【发明内容】
本发明的目的是提供一种适用于WLP封装形式的可重构算子阵列结构，该阵列结构通过WLP封装形式，可实现高密度的管脚分布。
为实现上述目的，本发明提供一种适用于WLP封装形式的可重构算子阵列结构。所述阵列结构如下：
所述阵列结构包括用于实现逻辑功能的逻辑单元、用于实现连接功能的连接单元和用于实现与外部通信的输入输出单元IO，所述逻辑单元包括多个可重构算子；所述连接单元包括互连资源和具有开关特性的配置节点，所述可重构算子之间通过互连资源实现连接，且每个可重构算子与互连资源之间的连接路径上设置所述的配置节点；采用对所述阵列结构编程的方式固定每个可重构算子的功能和所有可重构算子之间的连接关系，使所述阵列结构实现特定的功能。
每个可重构算子属于以下类型中的一种或几种：算术类可重构算子、DSP类可重构算子、路径类可重构算子、调度类可重构算子和存储类可重构算子。
所述阵列结构包含多个单位格点，成二维结构扩展。每个可重构算子以及IO占据阵列结构中的一个或者多个单位格点，同一类型的可重构算子占据的单位格点的个数相同，所有IO占据相同单位格点。
所述IO以列为单位，间隔分布。在每列IO之间分布着一种或多种可重构算子，可重构算子按照类型也以列的方式排列。
每个单位格点之间设置沿水平方向的横向互连通道和沿竖直方向的纵向互连通道，所述互连资源设置在所述互连通道内。
本发明的有益效果是：本发明提出的一种阵列结构将IO以二维的方式分布，非常适宜采用WLP的封装形式。与传统IO分布在四周的方式相比，该方式使得可引出的IO管脚数目大大增多。更进一步，该结构减小了可重构算子与IO之间的连接距离，节省内部互联资源消耗。
【附图说明】
图1为本发明一种实施方式中的适用于WLP封装形式的可重构算子阵列结构的格点分布示意图；
图2为本发明一种实施方式中的适用于WLP封装形式的可重构算子阵列结构各类可重构算子与IO分布示意图；
图3为本发明一种实施方式中的可重构算子阵列结构的WLP封装形式示意图；
【具体实施方式】
本申请的特征及优点将通过实施例，结合附图进行说明。
本发明提出一种适用于WLP封装形式的可重构算子阵列结构，所述阵列结构包括用于实现逻辑功能的逻辑单元、用于实现连接功能的连接单元和用于实现与外部通信的输入输出单元201，所述逻辑单元包括多个可重构算子202至206；所述连接单元包括互连资源和具有开关特性的配置节点，在图1中连接单元没有画出。所述可重构算子之间通过互连资源实现连接，且每个可重构算子与互连资源之间的连接路径上设置所述的配置节点；采用对所述阵列结构编程的方式固定每个可重构算子的功能和所有可重构算子之间的连接关系，使所述阵列结构实现特定的功能。
每个可重构算子属于以下类型中的一种或几种：算术类可重构算子202、DSP类可重构算子206、路径类可重构算子203、调度类可重构算子205和存储类可重构算子204。
如图1所示，所述阵列结构包含多个单位格点，成二维结构扩展。102为单位格点，每个102之间设置沿水平方向的横向互连通道和沿竖直方向的纵向互连通道，所述互连资源设置在所述互连通道内。每个可重构算子以及IO占据阵列结构中的一个或者多个单位格点，同一类型的可重构算子占据的单位格点的个数相同，所有IO占据相同单位格点。
如图2所示，201以列为单位，间隔分布。在每列201之间分布着一种或多种可重构算子202至206，可重构算子按照类型也以列的方式排列。相对传统的IO分布方式，IO以列的方式二维分布在芯片上，IO数目不再受到芯片四周尺寸限制，可引出的IO管脚数目更多。同时可根据需要增加IO的列数，实现IO数目的增加。更进一步，该结构使得每一个可重构算子均可与IO近距离的连接，减少互联资源的消耗，这也得益于WLP封装形式使得这样的设计可行。
在图3中给出了一种实施方式中的可重构算子阵列结构的WLP封装形式示意图，201为阵列结构芯片，202为在芯片功能面上二维分布的IO，以电性焊盘的形式引出，203为电性输出端子。
本发明提出的一种可重构算子阵列结构将IO以二维的方式分布，非常适宜采用WLP的封装形式。与传统IO分布在四周的方式相比，该方式使得可引出的IO管脚数目大大增多。更进一步，该结构减小了可重构算子与IO之间的连接距离，节省内部互联资源消耗。
以上内容是结合实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (2)
1.一种适用于WLP封装形式的可重构算子阵列结构，包括用于实现逻辑功能的逻辑单元、用于实现连接功能的连接单元和用于实现与外部通信的输入输出单元IO，所述逻辑单元包括多个可重构算子；所述连接单元包括互连资源和具有开关特性的配置节点，所述可重构算子之间通过互连资源实现连接，且每个可重构算子与互连资源之间的连接路径上设置所述的配置节点，其特征在于：包含多个单位格点，成二维结构扩展；采用对所述阵列结构编程的方式固定每个可重构算子的功能和所有可重构算子之间的连接关系，使所述阵列结构实现特定的功能；所述IO以列为单位，间隔分布；在每列IO之间分布着一种或多种可重构算子，所述可重构算子按照类型也以列的方式排列；每个可重构算子以及IO占据阵列结构中的一个或者多个单位格点，同一类型的可重构算子占据的单位格点的个数相同，所有IO占据相同单位格点。
2.如权利要求1所述的一种适用于WLP封装形式的可重构算子阵列结构，其特征在于：所述IO纵向占据格点，以列为单位，间隔分布。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110268281.5A CN102339269B (zh) | 2011-09-09 | 2011-09-09 | 一种适用于wlp封装形式的可重构算子阵列结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110268281.5A CN102339269B (zh) | 2011-09-09 | 2011-09-09 | 一种适用于wlp封装形式的可重构算子阵列结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102339269A CN102339269A (zh) | 2012-02-01 |
| CN102339269B true CN102339269B (zh) | 2017-10-27 |
Family
ID=45515007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110268281.5A Expired - Fee Related CN102339269B (zh) | 2011-09-09 | 2011-09-09 | 一种适用于wlp封装形式的可重构算子阵列结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102339269B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107679012A (zh) * | 2017-09-27 | 2018-02-09 | 清华大学无锡应用技术研究院 | 用于可重构处理***的配置的方法和装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1564125A (zh) * | 2004-04-09 | 2005-01-12 | 哈尔滨工业大学 | 一种基于cordic单元的阵列式可重构dsp引擎芯片结构 |
| CN101110438A (zh) * | 2006-07-19 | 2008-01-23 | 育霈科技股份有限公司 | 应用于晶片级封装的影像传感器结构及其制造方法 |
-
2011
- 2011-09-09 CN CN201110268281.5A patent/CN102339269B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1564125A (zh) * | 2004-04-09 | 2005-01-12 | 哈尔滨工业大学 | 一种基于cordic单元的阵列式可重构dsp引擎芯片结构 |
| CN101110438A (zh) * | 2006-07-19 | 2008-01-23 | 育霈科技股份有限公司 | 应用于晶片级封装的影像传感器结构及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 《Configurable Dynamically-Reconfigurable Processors》;hideharu amano yohei hasegawa satoshi tsutsumi;《IEEE Asian Solid-State Circuits Conference》;20071114;第387页、图5 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102339269A (zh) | 2012-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101856437B1 (ko) | 초전도 회로 물리적 레이아웃 시스템 및 방법 | |
| US11791233B1 (en) | Ferroelectric or paraelectric memory and logic chiplet with thermal management in a multi-dimensional packaging | |
| CN104335279B (zh) | 芯片间存储器接口结构 | |
| CN106249834A (zh) | 供电电路、虚拟数字币挖矿机和计算机服务器 | |
| CN111755437B (zh) | 利用硅连接层形成片上网络的fpga装置 | |
| CN102760721A (zh) | 半导体器件、半导体器件设计方法、半导体器件设计装置以及程序 | |
| CN111710663B (zh) | 一种多裸片硅堆叠互连结构fpga | |
| JP2019121372A (ja) | ルックアップコンピューティング型装置及びそのためのマルチチップモジュール | |
| CN102339269B (zh) | 一种适用于wlp封装形式的可重构算子阵列结构 | |
| US9466593B2 (en) | Stack semiconductor package | |
| CN104182556A (zh) | 芯片的布局方法 | |
| CN109961136A (zh) | 集成电路芯片装置及相关产品 | |
| CN105428515B (zh) | 热电元件和包括热电元件的半导体装置 | |
| CN103390071A (zh) | 一种可重构算子阵列的层次化互连结构 | |
| CN103839977B (zh) | Pin超结结构 | |
| CN103151316B (zh) | 一种基于mcp封装形式的可重构算子阵列结构的规模扩展方法 | |
| CN110162494A (zh) | 一种现场可编程逻辑门阵列芯片和数据交互方法 | |
| CN203206211U (zh) | 交错排列式可编程逻辑器件 | |
| CN204406848U (zh) | 基于双fpga芯片的验证开发板 | |
| KR20070101576A (ko) | 반도체 집적 회로 제조 방법 및 이를 적용한 반도체 집적회로 | |
| US6781170B2 (en) | Integrated circuit base transistor structure and associated programmable cell library | |
| Chi et al. | Fast development of IC technologies in AI and IoT era | |
| CN201673504U (zh) | 键合线建模*** | |
| CN101794771B (zh) | Sip芯片及其soc芯片 | |
| CN109960673A (zh) | 集成电路芯片装置及相关产品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171027 Termination date: 20200909 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |