CN103839977B

CN103839977B - Pin超结结构

Info

Publication number: CN103839977B
Application number: CN201310085640.2A
Authority: CN
Inventors: 张文亮; 朱阳军; 卢烁今; 胡爱斌
Original assignee: Shanghai Lianxing Electronic Co ltd; Institute of Microelectronics of CAS; Jiangsu CAS IGBT Technology Co Ltd
Current assignee: Shanghai Lianxing Electronic Co ltd; Institute of Microelectronics of CAS; Jiangsu CAS IGBT Technology Co Ltd
Priority date: 2012-11-23
Filing date: 2013-03-18
Publication date: 2018-03-30
Anticipated expiration: 2033-03-18
Also published as: CN103839977A

Abstract

本发明公开了一种PIN超结结构，包括：N型柱、P型柱、发射极、基区、发射极金属层、缓冲层、集电极、集电极金属层及本征区；所述N型柱依次通过缓冲层、集电极与集电极金属层连接；所述P型柱与所述基区连接；所述发射极金属层分别与发射极及基区电学连接；所述本征区设置在N型柱及P型柱之间。本发明提供的PIN超结结构，在传统的N⁺/P⁺柱之间加入本征区域，从而使N⁺/P⁺柱的宽度和掺杂浓度的约束关系去除，不仅能给器件设计提供更大的自由度，还能更好的去折中器件的性能。

Description

PIN超结结构

技术领域

本发明涉及超结结构制备技术领域，特别涉及一种PIN超结结构。

背景技术

超结结构在功率二极管、VDMOS、IGBT等功率器件都有应用。

其中，Q_P表示P型柱耗尽后的电荷量，Q_N表示N型柱耗尽后的电荷量，q代表电荷常数，ε_s是硅的介电常数，E_m是硅的临界击穿场强，从上述关系式可以看出为了避免横向PN结在超结区耗尽之前击穿，需要考虑N/P柱的宽度和掺杂浓度的折中关系，也就是说P柱和N柱的掺杂深度与宽度相互制约，这在器件设计时增加了难度。且由此可见，为了充分利用超结原理，N⁺/P⁺柱的宽度要尽量小。但对于VDMOS/IGBT，N⁺/P⁺柱的宽度要与元胞的尺寸匹配，这样N⁺/P⁺柱的浓度也随之被限定，减小了设计的自由度。如果对于较大尺寸的元胞，N⁺/P⁺柱的掺杂浓度会限制在比较小的范围内，不利用器件性能的优化。

发明内容

本发明所要解决的技术问题是解决现有超结结构N⁺/P⁺柱的宽度和掺杂浓度相互制约，导致在实际的器件设计中自由度很小的问题，提供一种提高器件设计自由度的PIN超结结构。

为解决上述技术问题，本发明提供了一种PIN超结结构，包括：N型柱、P型柱、发射极、基区、发射极金属层、缓冲层、集电极、集电极金属层及本征区；

所述N型柱依次通过缓冲层、集电极与集电极金属层连接；

所述P型柱与所述基区连接；

所述发射极金属层分别与发射极及基区电学连接；

所述本征区设置在N型柱及P型柱之间。

进一步地，所述本征区包括N^-区域和/或P^-区域。

进一步地，当所述本征区为N^-区域时，构成N⁺N^-P⁺型结构，所述N⁺N^-P⁺型结构掺杂浓度和区域的宽度受到如下限制：N_P+W_P+=N_N+W_N++N_N-W_N-，其中，N_P ⁺代表P型柱的掺杂浓度，W_P ⁺代表P型柱的宽度；N_N ^-代表N^-区域的掺杂浓度，W_N ^-代表N-区域的宽度；N_N ⁺代表N型柱的掺杂浓度，W_N ⁺代表N型柱的宽度。

进一步地，所述N⁺N^-P⁺型结构的每一个基本单元尺寸为W_P ⁺+W_N ^-+W_N ⁺，所述基本单元的尺寸通过调整W_N ^-实现，W_N ^-通过调整N_N ^-实现。

进一步地，当所述本征区为P^-区域时，构成N⁺P^-P⁺结构，所述N⁺P^-P⁺结构掺杂浓度和区域的宽度受到如下限制：N_P+W_P++N_P-W_P-=N_N+W_N+，其中，N_P ⁺代表P型柱的掺杂浓度，W_P ⁺代表P型柱的宽度；N_P ^-代表P^-区域的掺杂浓度，W_P ^-代表P^-区域的宽度；N_N ⁺代表N型柱的掺杂浓度，W_N ⁺代表N型柱的宽度。

进一步地，所述N⁺P^-P⁺结构的每一个基本单元的尺寸为W_P ⁺+W_P ^-+W_N ⁺，基本单元的尺寸通过调整W_P ^-实现，W_P ^-通过调整N_P ^-实现。

进一步地，所述本征区为N-区域和P-区域，构成N⁺N^-P^-P⁺结构，所述N⁺N^-P^-P⁺结构掺杂浓度和区域的宽度受到如下限制：

N_P+W_P++N_P-W_P-=N_N+W_N++N_N-W_N-，其中N_P ⁺代表P型柱的掺杂浓度，W_P ⁺代表P型柱的宽度；N_P ^-代表P^-区域的掺杂浓度，W_P ^-代表P^-区域的宽度；N_N ^-代表N^-区域的掺杂浓度，W_N ^-代表N^-区域的宽度；N_N ⁺代表N型柱的掺杂浓度，W_N ⁺代表N型柱的宽度。

进一步地，所述N⁺N^-P^-P⁺结构的每一个基本单元的尺寸为W_P ⁺+W_P ^-+W_N ^-+W_N ⁺，所述基本单元的尺寸通过调整W_P ^-和W_N ^-实现，W_P ^-和W_N ^-通过调整N_P ^-和N_N ^-的大小来实现。

进一步地，所述本征区为超结结构，构成N⁺N⁺P⁺P⁺结构，所述N⁺N⁺P⁺P⁺结构掺杂浓度和区域的宽度受到如下限制：N_P+W_P+=N_N+W_N+，N′_P+W′_P+=N′_N+W′_N+，其中，N_P ⁺代表P型柱的掺杂浓度，W_P ⁺代表P型柱的宽度；N_N ⁺代表N型柱的掺杂浓度，W_N ⁺代表N型柱的宽度；N′_N ⁺代表本征区超结结构中N⁺区域的掺杂浓度，W′_N ⁺代表本征区超结结构中N⁺区域的宽度；N′_P ⁺代表本征区超结结构中P⁺区域的掺杂浓度，W′_P ⁺代表本征区超结结构中P⁺区域的宽度。

进一步地，所述N⁺N⁺P⁺P⁺结构的每一个基本单元的尺寸为W_P ⁺+W+W_N ⁺，W为本征区的宽度，所述基本单元的尺寸通过调整W的宽度实现。

本发明提供的PIN超结结构，在传统的N⁺/P⁺柱之间加入本征区域，从而使N⁺/P⁺柱的宽度和掺杂浓度的约束关系去除，不仅能给器件设计提供更大的自由度，还能更好的提高器件减小导通压降的性能。

附图说明

图1为本发明实施例一提供的PIN超结结构示意图；

图2为本发明实施例二提供的PIN超结结构示意图；

图3为本发明实施例三提供的PIN超结结构示意图；

图4为本发明实施例四提供的PIN超结结构示意图；

图5是图4所示结构的剖视图。

具体实施方式

实施例一：

结合图1所示，本实施例提供的一种PIN超结结构，包括：N型柱1、P型柱2、基区3、发射极4、发射极金属层5、缓冲层6、集电极7、集电极金属层8及本征区。N型柱1依次通过缓冲层6、集电极7与集电极金属层8连接。P型柱2与基区3连接。发射极金属层5分别与发射极4及基区3电学连接。本征区设置在N型柱1及P型柱2之间。

本实施例在本征区进行N型杂质低掺杂注入获得N^-区域9，从而构成N⁺N^-P⁺型结构，N⁺N^-P⁺型结构掺杂浓度和区域的宽度受到如下限制：

其中，N_P ⁺代表P型柱的掺杂浓度，W_P ⁺代表P型柱的宽度；N_N ^-代表N^-区域9的掺杂浓度，W_N ^-代表N-区域9的宽度；N_N ⁺代表N型柱的掺杂浓度，W_N ⁺代表N型柱的宽度。对于PIN结构，一个基本单元的尺寸往往在100微米以内，要构成大的芯片，必须要由成千上万个基本单元才能构成，而且需要与正面结构对应才行。N⁺N^-P⁺型结构由多个N⁺N^-P⁺基本单元构成。N⁺N^-P⁺型结构的每一个基本单元尺寸为W_P ⁺+W_N ^-+W_N ⁺，基本单元的尺寸可以通过调整W_N ^-实现，而W_N ^-通过调整N_N ^-便可以实现，与P型柱及N型柱的掺杂浓度无关，增加了器件设计的自由度。

实施例二：

结合图2所示，本实施例与实施例一的不同之处在于，在本征区进行P型杂质低掺杂注入获得P^-区域10，从而构成N⁺P^-P⁺结构。N⁺P^-P⁺结构掺杂浓度和区域的宽度受到如下限制：

其中，N_P ⁺代表P型柱的掺杂浓度，W_P ⁺代表P型柱的宽度；N_P ^-代表P^-区域10的掺杂浓度，W_P ^-代表P^-区域10的宽度；N_N ⁺代表N型柱的掺杂浓度，W_N ⁺代表N型柱的宽度。N⁺P^-P⁺型结构由多个N⁺P^-P⁺基本单元构成。N⁺P^-P⁺结构的每一个基本单元的尺寸为W_P ⁺+W_P ^-+W_N ⁺，由此可以看出基本单元的尺寸通过调整W_P ^-实现即可，而W_P ^-通过调整N_P ^-便可以实现，与P型柱及N型柱的掺杂浓度无关，增加了器件设计的自由度。其他地方与实施例一完全一致。

实施例三

结合图3所示，本实施例与实施例一的不同之处在于，在本征区进行N型杂质和P型杂质低掺杂注入获得N^-区域12和P^-区域11，从而构成N⁺N^-P^-P⁺结构。N⁺N^-P^-P⁺结构掺杂浓度和区域的宽度受到如下限制：

其中N_P ⁺代表P型柱的掺杂浓度，W_P ⁺代表P型柱的宽度；N_P ^-代表P^-区域11的掺杂浓度，W_P ^-代表P^-区域11的宽度；N_N ^-代表N^-区域12的掺杂浓度，W_N ^-代表N^-区域12的宽度；N_N ⁺代表N型柱的掺杂浓度，W_N ⁺代表N型柱的宽度。N⁺N^-P^-P⁺型结构由多个N⁺N^-P^-P⁺基本单元构成。N⁺N^-P^-P⁺结构的每一个基本单元的尺寸

W_P ⁺+W_P ^-+W_N ^-+W_N ⁺，由此可以看出基本单元的尺寸通过调整W_P ^-和W_N ^-实现即可，而W_P ^-和W_N ^-通过调整N_P ^-和N_N ^-的大小便可以实现，与P型柱及N型柱的掺杂浓度无关，增加了器件设计的自由度。其他地方与实施例一完全一致。

实施例四

结合图4、图5所示，本实施例与实施例一的不同之处在于，本征区13为超结结构，从而构成N⁺N⁺P⁺P⁺结构。N⁺N⁺P⁺P⁺结构掺杂浓度和区域的宽度受到如下限制：

其中，N_P ⁺代表P型柱的掺杂浓度，W_P ⁺代表P型柱的宽度；N_N ⁺代表N型柱的掺杂浓度，W_N ⁺代表N型柱的宽度；N′_N ⁺代表本征区超结结构中N⁺区域15的掺杂浓度，W′_N ⁺代表本征区超结结构中N⁺区域15的宽度；N′_P ⁺代表本征区超结结构中P⁺区域14的掺杂浓度，W′_P ⁺代表本征区超结结构中P⁺区域14的宽度。N⁺N⁺P⁺P⁺型结构由多个N⁺N⁺P⁺P⁺基本单元构成。N⁺N⁺P⁺P⁺结构的每一个基本单元的尺寸为W_P ⁺+W+W_N ⁺，W为本征区的宽度，基本单元的尺寸通过调整W的宽度便可以实现，与P型柱及N型柱的掺杂浓度无关，增加了器件设计的自由度。其他地方与实施例一完全一致。

本发明提供的PIN超结结构，在传统的N⁺/P⁺柱之间加入本征区域，从而使N⁺/P⁺柱的宽度和掺杂浓度的约束关系去除，不仅能给器件设计提供更大的自由度，还能更好的去折中器件的性能。

最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims

1.一种PIN超结结构，其特征在于，包括：

N型柱、P型柱、发射极、基区、发射极金属层、缓冲层、集电极、集电极金属层及本征区；

所述N型柱依次通过缓冲层、集电极与集电极金属层连接；

所述P型柱与所述基区连接；

所述发射极金属层分别与发射极及基区电学连接；

所述本征区设置在N型柱及P型柱之间；

所述本征区包括N-区域和P-区域，构成N⁺N^-P^-P⁺结构，或，

超结结构，构成N⁺N⁺P⁺P⁺结构。

2.如权利要求1所述的PIN超结结构，其特征在于：

所述N⁺N^-P^-P⁺结构掺杂浓度和区域的宽度受到如下限制：N_P+W_P++N_P-W_P-＝N_N+W_N++N_N-W_N-，其中NP+代表P型柱的掺杂浓度，W_P ⁺代表P型柱的宽度；N_P ^-代表P^-区域的掺杂浓度，W_P ^-代表P^-区域的宽度；N_N ^-代表N^-区域的掺杂浓度，WN-代表N^-区域的宽度；N_N ⁺代表N型柱的掺杂浓度，W_N ⁺代表N型柱的宽度。

3.如权利要求2所述的PIN超结结构，其特征在于：

所述N⁺N^-P^-P结构的每一个基本单元的尺寸为W_P ⁺+W_P ^-+W_N ^-+W_N ⁺，所述基本单元的尺寸通过调整W_P ^-和W_N ^-实现，W_P ^-和W_N ^-通过调整N_P ^-和N_N ^-的大小来实现。

4.如权利要求1所述的PIN超结结构，其特征在于：

所述N⁺N⁺P⁺P⁺结构掺杂浓度和区域的宽度受到如下限制：N_P+W_P+＝N_N+W_N+，N′_P+W′_P+＝N′_N+W′_N+，其中，N_P ⁺代表P型柱的掺杂浓度，W_P ⁺代表P型柱的宽度；N_N ⁺代表N型柱的掺杂浓度，W_N ⁺代表N型柱的宽度；代表本征区超结结构中N⁺区域的掺杂浓度，代表本征区超结结构中N⁺区域的宽度；代表本征区超结结构中P⁺区域的掺杂浓度，代表本征区超结结构中P⁺区域的宽度。

5.如权利要求4所述的PIN超结结构，其特征在于：

所述N⁺N⁺P⁺P⁺结构的每一个基本单元的尺寸为W_P ⁺+W+W_N ⁺，W为本征区的宽度，所述基本单元的尺寸通过调整W的宽度实现。