CN102306691B - 一种提高发光二极管发光效率的方法 - Google Patents

Abstract

本发明公开了一种提高发光二极管发光效率的方法，发光二极管外延片结构中发光层中垒层的生长方式采用了一种新颖的方法：通过生长不同厚度的垒层，提高电子空穴的复合效率从而提高发光效率。本发明方法的设计既保证了较高的复合效率又保持了较低的正向电压，通过加厚靠近N型层一侧的垒层厚度可以更好的限制电子的迁移运动，防止电子越过MQW区域在P型层与空穴复合，而降低靠近P型层一侧的垒层厚度，使空穴更容易越过垒层与电子在量子阱中复合从而提升出光效率。

Description

一种提高发光二极管发光效率的方法

技术领域

本发明涉及一种能够应用于半导体发光二极管，特别是氮化镓基蓝绿光发光二极管，能有效提高其发光效率的一种新方法。

背景技术

半导体发光二极管具有体积小、效率高和寿命长等优点，在交通指示、户外全色显示等领域有着广泛的应用。尤其是利用大功率发光二极管(LED)可能实现半导体固态照明，引起人类照明史的革命，从而逐渐成为目前光电子学领域的研究热点。然而，目前产业化的LED发光效率只有50lm/W左右，其效率还较传统的光源低很多。为了获得高亮度的LED，关键要提高器件的量子效率。

发明内容

本发明的目的在于提出一种新的方法增加半导体发光二极管的量子效率，这种方法直接运用于外延片生长工艺中，通过改变发光层MQW中垒层的厚度，提高电子与空穴在MQW中复合的效率从而增加其发光效率。

本发明的技术方案为：一种提高发光二极管发光效率的结构，该二极管外延片结构从下向上的顺序依次为衬底，低温缓冲层，高温缓冲层，N型层，N型层，N型层，N型层，发光层，P型层，P型层，P型层。发光层MQW(多量子阱)中采用具有不同厚度的垒层来提高发光效率：靠近N型层一侧的垒层厚度为15nm到25nm，而靠近P型层一侧的垒层的厚度在5到15nm。垒层的生长厚度介于5nm至20nm之间，生长温度介于800℃至1050℃之间，V/IH摩尔比介于1000至20000之间。发光层MQW中，垒层的结构可以是AlxInyGal-x-yN 0≤x＜1，0≤y＜1，x+y＜1。发光层MQW中间X个垒层的厚度较厚，其余Y个垒层的厚度较薄，且中间X个垒层的厚度大于其余Y个垒层的厚度。

本发明以高纯氢气(H2)或氮气(N2)作为载气，以三甲基镓(TMGa)、三甲基铝(TMAl)、三甲基铟(TMIn)和氨气(NH3)分别作为Ga、Al、In和N源，用硅烷(SiH4)、二茂镁(Cp2Mg)分别作为n、p型掺杂剂。

外延结构如图四所示：

(1)衬底1

在本发明所述衬底1是适合氮化镓及其它半导体外延材料生长的材料，如：氮化镓单晶、蓝宝石、单晶硅、碳化硅(SiC)单晶等等。

首先将衬底材料在氢气气氛里进行退火，清洁衬底表面，温度控制在1050℃与1180℃之间，然后进行氮化处理；

(2)低温缓冲层2

将温度下降到500℃与650℃之间，生长15至30nm厚的低温GaN成核层，此生长过程时，生长压力在300Torr至760Torr之间，V/III摩尔比在500至3000之间；

(3)高温缓冲层3

低温缓冲层2生长结束后，停止通入TMGa，将衬底温度升高到1000℃至1200℃之间，对低温缓冲层2在原位进行退火处理，退火时间在5分钟至10分钟之间；退火之后，将温度调节到1000℃至1200℃之间，在较低的V/III摩尔比条件下外延生长厚度为0.8μm至2μm之间的高温不掺杂的GaN，此生长过程时，生长压力在50Torr至760Torr之间，V/III摩尔比在300至3000之间；

(4)N型层4

U-GaN 3生长结束后，生长一层掺杂浓度梯度增加的的N型层4，厚度在0.2μm至1μm之间，生长温度在1000℃至1200℃之间，生长压力在50Torr至760Torr之间，V/III摩尔比在300至3000之间；

(5)N型层5

N型层4生长结束后，生长掺杂浓度稳定的N型层5，厚度在1.2μm至3.5μm之间，生长温度在1000℃至1200℃之间，生长压力在50Torr至760Torr之间，V/III摩尔比在300至3000之间；

(6)N型层6

N型层5生长结束后，生长N型层6，厚度在10nm至100nm之间，生长温度在1000℃至1200℃之间，生长压力在50Torr至760Torr之间，V/III摩尔比在300至3000之间；

(7)N型层7

N型层6生长结束后，生长N型层7，厚度在10nm至50nm之间；掺杂浓度稳定，生长温度在1000℃至1200℃之间，生长压力在50Torr至760Torr之间，V/III摩尔比在300至3000之间；

(8)发光层MWQ 8

发光层8由6至15个周期的InaGa1-aN(0＜a＜1)/GaN多量子阱组成。阱的厚度在2nm至3nm之间，生长温度在720至820℃之间，生长压力在200Torr至400Tor r之间，V/III摩尔比在300至5000之间；垒的厚度在5至30nm之间，生长温度在820至920℃之间，生长压力在200Torr至400Torr之间，V/III摩尔比在300至5000之间；

(9)P型层9

6至15个周期的InaGa1-aN(0＜a＜1)/GaN多量子阱发光层8生长结束后，升高温，温度控制在950℃至1080℃之间，生长压力50Torr至500Torr之间，V/III摩尔比1000至20000之间，生长厚度10nm至200nm之间的P型AlxInyGa1-x-yN(0＜x＜1，0≤y＜1，x+y＜1)宽禁带电子阻挡层。该层禁带宽度大于最后一个barrier的禁带宽度，可控制在4eV与5.5eV之间；该层Mg掺杂浓度Mg/Ga摩尔比介于1/100至1/4之间。

(10)P型层10

P型层9生长结束后，生长厚度为100nm至800nm之间的P型AlxInyGa1-x-yN(0≤x＜1，0≤y＜1，x+y＜1)层，即P型层10，该层Mg掺杂浓度Mg/Ga摩尔比介于1/100至1/4之间，其生长温度850℃至1050℃之间。

(11)P型层11

P型层10生长结束后，生长P型接触层，其生长温度850℃至1050℃之间，生长压力100Torr至760Torr之间，V/III摩尔比介于1000至20000之间，该层Mg掺杂浓度Mg/Ga摩尔比介于1/100至1/4之间，生长厚度介于5nm至20nm之间。

外延生长结束后，将反应腔的温度降至650至850℃之间，纯氮气氛围进行退火处理5至15min，然后降至室温，结束外延生长。

随后，经过清洗、沉积、光刻和刻蚀等半导体加工工艺制成单颗小尺寸芯片。

本发明的优点在于：本发明所述的这种外延生长工艺的设计不仅提高了电子空穴复合效率，而且可以降低工作电压，提升ESD良率，改善漏电。

附图说明

图1芯片结构图；

图2为传统的LED结构的MQW区域结构示意图；

图3为本发明一种提高发光二极管发光效率的方法MQW区域结构示意图；

图4为本发明一种提高发光二极管发光效率的方法MQW区域结构示意图；

图5为本发明一种提高发光二极管发光效率的方法MQW区域结构示意图。

图中：

其中1为衬底、2为低温缓冲层、3为高温缓冲层、4、5、6、7为符合N型层、8为发光层、9、10、11为符合P型层、12为透明导电层(Ni/Au或者ITO)、13为P电极、14为N电极、101为量子阱、102为量子垒、201为量子阱、202 203 204 205 206为量子垒、301为量子阱、302303为量子垒、401为量子阱、402403为量子垒。

具体实施方式

下面结合实施例对本发明做进一步的说明，本发明所有的实施例均利用Thomas Swan(AIXTRON子公司)CCS MOCVD***实施。

实施例1

如图一所示：

(1)衬底1

首先将蓝宝石衬底在温度为1120℃，纯氢气气氛里进行退火，然后进行氮化处理；

(2)低温缓冲层2

将温度下降到585℃，生长20nm厚的低温GaN成核层，此生长过程时，生长压力为420Torr，V/III摩尔比为900；

(3)高温缓冲层3

低温缓冲层2生长结束后，停止通入TMGa，将衬底温度升高1120℃，对低温缓冲层2在原位进行退火处理，退火时间为8分钟；退火之后，将温度调节到1120℃，在较低的V/III摩尔比条件下外延生长厚度为1.2μm的高温不掺杂的GaN，此生长过程中，生长压力在200Torr，V/III摩尔比为1500；

(4)N型层4

高温缓冲层3生长结束后，生长一层掺杂浓度梯度增加的的N型层，掺杂浓度从1×1017/cm3变化到5×1018/cm3，厚度为0.8μm，生长温度为1120℃，生长压力为150Torr，V/III摩尔比为1800；

(5)N型层5

N型层4生长结束后，生长掺杂浓度稳定的N型层5，厚度为3.5μm，生长温度为1120℃，生长压力为150Torr，V/III摩尔比为1800；

(6)N型层6

N型层5生长结束后，生长N型层6，厚度为20nm，掺杂浓度稳定，浓度低于N型层4的平均浓度，低于N型层5的掺杂浓度，远低于N型层7的掺杂浓度，其目的是为了提高载流子的迁移率；生长温度为1120℃，生长压力为150Torr，V/III摩尔比为2800；

(7)N型层7

N型层6生长结束后，生长N型层7，厚度为10nm，掺杂浓度稳定，浓度高于N型层5，该层是整个N型区域浓度最高的区域，其目的是为了获得更高的载流子浓度。生长温度为1120℃，生长压力为150Torr，V/III摩尔比为2800；

(8)发光层MQW 8

发光层8由6个周期的In_0.3Ga_0.7N/GaN多量子阱组成。阱的厚度为2.5nm，生长温度为780℃，生长压力为200Torr，V/III摩尔比为4500；垒的厚度为18nm，生长温度为900℃，生长压力为200Torr，V/III摩尔比为4500；

如图2所示，靠近N型层一侧202的厚度介于18到24nm，垒层厚度202＞203＞204＞205＞206，靠近P型层一侧最后一个垒层206的厚度介于5到15nm。

(9)P型层9

6至15个周期的InaGa1-aN(0＜a＜1)/GaN多量子阱发光层8生长结束后，升高温，温度控制在950℃至1080℃之间，生长压力50Torr至500Torr之间，V/III摩尔比1000至20000之间，生长厚度10nm至200nm之间的P型AlxInyGa1-x-yN(0＜x＜1，0≤y＜1，x+y＜1)宽禁带电子阻挡层。该层禁带宽度大于最后一个barrier的禁带宽度，可控制在4eV与5.5eV之间；该层Mg掺杂浓度Mg/Ga摩尔比介于1/100至1/4之间。

(10)P型层10

P型层9生长结束后，生长0.4μm厚的P型层10，即：P型AlxInyGa1-x-yN(0≤x＜1，0≤y＜1，x+y＜1)，该层的禁带宽度大于最后一个barrier的禁带宽度，但小于P型层9的禁带宽度。其生长温度1000℃，生长压力200Torr，V/III摩尔比8000，P型层Mg的掺杂浓度Mg/Ga摩尔比为：1/80。

(11)P型层11

P型层10生长结束后，生长P型接触层，即P型层11，生长温度为1050℃，生长压力为200Torr，V/III摩尔比10000，P型掺杂浓度为1×1020/cm3，生长厚度为15nm。

所有外延生长结束后，将反应腔的温度降至800℃，纯氮气氛围进行退火处理10min，然后降至室温，结束外延生长。

(12)ITO透明导电层12

(13)P电极13

(14)N电极14

实施例1，经过清洗、沉积、光刻和刻蚀等半导体加工工艺制程后，分割成尺寸大小为10×8mil的LED芯片。经LED芯片测试，测试电流10mA，单颗小芯片光输出功率为6.5mW，工作电压3.21V，可抗静电：人体模式5000V。而传统的外延生长方式，相同芯片制程的单颗小芯片光的输出功率仅为5mW。

实施例2

实施例2，外延层1、2、3、4、5、6、7、9、10、11层的生长方式均与实施例1相同。不同之处在于发光层MQW中垒层的生长方法：如图3所示，靠近N型层一侧前三个垒层302的厚度相同介于12到24nm，中间三个垒层303的厚度相同介于16到30nm，靠近P型层一侧最后三个垒层302的厚度相同介于12到24nm。其中中间三个垒层302的厚度最厚。

实施例3

实施例3，外延层1、2、3、4、5、6、7、9、10、11层的生长方式均与实施例1相同。不同之处在于发光层MQW中垒层的生长方法：如图4所示，靠近N型层一侧前三个垒层402的厚度相同介于16到30nm，靠近P型层一侧最后六个垒层403的厚度相同介于12到24nm。其中靠近N型层一侧前三个垒层的厚度最厚。

经过同样条件的芯片制程与测试，10×8mil单颗小芯片光输出功率为6.3mW，工作电压3.15V，可抗静电：人体模式5000V。

Claims (3)

1.一种提高发光二极管发光效率的方法，该发光二极管外延片结构从下向上的顺序依次为衬底，低温缓冲层，高温缓冲层，第一N型层，第二N型层，第三N型层，第四N型层，发光层，第一P型层，第二P型层，第三P型层；其特征在于：发光层中采用具有不同厚度的垒层来提高发光效率：靠近N型层一侧的垒层厚度为15nm到20nm，而靠近P型层一侧的垒层的厚度在5到15nm；垒层的生长厚度介于5nm至20nm之间，生长温度介于800℃至1050℃之间，V/III摩尔比介于1000至20000之间。 

2.如权利要求1所述提高发光二极管发光效率的方法，其特征在于：发光层中，垒层的结构可以是AlxInyGa1-x-yN  0≤x＜1，0≤y＜1，x+y＜1。 

3.如权利要求1或2所述提高发光二极管发光效率的方法，其特征在于：发光层中间X个垒层的厚度较厚，其余Y个垒层的厚度较薄，且中间X个垒层的厚度大于其余Y个垒层的厚度。 

Images