CN106067492B - 在图形化氮化镓单晶衬底上制备氮化镓发光二极管的方法 - Google Patents

在图形化氮化镓单晶衬底上制备氮化镓发光二极管的方法 Download PDF

Info

Publication number
CN106067492B
CN106067492B CN201610631795.5A CN201610631795A CN106067492B CN 106067492 B CN106067492 B CN 106067492B CN 201610631795 A CN201610631795 A CN 201610631795A CN 106067492 B CN106067492 B CN 106067492B
Authority
CN
China
Prior art keywords
gallium nitride
layer
gan
prepared
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610631795.5A
Other languages
English (en)
Other versions
CN106067492A (zh
Inventor
贾传宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Zhongtu Semiconductor Technology Co., Ltd
Original Assignee
Sino Nitride Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sino Nitride Semiconductor Co Ltd filed Critical Sino Nitride Semiconductor Co Ltd
Priority to CN201610631795.5A priority Critical patent/CN106067492B/zh
Publication of CN106067492A publication Critical patent/CN106067492A/zh
Application granted granted Critical
Publication of CN106067492B publication Critical patent/CN106067492B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

本发明公开了一种在图形化氮化镓单晶衬底上制备氮化镓发光二极管的方法，在氮化镓单晶衬底上沉积厚度为98‑102nm的SiO2或SiN作为掩膜图形层，再把该掩膜图形层制备为具有周期性结构的圆型孔状掩膜图形层，该圆型孔状掩膜图形层的圆型孔直径为0.8‑1.0微米，该圆型孔状掩膜图形层的图形周期为1.4‑1.6微米，再将氮化镓单晶衬底清洗干净后放入MOCVD反应室进行二次生长，通过采用降低MOCVD反应室压力，提高V/III比的方式，控制氮化镓外延层的生长模式，外延层会在接续垂直生长的同时在掩膜图形层上侧向外延生长，制备出高亮度氮化镓基发光二极管。本发明制备的氮化镓基发光二极管散热性好。

Description

在图形化氮化镓单晶衬底上制备氮化镓发光二极管的方法
技术领域
本发明涉及半导体光电子技术领域，一种在图形化氮化镓单晶衬底上制备高亮度氮化镓发光二极管的方法。
背景技术
LED的散热现在越来越为人们所重视，这是因为LED的光衰或其寿命是直接和其结温有关，散热不好结温就高，寿命就短，依照阿雷纽斯法则温度每降低10℃寿命会延长2倍。根据光衰和结温的关系，结温假如能够控制在65°C，那么其光衰至70％的寿命可以高达10万小时！但是，限于实际的LED灯的散热性能， LED灯具的寿命变成了一个影响其性能的主要问题。而且，结温不但影响长时间寿命，也还直接影响短时间的发光效率。比如结温为25度时的发光量为100%，那么结温上升至60度时，其发光量就只有90%；结温为100度时发光量就下降到80%；结温升至140度时发光量就只有70%。由此可见，改善LED灯的散热，控制结温是十分重要的事情。除此以外，LED的发热还会使得其光谱移动，色温升高，正向电流增大（恒压供电时），反向电流也增大，热应力增高，荧光粉环氧树脂老化加速等等种种问题。因此，LED的散热是LED灯具的设计中最为重要的一个问题。
LED芯片的特点是在极小的体积内产生极高的热量。由于LED本身的热容量很小，所以必须以最快的速度把这些热量传导出去，否则就会产生很高的结温。为了尽可能地把热量引出到芯片外面，人们在LED的芯片结构上进行了很多改进。为了改善LED芯片本身的散热，其最主要的改进就是采用导热性更好的衬底材料。早期的LED只是采用Si（硅）作为衬底。后来就改为蓝宝石作衬底。但是蓝宝石衬底的导热性能不太好。
发明内容
本发明要解决的技术问题是提供一种散热性能好的在图形化氮化镓单晶衬底上制备氮化镓发光二极管的方法。
为了解决上述技术问题，本发明采取以下方案：
一种在图形化氮化镓单晶衬底上制备氮化镓发光二极管的方法，包括以下步骤：
步骤1，在氮化镓单晶衬底上沉积厚度为98-102nm的SiO2或SiN作为掩膜图形层，再把该掩膜图形层制备为具有周期性结构的圆型孔状掩膜图形层，该圆型孔状掩膜图形层的圆型孔直径为0.8-1.0微米，该圆型孔状掩膜图形层的图形周期为1.4-1.6微米；
步骤2，把制备有圆型孔状掩膜图形层的氮化镓单晶衬底清洗干净后放入MOCVD反应室进行二次生长，在H2气氛、950-1050℃下，MOCVD反应室的压力为200-300torr、V/III摩尔比为1000-1300，三维生长厚度为150-200纳米的n型GaN三维生长层；
步骤3，在H2气氛、1050-1100℃下，MOCVD反应室的压力为60-100torr、V/III摩尔比为1300-3000，二维生长厚度为1-3微米的n型GaN二维合并层；
步骤4，在N2气氛、820-850℃下，V/III摩尔比为5000-10000，MOCVD反应室的压力为300torr,生长厚度为150nm 的n型GaN低温应力释放层；
步骤5，在N2气氛、750-850℃下，V/III摩尔比为5000-10000，MOCVD反应室的压力为300torr,生长5-10周期的InxGa1-xN/GaN多量子阱有源区,其中，0<x≤0.3，InxGa1-xN阱层的厚度范围在2-4nm，GaN垒层的厚度为8-20nm；
步骤6，在N2气氛、850-950℃下，V/III摩尔比为5000-10000、MOCVD反应室的压力为100-300torr,生长5-10个周期的p型Aly1Ga1-y1N/GaN超晶格电子阻挡层，其中，Al组分0≤y1≤0.2， p型Aly1Ga1-y1N的厚度为2-5nm，GaN层厚度为2-5nm；
步骤7，在H2气氛、950-1050℃下，V/III摩尔比为2000-5000、MOCVD反应室的压力为100torr,生长100-300nm的高温p型GaN层；
步骤8，在H2气氛、650-750℃下， V/III摩尔比为5000-10000、MOCVD反应室的压力为300torr,生长2-4nm的p型InGaN接触层；
步骤9，将MOCVD反应室的温度降至20-30℃，结束生长，完成氮化镓发光二极管外延层的生长，制备得到高亮度的GaN基发光二极管外延层。
所述步骤1中采用化学气相沉积方式制备掩膜图形层。
所述步骤2中采用1-3微米/小时的生长速率进行三维生长n型GaN三维生长层，该n型GaN三维生长层的Si掺杂浓度为1018-1019cm-3。
所述步骤3中采用恒定生长速率进行生长n型GaN二维合并层，该n型GaN二维合并层的Si掺杂浓度为1018-1019cm-3。
所述步骤6中p型Aly1Ga1-y1N/GaN超晶格电子阻挡层的Mg掺杂浓度相应的空穴浓度为2×1017cm-3，其中Al组分随着超晶格电子阻挡层中超晶格周期数的增加而减少。
所述Al组分随着超晶格电子阻挡层中超晶格周期数的增加而减少时呈阶梯式减少。
所述步骤7中的高温p型GaN层的Mg掺杂浓度为1017-1018cm-3。
所述步骤8中的p型InGaN接触层的Mg掺杂浓度大于1018cm-3。
所述步骤9中将MOCVD反应室的温度先降至700-750℃，然后采用纯氮气气氛进行退火处理5-20分钟,再降至20-30℃。
本发明通过优化氮化镓单晶衬底生长初期的载气、生长温度以及生长速率等参数，控制氮化镓外延层的生长模式，制备出高晶体质量氮化镓外延层，在此基础上制备出高亮度的GaN基LED外延层，具有良好的散热性能。
附图说明
附图1为本发明方法制备得到的氮化镓发光二极管的剖面结构示意图。
具体实施方式
为了便于本领域技术人员的理解，下面结合附图和具体实施例对本发明作进一步的描述。
本发明利用紧耦合垂直反应室MOCVD生长***，在金属有机化合物气相外延反应室MOCVD反应室内进行二次生长，完成氮化镓发光二极管外延层的生长，如附图1所示，该氮化镓发光二极管外延层的结构由下往上依次包括制备有掩膜图形层的GaN单晶衬底101、n型GaN三维生长层102、n型GaN二维合并层103、 n型GaN层低温应力释放层104、InxGa1-xN/GaN多量子阱有源区105、p型Aly1Ga1-y1N/GaN超晶格电子阻挡层106、高温p型GaN层107及p型InGaN接触层108。在氮化镓发光二极管外延层的生长过程中，以三甲基镓（TMGa）、三乙基镓（TEGa）、三甲基铟（TMIn）、三甲基铝（TMAl）作为III族源，氨气（NH3）分别作为Ga、Al、In和N源，以硅烷（SiH4）作为n型掺杂剂，二茂镁（Cp2Mg）作为p型掺杂剂。
下面以实施例对本发明的具体制备方法进行详细阐述。
实施例1
一种在图形化氮化镓单晶衬底上制备氮化镓发光二极管的方法，包括以下步骤：
步骤1，采用化学气相沉积方式（PECVD）在氮化镓单晶衬底上沉积厚度为100nm的SiO2或SiN作为掩膜图形层，再把该掩膜图形层制备为具有周期性结构的圆型孔状掩膜图形层，该圆型孔状掩膜图形层的圆型孔直径为0.9微米，该圆型孔状掩膜图形层的图形周期为1.5微米。
步骤2，把制备有圆型孔状掩膜图形层的氮化镓单晶衬底101清洗干净后放入MOCVD反应室进行二次生长，在H2气氛、1000℃下，MOCVD反应室的压力为250torr、V/III摩尔比为1200，采用1微米/小时的生长速率三维生长厚度为175纳米的n型GaN三维生长层102，其中该n型GaN三维生长层的Si掺杂浓度为1018cm-3。
步骤3，在H2气氛、1075℃下，MOCVD反应室的压力为80torr、V/III摩尔比为2150，采用恒定生长速率二维生长厚度为2微米的n型GaN二维合并层103；其中该n型GaN二维合并层的Si掺杂浓度为1018cm-3。
步骤4，在N2气氛、830℃下，V/III摩尔比为8000，MOCVD反应室的压力为300torr,生长厚度为150nm 的n型GaN低温应力释放层104。
步骤5，在N2气氛、800℃下，V/III摩尔比为8000，MOCVD反应室的压力为300torr,生长8周期的InxGa1-xN/GaN多量子阱有源区105,其中， x为0.1，InxGa1-xN阱层的厚度范围为2nm，GaN垒层的厚度为8nm。
步骤6，在N2气氛、900℃下，V/III摩尔比为8000、MOCVD反应室的压力为200torr,生长8个周期的p型Aly1Ga1-y1N/GaN超晶格电子阻挡层106，其中，Al组分y1为0.1，该Al组分随着超晶格电子阻挡层中超晶格周期数的增加而阶梯式减少，p型Aly1Ga1-y1N的厚度为2nm，GaN层厚度为2nm，p型Aly1Ga1-y1N/GaN超晶格电子阻挡层的Mg掺杂浓度相应的空穴浓度为2×1017cm-3。
步骤7，在H2气氛、1000℃下，V/III摩尔比为3500、MOCVD反应室的压力为100torr,生长200nm的高温p型GaN层107，该高温p型GaN层的Mg掺杂浓度为1017cm-3。
步骤8，在H2气氛、700℃下， V/III摩尔比为8000、MOCVD反应室的压力为300torr,生长2nm的p型InGaN接触层108，该p型InGaN接触层的Mg掺杂浓度大于1018cm-3。
步骤9，将MOCVD反应室的温度先降至700℃，然后采用纯氮气气氛进行退火处理5分钟,再降至20℃，结束生长，完成氮化镓发光二极管外延层的生长，制备得到高亮度的GaN基发光二极管外延层。
实施例二
步骤1，采用化学气相沉积方式（PECVD）在氮化镓单晶衬底上沉积厚度为98nm的SiO2或SiN作为掩膜图形层，再把该掩膜图形层制备为具有周期性结构的圆型孔状掩膜图形层，该圆型孔状掩膜图形层的圆型孔直径为0.8微米，该圆型孔状掩膜图形层的图形周期为1.4微米。
步骤2，把制备有圆型孔状掩膜图形层的氮化镓单晶衬底101清洗干净后放入MOCVD反应室进行二次生长，在H2气氛、950℃下，MOCVD反应室的压力为200torr、V/III摩尔比为1000，采用2微米/小时的生长速率三维生长厚度为150纳米的n型GaN三维生长层102，其中该n型GaN三维生长层的Si掺杂浓度为1019cm-3。
步骤3，在H2气氛、1050℃下，MOCVD反应室的压力为60torr、V/III摩尔比为1300，采用恒定生长速率二维生长厚度为2微米的n型GaN二维合并层103；其中该n型GaN二维合并层的Si掺杂浓度为1019cm-3。
步骤4，在N2气氛、820℃下，V/III摩尔比为5000，MOCVD反应室的压力为300torr,生长厚度为150nm 的n型GaN低温应力释放层104。
步骤5，在N2气氛、750℃下，V/III摩尔比为5000，MOCVD反应室的压力为300torr,生长5周期的InxGa1-xN/GaN多量子阱有源区105,其中， x为0.2，InxGa1-xN阱层的厚度范围为3nm，GaN垒层的厚度为15nm。
步骤6，在N2气氛、850℃下，V/III摩尔比为5000、MOCVD反应室的压力为100torr,生长5个周期的p型Aly1Ga1-y1N/GaN超晶格电子阻挡层106，其中，Al组分y1为0，该Al组分随着超晶格电子阻挡层中超晶格周期数的增加而阶梯式减少，p型Aly1Ga1-y1N的厚度为3nm，GaN层厚度为4nm，p型Aly1Ga1-y1N/GaN超晶格电子阻挡层的Mg掺杂浓度相应的空穴浓度为2×1017cm-3。
步骤7，在H2气氛、950℃下，V/III摩尔比为2000、MOCVD反应室的压力为100torr,生长100nm的高温p型GaN层107，高温p型GaN层的Mg掺杂浓度为1018cm-3。
步骤8，在H2气氛、650℃下， V/III摩尔比为5000、MOCVD反应室的压力为300torr,生长3nm的p型InGaN接触层108，该p型InGaN接触层的Mg掺杂浓度大于1018cm-3。
步骤9，将MOCVD反应室的温度先降至720℃，然后采用纯氮气气氛进行退火处理10分钟,再降至25℃，结束生长，完成氮化镓发光二极管外延层的生长，制备得到高亮度的GaN基发光二极管外延层。
实施例三
步骤1，采用化学气相沉积方式（PECVD）在氮化镓单晶衬底上沉积厚度为102nm的SiO2或SiN作为掩膜图形层，再把该掩膜图形层制备为具有周期性结构的圆型孔状掩膜图形层，该圆型孔状掩膜图形层的圆型孔直径为1.0微米，该圆型孔状掩膜图形层的图形周期为1.6微米。
步骤2，把制备有圆型孔状掩膜图形层的氮化镓单晶衬底101清洗干净后放入MOCVD反应室进行二次生长，在H2气氛、1050℃下，MOCVD反应室的压力为300torr、V/III摩尔比为1300，采用3微米/小时的生长速率三维生长厚度为200纳米的n型GaN三维生长层102，其中该n型GaN三维生长层的Si掺杂浓度为1019cm-3。
步骤3，在H2气氛、1100℃下，MOCVD反应室的压力为100torr、V/III摩尔比为3000，采用恒定生长速率二维生长厚度为2微米的n型GaN二维合并层103；其中该n型GaN二维合并层的Si掺杂浓度为1019cm-3。
步骤4，在N2气氛、850℃下，V/III摩尔比为10000，MOCVD反应室的压力为300torr,生长厚度为150nm 的n型GaN低温应力释放层104。
步骤5，在N2气氛、850℃下，V/III摩尔比为10000，MOCVD反应室的压力为300torr,生长10周期的InxGa1-xN/GaN多量子阱有源区105,其中， x为0.3，InxGa1-xN阱层的厚度范围为4nm，GaN垒层的厚度为20nm。
步骤6，在N2气氛、950℃下，V/III摩尔比为10000、MOCVD反应室的压力为300torr,生长10个周期的p型Aly1Ga1-y1N/GaN超晶格电子阻挡层106，其中，Al组分y1为0.2，该Al组分随着超晶格电子阻挡层中超晶格周期数的增加而阶梯式减少，p型Aly1Ga1-y1N的厚度为5nm，GaN层厚度为5nm，p型Aly1Ga1-y1N/GaN超晶格电子阻挡层的Mg掺杂浓度相应的空穴浓度为2×1017cm-3。
步骤7，在H2气氛、1050℃下，V/III摩尔比为5000、MOCVD反应室的压力为100torr,生长300nm的高温p型GaN层107，该高温p型GaN层的Mg掺杂浓度为1018cm-3。
步骤8，在H2气氛、750℃下， V/III摩尔比为10000、MOCVD反应室的压力为300torr,生长4nm的p型InGaN接触层108，该p型InGaN接触层的Mg掺杂浓度大于1018cm-3。
步骤9，将MOCVD反应室的温度先降至750℃，然后采用纯氮气气氛进行退火处理20分钟,再降至30℃，结束生长，完成氮化镓发光二极管外延层的生长，制备得到高亮度的GaN基发光二极管外延层。
以上所述的实施例仅为说明本发明的技术思想及特点，其描述较为具体和详细，其目的在于使本领域的普通技术人员能够了解本发明的内容并据以实施，因此不能仅以此来限定本发明的专利保护范围，并不能因此而理解为对本发明范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，即凡依据本发明所揭示的精神所作的变化，仍应涵盖在本发明的专利保护范围内。

Claims (9)

1.一种在图形化氮化镓单晶衬底上制备氮化镓发光二极管的方法，包括以下步骤：
步骤1，在氮化镓单晶衬底上沉积厚度为98-102nm的SiO2或SiN作为掩膜图形层，再把该掩膜图形层制备为具有周期性结构的圆型孔状掩膜图形层，该圆型孔状掩膜图形层的圆型孔直径为0.8-1.0微米，该圆型孔状掩膜图形层的图形周期为1.4-1.6微米；
步骤2，把制备有圆型孔状掩膜图形层的氮化镓单晶衬底清洗干净后放入MOCVD反应室进行二次生长，在H2气氛、950-1050℃下，MOCVD反应室的压力为200-300torr、V/III摩尔比为1000-1300，三维生长厚度为150-200 nm的n型GaN三维生长层；
步骤3，在H2气氛、1050-1100℃下，MOCVD反应室的压力为60-100torr、V/III摩尔比为1300-3000，二维生长厚度为1-3微米的n型GaN二维合并层；
步骤4，在N2气氛、820-850℃下，V/III摩尔比为5000-10000，MOCVD反应室的压力为300torr,生长厚度为150nm 的n型GaN低温应力释放层；
步骤5，在N2气氛、750-850℃下，V/III摩尔比为5000-10000，MOCVD反应室的压力为300torr,生长5-10周期的InxGa1-xN/GaN多量子阱有源区,其中，0<x≤0.3，InxGa1-xN阱层的厚度范围在2-4nm，GaN垒层的厚度为8-20nm；
步骤6，在N2气氛、850-950℃下，V/III摩尔比为5000-10000、MOCVD反应室的压力为100-300torr,生长5-10个周期的p型Aly1Ga1-y1N/GaN超晶格电子阻挡层，其中，Al组分0≤y1≤0.2， p型Aly1Ga1-y1N的厚度为2-5nm，GaN层厚度为2-5nm；
步骤7，在H2气氛、950-1050℃下，V/III摩尔比为2000-5000、MOCVD反应室的压力为100torr,生长100-300nm的高温p型GaN层；
步骤8，在H2气氛、650-750℃下， V/III摩尔比为5000-10000、MOCVD反应室的压力为300torr,生长2-4nm的p型InGaN接触层；
步骤9，将MOCVD反应室的温度降至20-30℃，结束生长，完成氮化镓发光二极管外延层的生长，制备得到高亮度的GaN基发光二极管外延层。
2.根据权利要求1所述的在图形化氮化镓单晶衬底上制备氮化镓发光二极管的方法，其特征在于，所述步骤1中采用化学气相沉积方式制备掩膜图形层。
3.根据权利要求2所述的在图形化氮化镓单晶衬底上制备氮化镓发光二极管的方法，其特征在于，所述步骤2中采用1-3微米/小时的生长速率进行三维生长n型GaN三维生长层，该n型GaN三维生长层的Si掺杂浓度为1018-1019cm-3。
4.根据权利要求3所述的在图形化氮化镓单晶衬底上制备氮化镓发光二极管的方法，其特征在于，所述步骤3中采用恒定生长速率进行生长n型GaN二维合并层，该n型GaN二维合并层的Si掺杂浓度为1018-1019cm-3。
5.根据权利要求4所述的在图形化氮化镓单晶衬底上制备氮化镓发光二极管的方法，其特征在于，所述步骤6中p型Aly1Ga1-y1N/GaN超晶格电子阻挡层的Mg掺杂浓度相应的空穴浓度为2×1017cm-3，其中Al组分随着超晶格电子阻挡层中超晶格周期数的增加而减少。
6.根据权利要求5所述的在图形化氮化镓单晶衬底上制备氮化镓发光二极管的方法，其特征在于，所述Al组分随着超晶格电子阻挡层中超晶格周期数的增加而减少时呈阶梯式减少。
7.根据权利要求6所述的在图形化氮化镓单晶衬底上制备氮化镓发光二极管的方法，其特征在于，所述步骤7中的高温p型GaN层的Mg掺杂浓度为1017-1018cm-3。
8.根据权利要求7所述的在图形化氮化镓单晶衬底上制备氮化镓发光二极管的方法，其特征在于，所述步骤8中的p型InGaN接触层的Mg掺杂浓度大于1018cm-3。
9.根据权利要求8所述的在图形化氮化镓单晶衬底上制备氮化镓发光二极管的方法，其特征在于，所述步骤9中将MOCVD反应室的温度先降至700-750℃，然后采用纯氮气气氛进行退火处理5-20分钟,再降至20-30℃。
CN201610631795.5A 2016-08-04 2016-08-04 在图形化氮化镓单晶衬底上制备氮化镓发光二极管的方法 Active CN106067492B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610631795.5A CN106067492B (zh) 2016-08-04 2016-08-04 在图形化氮化镓单晶衬底上制备氮化镓发光二极管的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610631795.5A CN106067492B (zh) 2016-08-04 2016-08-04 在图形化氮化镓单晶衬底上制备氮化镓发光二极管的方法

Publications (2)

Publication Number Publication Date
CN106067492A CN106067492A (zh) 2016-11-02
CN106067492B true CN106067492B (zh) 2018-06-19

Family

ID=57206831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610631795.5A Active CN106067492B (zh) 2016-08-04 2016-08-04 在图形化氮化镓单晶衬底上制备氮化镓发光二极管的方法

Country Status (1)

Country Link
CN (1) CN106067492B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137319A (zh) * 2019-05-21 2019-08-16 芜湖德豪润达光电科技有限公司 Led外延结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101521258A (zh) * 2009-03-27 2009-09-02 武汉华灿光电有限公司 一种提高发光二极管外量子效率的方法
CN102306691A (zh) * 2011-09-02 2012-01-04 华灿光电股份有限公司 一种提高发光二极管发光效率的方法
CN102881788A (zh) * 2012-09-26 2013-01-16 合肥彩虹蓝光科技有限公司 一种改善GaN基LED量子阱结构提高载子复合效率的外延生长方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6890785B2 (en) * 2002-02-27 2005-05-10 Sony Corporation Nitride semiconductor, semiconductor device, and manufacturing methods for the same
WO2008153130A1 (ja) * 2007-06-15 2008-12-18 Rohm Co., Ltd. 窒化物半導体発光素子及び窒化物半導体の製造方法
CN104241473A (zh) * 2013-06-21 2014-12-24 晶能光电（江西）有限公司 一种氮化镓基led外延片的生长方法
CN103560190B (zh) * 2013-11-15 2016-03-02 湘能华磊光电股份有限公司 阻挡电子泄漏和缺陷延伸的外延生长方法及其结构
CN105304770A (zh) * 2015-09-21 2016-02-03 东莞市中镓半导体科技有限公司 一种具有Al组分及厚度阶梯式渐变的量子垒结构的近紫外LED制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101521258A (zh) * 2009-03-27 2009-09-02 武汉华灿光电有限公司 一种提高发光二极管外量子效率的方法
CN102306691A (zh) * 2011-09-02 2012-01-04 华灿光电股份有限公司 一种提高发光二极管发光效率的方法
CN102881788A (zh) * 2012-09-26 2013-01-16 合肥彩虹蓝光科技有限公司 一种改善GaN基LED量子阱结构提高载子复合效率的外延生长方法

Also Published As

Publication number Publication date
CN106067492A (zh) 2016-11-02

Similar Documents

Publication Publication Date Title
CN101359710B (zh) 一种绿光发光二极管的制造方法
CN108461592B (zh) 一种发光二极管外延片及其制造方法
TWI449204B (zh) 可調波長發光二極體
CN106328771B (zh) 一种在金属氮化镓复合衬底上外延无裂纹高晶体质量led外延层的方法
CN106784210A (zh) 一种发光二极管的外延片及其制作方法
CN108336198B (zh) 一种发光二极管外延片及其制造方法
CN108198921B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN106711295B (zh) 一种GaN基发光二极管外延片的生长方法
CN109119515A (zh) 一种发光二极管外延片及其制造方法
CN106057996A (zh) 一种发光二极管的外延片及其生长方法
CN100580966C (zh) 一种绿光发光二极管
CN109216519A (zh) 一种发光二极管外延片及其制造方法
CN106229389B (zh) 一种在金属氮化镓复合衬底上制备发光二极管的方法
CN103700745B (zh) 一种高亮度氮化镓基发光二极管外延生长方法
CN110911529B (zh) 一种发光二极管外延结构生长方法
CN114551664A (zh) 一种led外延片、外延生长方法及led芯片
CN105185879B (zh) 一种三维掺杂的氮化物发光二极管及其制作方法
CN109830578A (zh) 一种led外延结构的生长方法
WO2024002094A1 (zh) 一种发光二极管及其外延结构
CN109301041A (zh) 一种发光二极管外延片及其制造方法
CN108281519A (zh) 一种发光二极管外延片及其制造方法
CN106067492B (zh) 在图形化氮化镓单晶衬底上制备氮化镓发光二极管的方法
CN116682914A (zh) 发光二极管外延片及其制备方法、发光二极管外延片
CN114373840A (zh) 一种发光二极管外延片及其制备方法
CN107546305A (zh) 一种GaN基发光二极管外延结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210119

Address after: No.4, Gongye North 2nd Road, Songshanhu high tech Industrial Development Zone, Dongguan, Guangdong 523000

Patentee after: Guangdong Zhongtu Semiconductor Technology Co., Ltd

Address before: 523000 zhongga Semiconductor Technology Co., Ltd., Dongping science and Technology Industrial Park, Qishi Town, Dongguan City, Guangdong Province

Patentee before: Sino Nitride Semiconductor Co.,Ltd.

TR01 Transfer of patent right