CN102263082A - 封装基板结构及其制造方法 - Google Patents

封装基板结构及其制造方法 Download PDF

Info

Publication number
CN102263082A
CN102263082A CN2010101893284A CN201010189328A CN102263082A CN 102263082 A CN102263082 A CN 102263082A CN 2010101893284 A CN2010101893284 A CN 2010101893284A CN 201010189328 A CN201010189328 A CN 201010189328A CN 102263082 A CN102263082 A CN 102263082A
Authority
CN
China
Prior art keywords
insulating barrier
tin
ball
package substrate
construction according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101893284A
Other languages
English (en)
Inventor
林贤杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NANYA CIRCUIT BOARD CO Ltd
Original Assignee
NANYA CIRCUIT BOARD CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NANYA CIRCUIT BOARD CO Ltd filed Critical NANYA CIRCUIT BOARD CO Ltd
Priority to CN2010101893284A priority Critical patent/CN102263082A/zh
Publication of CN102263082A publication Critical patent/CN102263082A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明提供一种封装基板结构及其制造方法。所述封装基板结构包括一具有线路布局的基板;一增层线路结构设置于该基板上,其中该增层线路结构具有多个植球垫;一第一绝缘层涂布于该增层线路结构上,大致与该些植球垫等高;一界面层设置于该些植球垫上;多个第一锡球设置于该些植球垫的界面层上,该些第一锡球上覆盖一披覆层;以及一第二绝缘层设置于该些第一锡球的周围,且具有一升起部分顺着该些第一锡球的侧弧面升起;其中该第二绝缘层的升起部分低于该些第一锡球的高度。本发明主要优点在于经过先前的第一绝缘层涂布步骤之后,可提供均一且等高的待印刷面。通过图案化蚀刻步骤,可精确控制植球垫的大小。

Description

封装基板结构及其制造方法
技术领域
本发明涉及一种封装基板结构,特别涉及一种具有均一且等高的锡球待印刷面的封装基板结构及其制造方法。
背景技术
电子产品的发展趋势已逐渐地进化为轻、薄、短、小、高速、高频和多功能的领域。为了满足实际应用需求,半导体封装技术已经逐渐从球栅阵列(ball grid array,简称BGA)封装和覆晶载板(flip chip,简称FC)进化为三维(3D)的堆叠结构。或者,于载板面封装,以FC技术或焊线(wire bond,简称WB)技术将各种封装体组装接合,以形成一多功能的结构体。
于先前技术中,锡球阵列的植入是通过印刷锡膏于已完成抗焊层(例如绿漆)涂布的基板结构上,接着再进行回焊(reflow)步骤。而印刷锡膏步骤是将待印刷基板的表面上架设一具有图案化开环的印刷模版(钢板),接着利用刮刀印刷模版上的锡膏挤入图案化开环中,使得位于开环内,绿漆表面上、下的空间皆填入锡膏。在取下钢板并进行回焊步骤后,绿漆表面上的锡膏熔融为一球状体。当半导体芯片与此基板结构构装时,此球状体的锡球与芯片端对应的锡球(或铜柱)接触,在完成回焊步骤后,结合成导电构造。
于先进的半导体芯片制造技术中,芯片的设计已呈现高密度I/O接触,使得布线结构愈发密集。因此,对封装基板而言,与芯片接触的一侧的焊接导电结构(凸块)数量也需随之大幅增加,致使导电凸块之间的间距亦愈靠愈近。然而,因受限于钢板开环的间距,加上基板上绿漆涂层的不平整影响,会造成印刷锡膏步骤的下锡量不稳定。若下锡量过多,则易引起锡桥现象;若下锡量过少,则造成锡球体积过小,因导电凸块的共平面性不足,使得无法与芯片顺利进行电性连接。
发明内容
本发明的实施例提供一种封装基板结构,包括一具有线路布局的基板;一增层线路结构,设置于该基板上,其中该增层线路结构具有多个植球垫;一第一绝缘层涂布于该增层线路结构上,大致与该些植球垫等高;一界面层设置于该些植球垫上;多个第一锡球设置于该些植球垫的界面层上,该些第一锡球上覆盖一披覆层;以及一第二绝缘层设置于该些第一锡球的周围,且具有一升起部分顺着该些第一锡球的侧弧面升起;其中该第二绝缘层的升起部分低于该些第一锡球的高度。
本发明的实施例另提供一种封装基板结构,包括一具有线路布局的基板;一增层线路结构,设置于该基板上,其中该增层线路结构具有多个植球垫;一第一绝缘层涂布于该增层线路结构上,大致与该些植球垫等高;一界面层设置于该些植球垫上;多个第一锡球设置于该些植球垫的界面层上,该些第一锡球上覆盖一披覆层;一第二绝缘层设置于该些第一锡球的周围,且具有一升起部分顺着该些第一锡球的侧弧面升起;多个第二锡球设置于该些第一锡球的顶部弧面区域上;以及一半导体芯片对向设置于该基板,该半导体芯片具有多个柱状的导电接触,对应并深入该些第二锡球,其中该半导体芯片与该基板之间填充一填充胶,以及其中该第二绝缘层的升起部分低于该些第一锡球的高度。
本发明的实施例又提供一种封装基板结构的制造方法,包括:提供一具有线路布局的基板;形成一增层线路结构于该基板上,其中该增层线路结构具有多个植球垫;全面性地涂布一第一绝缘层于该增层线路结构上,大致与该些植球垫等高;图案化该第一绝缘层以露出该些植球垫的表面;沉积一界面层于该些植球垫上;植入多个第一锡球于该些植球垫的界面层上,于该些第一锡球上覆盖一披覆层;以及涂布一第二绝缘层于该些第一锡球的周围,且具有一升起部分顺着该些第一锡球的侧弧面升起,其中该第二绝缘层的升起部分低于该些第一锡球的高度。
本发明主要优点在于经过先前的第一绝缘层涂布步骤之后,可提供均一且等高的待印刷面。通过图案化蚀刻步骤,可精确控制植球垫的大小。由于植球垫的大小会直接影响凸块间距与尺寸大小,因此精确控制植球垫即可提升印刷或植球的锡球体积的精确度,达成微细间距的目标(低于150μm以下,或介于100μm至140μm之间)。相较于先前技术,本发明封装基板结构上的第一锡球与芯片端的导电接触具有较优质的共平面性(coplanarity)。再者,通过提供一第二锡球于露出的第一锡球顶部弧面上,因而可提供足够的焊接体积,以适应未来锡球高度高/间距小的产品需求。更有甚者,由于开环后的第二绝缘层的升起部结构为一内凹圆弧形,并且此弧形的曲线为依顺着第一锡球贴附,因此可增加第一锡球与植球垫的结合力,获得较佳信赖性结果。
为使本发明能更明显易懂,下文特举实施例,并配合所附附图,作详细说明如下。
附图说明
图1-图8显示根据本发明的一实施例的封装基板结构的制造方法,于各工艺步骤阶段的剖面示意图。
图9-图10显示根据本发明另一实施例的封装基板结构的制造方法,于各工艺步骤阶段的剖面示意图。
并且,上述附图中的附图标记说明如下:
110~基板;
120a、120b~增层线路结构;
122~植球垫;
130~第一绝缘层;
135~界面层;
140~第一锡球;
142、144~金属保护层;
145~第二锡球;
150~第二绝缘层;
150’~开环后的第二绝缘层;
153~升起部分;
210~半导体芯片;
220~填充胶;
230~柱状导电接触。
具体实施方式
以下以各实施例详细说明并伴随着附图说明的范例,做为本发明的参考依据。在附图或说明书描述中,相似或相同的部分皆使用相同的图号。且在附图中,实施例的形状或是厚度可扩大,并以简化或是方便标示。再者,附图中各元件的部分将以分别描述说明之,值得注意的是,图中未绘示或描述的元件,为本领域技术人员所知的形式,另外,特定的实施例仅为揭示本发明使用的特定方式,其并非用以限定本发明。
有鉴于此,本发明的实施例提供一种封装基板结构,在基板上的线路间的区域,以抗焊绝缘材填入,形成一等高的待印刷面,接着进行后续的锡膏印刷与回焊步骤。因只需形成焊垫上方的凸块,故仅通过钢板上的开环即可控制凸块的大小和高度均一。再者,另通过涂布一层可调整厚度的绝缘层,控制凸块的露出区域。通过结合涂布绝缘层可构成一新的凸块结构,以达均一的凸块大小及高度,并且将凸块结构之间的间距控制在150μm以下的目标。
图1-图8显示根据本发明的一实施例的封装基板结构的制造方法,于各工艺步骤阶段的剖面示意图。请参阅图1,首先提供一具有线路布局的基板110。基板110可为单层或多层复合基板。基板的材质可包括塑胶、陶瓷、高分子、或其他适合的复合材料。基板110已形成或设置各种型态的线路结构,例如金属连线、导电栓、导电通孔(conductive through hole)。接着,形成增层线路结构120a、120b于该基板上、下表面,其中该增层线路结构具有多个植球垫122。应了解的是,上、下层的增层线路结构120a、120b包括多层的层间介电层和金属化层,并通过基板110中的导电通孔电性连接。于以下的实施例中,仅着重于上层的增层线路结构120a上的凸块结构的描述。
请参阅图2,涂布一第一绝缘层130于该增层线路结构上,大致与该些植球垫122等高,之后再经等离子体清除、激光钻孔或曝光显影等开环工艺,使该些植球垫122露出。于一实施例中,该第一绝缘层130可选择使用一般的抗焊层(绿漆)涂布,但涂布的厚度较低。于其他实施例中,该第一绝缘层可选用其他介电材料,例如环氧树脂(epoxy resin)、双马来亚酰胺-三氮杂苯树脂(bismaleimide triazine,BT)、聚亚酰胺(polyimide)、ABF膜(ajinomotobuild-up film)、聚苯醚(poly phenylene oxide,PPE)、聚丙烯(polypropylene,PP)、聚四氟乙烯(polytetrafluorethylene,PTFE)、或甲基丙烯酸甲酯(Polymethylmethacrylate,PMMA)。该第一绝缘层130的形成步骤包括全面性地涂布一第一绝缘层于该增层线路结构上,使上述植球垫与该第一绝缘层具有大致等高的表面。接着将该第一绝缘层进行等离子体清除、激光钻孔或曝光显影等开环步骤,露出该些植球垫的表面。例如,涂布抗焊层(绿漆),进行图像转移(或激光钻孔、等离子体清除)以完成该些植球垫上的开环,仅于线路上方覆盖抗焊层,接着可选择性地进行后续的表面处理步骤。
接着,请参阅图3,形成一界面层135于该些植球垫122上。该界面层135可包括金属保护层或底层催化金属层,例如化学镍钯金。于一实施例中,该界面层135可包括:镍、金、锡、铅、铝、银、铬、钨、钯、硅、上述的合金、或上述材料的任意组合。
请参阅图4,植入多个第一锡球140于该些植球垫的界面层135上。例如,可直接置入第一锡球于该些植球垫上,或者通过钢板印刷工艺将锡膏印刷于待印刷的该些植球垫上,经过回焊工艺后,形成所欲的连结锡球构造。基于经过先前的第一绝缘层130涂布步骤,使该些植球垫122与邻近的周围区域的该第一绝缘层130具有实质上相同高度的表面,因此在进行钢板印刷时,不会受到基板的影响,可达到下锡量均一,避免锡桥现象与导电凸块的共平面性不足的缺陷。接着,可选择性的在已形成的第一锡球上,镀附一披覆层,如图5所示。此披覆层可为一层以上的金属保护层142、144,其中第一层为底层催化金属层。应了解的是,金属保护层142、144的材质可包括:镍、金、锡、铅、铝、银、铬、钨、钯、硅、上述的合金、或上述材料的任意组合。
请参阅图6,涂布一第二绝缘层150(例如抗焊绝缘层)于基板结构上。应注意的是,该第二绝缘层150与该周围区域上的该第一绝缘层130的亲和性优于该第二绝缘层150与该些第一锡球140上的披覆层144的亲和性。因此,第二绝缘层150在该周围区域上的厚度会明显大于覆盖在该些第一锡球140上的厚度。接着,进行图像转移、等离子体清除或激光钻孔以完成第一锡球上的开环(或称二次绿漆开环),使得开环后的第二绝缘层150’具有一升起部分153顺着该些第一锡球的侧弧面升起,并使得该开环后的第二绝缘层150’露出该些第一锡球的顶部弧面区域,如图7所示,该开环后的第二绝缘层150’的升起部分153低于该些第一锡球的高度。
请参阅图8,接着,将一半导体芯片210对向设置于该基板结构,并施予压力与温度使二者结合。该半导体芯片210具有多个柱状的导电接触230,对应并深入该些第一锡球140,其中该半导体芯片与该基板之间填充一填充胶220。
图9-图10显示根据本发明另一实施例的封装基板结构的制造方法,于各工艺步骤阶段的剖面示意图。请参阅图9,利用上述图7所示的封装基板结构,在该开环后的第二绝缘层150’所露出的该些第一锡球140的顶部弧面区域上,形成多个第二锡球145。该些第二锡球145可利用直接置入的方式形成,通过增加二次植球步骤,以强化芯片封装的效果。接着,请参阅图10,将一半导体芯片210对向设置于该基板结构,并施予压力与温度使二者结合。该半导体芯片210具有多个柱状的导电接触230,对应并深入该些第二锡球145,其中该半导体芯片与该基板之间填充一填充胶220。
根据本发明所公开的实施例,其主要优点在于经过先前的第一绝缘层130涂布步骤之后,可提供均一且等高的待印刷面。通过图案化蚀刻步骤,可精确控制植球垫的大小。由于植球垫的大小会直接影响凸块间距与尺寸大小,因此精确控制植球垫即可提升印刷或植球的锡球体积的精确度,达成微细间距的目标(低于150μm以下,或介于100μm至140μm之间)。相较于先前技术,本发明封装基板结构上的第一锡球140与芯片端的导电接触具有较优质的共平面性(coplanarity)。再者,通过提供一第二锡球145于露出的第一锡球140顶部弧面上,因而可提供足够的焊接体积,以适应未来锡球高度高/间距小的产品需求。更有甚者,由于开环后的第二绝缘层150’的升起部153结构为一内凹圆弧形,并且此弧形的曲线为依顺着第一锡球140贴附,因此可增加第一锡球与植球垫的结合力,获得较佳信赖性结果。
本发明虽以较佳实施例公开如上,然而其并非用以限定本发明的范围,任何本领域技术人员,在不脱离本发明的精神和范围内,当可做些许的更动与润饰,因此本发明的保护范围当视随附的权利要求所界定的范围为准。

Claims (17)

1.一种封装基板结构,包括:
一基板,具有线路布局于该基板上;
一增层线路结构,设置于该基板上,其中该增层线路结构具有多个植球垫;
一第一绝缘层涂布于该增层线路结构上,且与所述多个植球垫等高;
一界面层设置于所述多个植球垫上;
多个第一锡球设置于所述多个植球垫的界面层上,所述多个第一锡球上覆盖一披覆层;以及
一第二绝缘层设置于所述多个第一锡球的周围,且具有一升起部分顺着所述多个第一锡球的侧弧面升起;
其中该第二绝缘层的升起部分低于所述多个第一锡球的高度。
2.根据权利要求1所述的封装基板结构,还包括一半导体芯片对向设置于该基板,该半导体芯片具有多个柱状的导电接触,对应并深入所述多个第一锡球,其中该半导体芯片与该基板之间填充一填充胶。
3.根据权利要求1所述的封装基板结构,其中该第一绝缘层为一介电材料,包括环氧树脂、双马来亚酰胺-三氮杂苯树脂、聚亚酰胺、ABF膜、聚苯醚、聚丙烯、聚四氟乙烯、或甲基丙烯酸甲酯。
4.根据权利要求1所述的封装基板结构,其中该界面层为一金属保护层,包括:镍、金、锡、铅、铝、银、铬、钨、钯、硅、上述的合金、或上述材料的任意组合。
5.根据权利要求1所述的封装基板结构,其中该披覆层包括一第一金属保护层和一第二金属保护层。
6.根据权利要求1所述的封装基板结构,其中该第二绝缘层为一抗焊绝缘层,包括环氧树脂、双马来亚酰胺-三氮杂苯树脂、聚亚酰胺、ABF膜、聚苯醚、聚丙烯、聚四氟乙烯、或甲基丙烯酸甲酯。
7.根据权利要求1所述的封装基板结构,其中该第二绝缘层与该第一绝缘层的亲和性优于该第二绝缘层与所述多个第一锡球上的该披覆层的亲和性。
8.根据权利要求1所述的封装基板结构,其中该第二绝缘层露出所述多个第一锡球的顶部弧面区域。
9.根据权利要求1所述的封装基板结构,还包括:
多个第二锡球设置于所述多个第一锡球的顶部弧面区域上;以及
一半导体芯片对向设置于该基板,该半导体芯片具有多个柱状的导电接触,对应并深入所述多个第二锡球,其中该半导体芯片与该基板之间填充一填充胶。
10.一种封装基板结构的制造方法,包括:
提供一具有线路布局的基板;
形成一增层线路结构于该基板上,其中该增层线路结构具有多个植球垫;
全面性地涂布一第一绝缘层于该增层线路结构上,且与所述多个植球垫等高;
图案化该第一绝缘层以露出所述多个植球垫的表面;
沉积一界面层于所述多个植球垫上;
植入多个第一锡球于所述多个植球垫的界面层上,于所述多个第一锡球上覆盖一披覆层;以及
涂布一第二绝缘层于所述多个第一锡球的周围,且具有一升起部分顺着所述多个第一锡球的侧弧面升起,其中该第二绝缘层的升起部分低于所述多个第一锡球的高度。
11.根据权利要求10所述的封装基板结构的制造方法,还包括对向接合一半导体芯片与该基板,该半导体芯片具有多个柱状的导电接触,对应并深入所述多个第一锡球,其中该半导体芯片与该基板之间填充一填充胶。
12.根据权利要求10所述的封装基板结构的制造方法,其中植入多个第一锡球于所述多个植球垫的该界面层上的步骤包括印刷一锡膏于所述多个植球垫的该界面层上,以及施以一回焊步骤使锡膏形成锡球。
13.根据权利要求10所述的封装基板结构的制造方法,其中涂布一第二绝缘层于所述多个第一锡球的周围的步骤包括涂布该第二绝缘层于该基板上,以及施以图像转移、等离子体清除或激光钻孔等步骤以露出所述多个第一锡球的顶部弧面区域。
14.根据权利要求13所述的封装基板结构的制造方法,其中该第二绝缘层与该第一绝缘层的亲和性优于该第二绝缘层与所述多个第一锡球上的该披覆层的亲和性。
15.根据权利要求13所述的封装基板结构的制造方法,还包括:
形成多个第二锡球于所述多个第一锡球的顶部弧面区域上;以及
对向结合一半导体芯片与该基板,该半导体芯片具有多个柱状的导电接触,对应并深入所述多个第二锡球,其中该半导体芯片与该基板之间填充一填充胶。
16.根据权利要求10所述的封装基板结构的制造方法,其中该第一绝缘层为一介电材料,包括环氧树脂、双马来亚酰胺-三氮杂苯树脂、聚亚酰胺、ABF膜、聚苯醚、聚丙烯、聚四氟乙烯、或甲基丙烯酸甲酯。
17.根据权利要求10所述的封装基板结构的制造方法,其中该第二绝缘层为一抗焊绝缘层,包括环氧树脂、双马来亚酰胺-三氮杂苯树脂、聚亚酰胺、ABF膜、聚苯醚、聚丙烯、聚四氟乙烯、或甲基丙烯酸甲酯。
CN2010101893284A 2010-05-24 2010-05-24 封装基板结构及其制造方法 Pending CN102263082A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101893284A CN102263082A (zh) 2010-05-24 2010-05-24 封装基板结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101893284A CN102263082A (zh) 2010-05-24 2010-05-24 封装基板结构及其制造方法

Publications (1)

Publication Number Publication Date
CN102263082A true CN102263082A (zh) 2011-11-30

Family

ID=45009658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101893284A Pending CN102263082A (zh) 2010-05-24 2010-05-24 封装基板结构及其制造方法

Country Status (1)

Country Link
CN (1) CN102263082A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108233178A (zh) * 2016-12-12 2018-06-29 联亚光电工业股份有限公司 半导体激光装置
CN109712898A (zh) * 2018-12-10 2019-05-03 通富微电子股份有限公司 一种封装方法及封装器件
CN109279180B (zh) * 2017-07-21 2020-06-16 深圳市中科先见医疗科技有限公司 一种具有封装层的医学植入器件以及一种医学植入器件的封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536631A (zh) * 2003-04-09 2004-10-13 全懋精密科技股份有限公司 半导体封装基板的电性连接垫电镀金属层结构及其制法
CN1738017A (zh) * 2004-08-17 2006-02-22 三星电子株式会社 半导体器件的电极结构及其制造方法
CN101335214A (zh) * 2003-12-02 2008-12-31 全懋精密科技股份有限公司 可供形成预焊锡材料的半导体封装基板及其制法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536631A (zh) * 2003-04-09 2004-10-13 全懋精密科技股份有限公司 半导体封装基板的电性连接垫电镀金属层结构及其制法
CN101335214A (zh) * 2003-12-02 2008-12-31 全懋精密科技股份有限公司 可供形成预焊锡材料的半导体封装基板及其制法
CN1738017A (zh) * 2004-08-17 2006-02-22 三星电子株式会社 半导体器件的电极结构及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108233178A (zh) * 2016-12-12 2018-06-29 联亚光电工业股份有限公司 半导体激光装置
CN109279180B (zh) * 2017-07-21 2020-06-16 深圳市中科先见医疗科技有限公司 一种具有封装层的医学植入器件以及一种医学植入器件的封装方法
CN109712898A (zh) * 2018-12-10 2019-05-03 通富微电子股份有限公司 一种封装方法及封装器件

Similar Documents

Publication Publication Date Title
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
TWI517343B (zh) 覆晶堆疊封裝結構及其製作方法
TWI460845B (zh) 具有區域陣列單元連接器之可堆疊模製微電子封裝
JP6687343B2 (ja) 埋め込み型半導体デバイスパッケージのための電気的相互接続構造体およびその製造方法
US6479321B2 (en) One-step semiconductor stack packaging method
US20090184420A1 (en) Post bump and method of forming the same
TWI647790B (zh) 以聚合物部件爲主的互連體
TW201041103A (en) Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
CN105575913A (zh) 埋入硅基板扇出型3d封装结构
CN108010886A (zh) 半导体封装件和制造半导体封装件的方法
JP2015517745A (ja) ワイヤボンド相互接続を用いた基板レス積層可能パッケージ
US20160189983A1 (en) Method and structure for fan-out wafer level packaging
CN104253115A (zh) 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制
US9935053B2 (en) Electronic component integrated substrate
CN104769713A (zh) 包括用于嵌入和/或隔开半导体裸芯的独立膜层的半导体器件
KR101208028B1 (ko) 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
CN104396008B (zh) 半导体封装衬底、使用半导体封装衬底的封装***及用于制造封装***的方法
JP2010118633A (ja) 埋込み型ソルダーバンプを持つプリント基板及びその製造方法
JP7321009B2 (ja) 配線基板、接合型配線基板及び配線基板の製造方法
TW201123326A (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
CN1980531A (zh) 电路板导电凸块结构及其制法
CN102263082A (zh) 封装基板结构及其制造方法
US20080128879A1 (en) Film-on-wire bond semiconductor device
CN208706581U (zh) 埋入式芯片
JP7404665B2 (ja) フリップチップパッケージ、フリップチップパッケージ基板およびフリップチップパッケージの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111130