CN102244018B - 芯片埋入式印刷电路板的制造方法 - Google Patents

芯片埋入式印刷电路板的制造方法 Download PDF

Info

Publication number
CN102244018B
CN102244018B CN2010101759849A CN201010175984A CN102244018B CN 102244018 B CN102244018 B CN 102244018B CN 2010101759849 A CN2010101759849 A CN 2010101759849A CN 201010175984 A CN201010175984 A CN 201010175984A CN 102244018 B CN102244018 B CN 102244018B
Authority
CN
China
Prior art keywords
metal electrode
chip
printed circuit
circuit board
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010101759849A
Other languages
English (en)
Other versions
CN102244018A (zh
Inventor
谷新
刘德波
彭勤卫
孔令文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sky Chip Interconnection Technology Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Priority to CN2010101759849A priority Critical patent/CN102244018B/zh
Publication of CN102244018A publication Critical patent/CN102244018A/zh
Application granted granted Critical
Publication of CN102244018B publication Critical patent/CN102244018B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明适用于印刷电路板领域,提供了一种芯片埋入式印刷电路板的制造方法,首先在晶圆上形成0.3~0.5微米的第一金属电极(即金属焊盘),然后在第一金属电极上电镀出60~100微米高度的第二金属电极(一般为铜电极),接下来将芯片嵌入芯板的插孔内,通过芯片上的第二金属电极实现芯片与印刷电路板外层电路的电连接,而不需要通过激光加工盲孔并电镀盲孔形成导电中介来实现与印刷电路板外部电路的连接,因此本发明突破了激光加工盲孔和电镀盲孔加工能力的局限,可显著降低埋入式电路板的制造成本。

Description

芯片埋入式印刷电路板的制造方法
技术领域
本发明属于印刷电路板领域,尤其涉及一种芯片埋入式印刷电路板的制造方法。
背景技术
近年来,便携移动电子产品,如手机、笔记本电脑等,朝着高速化、多功能化和微型化方向加速发展,高频高速信号传输也要求电子元器件之间的互联距离越来越小。因此,传统的电子封装组装方式已经不能满足这些要求。将有源或无源器件埋入印刷线路板是一种有望解决这些问题的一种封装方式,该技术在近几年来引起广泛的研究开发。
然而,目前研究主要集中在寻找技术方法将现有的用于表面贴装用的器件埋入印刷电路板中,现有的做法一般是在待埋入的印刷电路板的芯板上挖一个合适大小的凹槽,将芯片***其中,然后将安装有芯片的芯板在靠近芯片一面覆盖缘树脂层叠板后真空热压,最后对准芯片表面的金属焊盘(即芯片的电极,电极厚度一般为0.3~0.5微米)激光钻盲孔,再通过电镀盲孔形成导电中介(如铜电极)以实现芯片与外层电路的电连接。
该工艺最大的难点就是,钻盲孔的对位问题,由于芯片的焊盘尺寸和间距通常在100微米以下,对激光钻孔的对位要求非常高,因此采用此工艺实现芯片埋入对设备要求非常高;同时,由于采用电镀盲孔填充,对电镀工艺也有较高的要求,否则不能实现微盲孔的填充;然而,由于现有的激光钻盲孔和电镀填孔的能力都非常有限,因此,芯片埋入式印刷电路板的生产成本过高。
发明内容
本发明的目的在于提供一种芯片埋入式印刷电路板的制造方法,其不需要激光钻盲孔和电镀盲孔,即可实现芯片与印刷电路板外层电路的电连接。
本发明是这样实现的,一种芯片埋入式印刷电路板的制造方法,包括以下步骤:
(1)设置一晶圆,于晶圆表面形成第一金属电极;
(2)在第一金属电极表面贴一层感光干膜;
(3)对感光干膜进行曝光、显影,露出第一金属电极;
(4)采用电镀工艺在第一金属电极上形成可与印刷电路外部电路连接的第二金属电极,所述第二金属电极的高度为60~100微米;
(5)褪去感光干膜,露出第二金属电极;
(6)在第二金属电极表面印刷或者喷涂一树脂层;
(7)磨平树脂层,露出第二金属电极的上表面;
(8)将整个晶圆切割成多个芯片;
(9)设置一芯板,将芯片***芯板对应开设的插孔中;
(10)填充插孔和芯片之间的间隙;
(11)在芯板或铜电极表面沉积一层镀铜层;
(12)在镀铜层上制作电路图案。
具体地,所述步骤(1)中,第一金属电极由Ti、Cr、Ni、或TiW材料制成,第一金属电极的高度为0.3~0.5微米。
具体地,所述步骤(2)中,感光干膜的厚度为60~120微米。
具体地,所述步骤(4)中,第二金属电极为铜电极,第二金属电极的高度低于或等于感光干膜的厚度,第二金属电极的直径大于或等于第一金属电极的直径。
具体地,所述步骤(5)中,采用脱膜液将感光干膜褪掉,脱膜液为1~3%质量百分浓度的NaOH溶液。
具体地,所述步骤(6)中,树脂层的厚度比第二金属电极的高度大5~10微米,树脂层为双马来酰亚胺-三嗪树脂和陶瓷粉的混合物,陶瓷粉为氧化铝、氮化铝或氮化硼。
具体地,所述步骤(9)中,插孔为盲孔;或者插孔为通孔,当插孔为通孔时,于芯板下表面粘贴有一胶带。
具体地,所述步骤(10)中,向插孔和芯片之间的间隙填充树脂。
具体地,当插孔为通孔时,热固化后去除胶带。
具体地,树脂固化后打磨,磨平树脂,露出芯片的第二金属电极。
与现有技术相比,本发明首先在晶圆上形成0.3~0.5微米的第一金属电极(即金属焊盘),然后在第一金属电极上电镀出60~100微米高度的第二金属电极(一般为铜电极),接下来将芯片嵌入芯板的插孔内,通过芯片上的第二金属电极实现芯片与印刷电路板外层电路的电连接,而不需要通过激光加工盲孔并电镀盲孔形成导电中介来实现与印刷电路板外部电路的连接,因此本发明突破了激光加工盲孔和电镀盲孔加工能力的局限,可显著降低埋入式电路板的制造成本。
附图说明
图1A~图1I是本发明实施例提供的芯片的制造方法各步骤分解图;
图2A~图2F是本发明实施例一提供的芯片埋入式印刷电路板的制造方法各步骤分解图;
图3A~图3G是本发明实施例二提供的芯片埋入式印刷电路板的制造方法各步骤分解图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
图1A~1I为本发明实施例提供的芯片的制造方法:
在图1A中,图1A所示为晶圆的剖面图,晶圆为硅基体10,硅基体10表面设置有第一金属电极11(即金属焊盘),第一金属电极11的高度一般在0.3~0.5微米之间,第一金属电极11可以通过物理气相沉积工艺制作,第一金属电极11由Ti、Cr、Ni、或者TiW等材料制成,第一金属电极11之间设有预定的电路图案(未示出),以保证每个第一金属电极11可以通电电镀。
在图1B中,图1B所示为在晶圆的第一金属电极11表面贴上一层厚度为60~120微米的感光干膜12,感光干膜12由光敏材料制成。
在图1C中,图1C所示为感光干膜12经过曝光显影后露出第一金属电极11。在紫外光曝光时,经过紫外光照射的感光干膜12部分可以发生光聚合反应以形成抗蚀层,抗蚀层在显影液中不会溶解;而未经紫外光照射的感光干膜12部分可以在显影液中溶解,从而露出第一金属电极11。上述显影液的成分包括碳酸钠(Na2CO3)、碳酸钾(K2CO3)。
在图1D中,图1D所示为通过电镀在第一金属电极11上面形成第二金属电极13,第二金属电极13为铜电极13,铜电极13的高度可以略低于或等于感光干膜12的厚度,以避免间距太小的第一金属电极11短路。铜电极13的高度可以在60~100微米之间,铜电极13的直径与第一金属电极11的直径相同,或铜电极13的直径略大于第一金属电极11的直径。
在图1E中,图1E所示为晶圆表面褪去感光干膜12后露出铜电极13,具体采用脱膜液将感光干膜12褪掉,脱膜液为1~3%质量百分浓度的NaOH溶液。
在图1F中,图1F所示为在褪除感光干膜12后的晶圆表面印刷或者喷涂一层高玻璃化转变温度(Tg)、高热导热率、低热膨胀系数(CTE)的树脂层14,树脂层14的厚度比铜电极13的高度大5~10微米,树脂层厚度14填充在铜电极13之间的空隙并覆盖住铜电极13,以保护铜电极13与晶圆表面。树脂层14的组份可以是双马来酰亚胺-三嗪树脂与陶瓷粉的混合物,陶瓷粉可以是氧化铝(Al2O3)、氮化铝(AlN)或者氮化硼(BN)。氧化铝(Al2O3)、氮化铝(AlN)、氮化硼(BN)等陶瓷粉具有较高的导热性,可以提高树脂层14的导热性能。树脂层14稍微高出铜电极13,因此,树脂层14热固化后,还需要机械打磨以露出铜电极13。
在图1G中,图1G所示为磨平晶圆表面的树脂层14后露出铜电极13的上表面。
在图1H中,图1H所示为在铜电极13的上表面喷涂上一层2-3微米的胶层15,胶层15可以防止铜电极13污染和氧化。胶层15通过热固化后可以失去粘性,因而可以轻易从铜电极13表面撕下而不污染晶圆表面。
在图1G中,图1G所示为将整个晶圆切割成单个的表面具有胶层15的芯片。
实施例一
图2A~图2F所示为将上述的芯片埋入印刷电路板中的一种制造方法。
在图2A中,设置一芯板,该芯板包括树脂层20和设于树脂层20下表面的铜层21,树脂层20可以为玻璃布树脂层。在树脂层20上机加工一合适大小的盲孔22,盲孔22的大小根据芯片的尺寸来确定,盲孔22的长宽比芯片的长宽分别大0.2-0.5毫米,盲孔22的深度与芯片的厚度(芯片的高度包括铜电极13的高度)基本一致。盲孔22的底部点上少量可以热固化的胶23,胶23用来粘接固定芯片。
在图2B中,图2B所示为将芯片固定在盲孔22底部,芯片具有铜电极13的表面朝上。
在图2C中,图2C所示为向盲孔22与芯片之间的空隙部分填充树脂24,树脂24的组份可以与芯片表面的胶层15的组份一样,树脂24的填充方式可以通过印刷或者旋转离心方式填充,以保证无气泡或空隙。
在图2D中,树脂24填充后进行热固化以保证芯片彻底固定,由于填充树脂24可能不平,或者树脂24覆盖在芯片表面,树脂24固化后需要打磨,以磨平树脂24和芯片上表面的胶层15,从而露出芯片的铜电极13。
在图2E中,磨平后的芯片可以通过化学电镀方式在芯片的铜电极表面沉积一层镀铜层25。
在图2F中,在镀铜层25上制作预定的电路图案26,从而实现芯片上的铜电极13与印刷电路板的电路图案26(即外层电路)电连接的目的。同时,在树脂层20下表面的铜层21上也制作预定的电路图案27,从而完成了芯片埋入式印刷电路板的制作。
实施例二
图3A~图2G所示为将上述的芯片埋入印刷电路板中的另一种制造方法。
如图3A和图3B所示,首先将芯片上的胶层15去除(图3B所示)。
如图3C所示,设置一芯板,该芯板包括树脂层30和在树脂层30上加工的通孔31,树脂层30下表面粘贴有一胶带32,将芯片放置在通孔31内。
如图3D所示,在芯片与凹槽31之间的空隙内填充树脂33。
如图3E所示,热固化后去除胶带32,由于胶带32可以在通过加热或者UV后失去粘性,因而可以很容易将胶带32撕掉。去除胶带32后,可以对去除胶带32的芯板的一面进行轻微打磨,使其露出芯片的铜电极13。
如图3F所示,采用化学电镀的方法在去除胶带32的芯板的一面镀上铜层34。
如图3G所示,在铜层34上蚀刻出特定的电路图案35,从而实现芯片上的铜电极13与印刷电路板的电路图案35(即外层电路)电连接的目的。同时,在树脂层30的上表面也可制作预定的电路图案(未示出),从而完成了芯片埋入式印刷电路板的制作。
综上所述,与现有技术相比,本发明首先在晶圆上形成0.3~0.5微米的第一金属电极11(即金属焊盘),然后在第一金属电极11上电镀出60~100微米高度的第二金属电极13(一般为铜电极),接下来将芯片嵌入芯板的插孔(盲孔22或通孔31)内,通过芯片上的第二金属电极13实现芯片与印刷电路板外层电路的电连接,而不需要通过激光加工盲孔并电镀盲孔形成导电中介来实现与印刷电路板外部电路的连接,因此本发明突破了激光加工盲孔和电镀盲孔加工能力的局限,可显著降低埋入式电路板的制造成本。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种芯片埋入式印刷电路板的制造方法,其特征在于包括以下步骤:
(1)设置一晶圆,于晶圆表面形成第一金属电极;
(2)在第一金属电极表面贴一层感光干膜;
(3)对感光干膜进行曝光、显影,露出第一金属电极;
(4)采用电镀工艺在第一金属电极上形成可与印刷电路外部电路连接的第二金属电极,所述第二金属电极的高度为60~100微米;
(5)褪去感光干膜,露出第二金属电极;
(6)在第二金属电极表面印刷或者喷涂一树脂层;
(7)磨平树脂层,露出第二金属电极的上表面;
(8)将整个晶圆切割成多个芯片;
(9)设置一芯板,将芯片***芯板对应开设的插孔中;
(10)填充插孔和芯片之间的间隙;
(11)在芯板或铜电极表面沉积一层镀铜层;
(12)在镀铜层上制作电路图案。
2.如权利要求1所述的芯片埋入式印刷电路板的制造方法,其特征在于:
所述步骤(1)中,第一金属电极由Ti、Cr、Ni、或TiW材料制成,第一金属电极的高度为0.3~0.5微米。
3.如权利要求1所述的芯片埋入式印刷电路板的制造方法,其特征在于:
所述步骤(2)中,感光干膜的厚度为60~120微米。
4.如权利要求1所述的芯片埋入式印刷电路板的制造方法,其特征在于:
所述步骤(4)中,第二金属电极为铜电极,第二金属电极的高度低于或等于感光干膜的厚度,第二金属电极的直径大于或等于第一金属电极的直径。
5.如权利要求1所述的芯片埋入式印刷电路板的制造方法,其特征在于:
所述步骤(5)中,采用脱膜液将感光干膜褪掉,脱膜液为1~3%质量百分浓度的NaOH溶液。
6.如权利要求1所述的芯片埋入式印刷电路板的制造方法,其特征在于:
所述步骤(6)中,树脂层的厚度比第二金属电极的高度大5~10微米,树脂层为双马来酰亚胺-三嗪树脂和陶瓷粉的混合物,陶瓷粉为氧化铝、氮化铝或氮化硼。
7.如权利要求1所述的芯片埋入式印刷电路板的制造方法,其特征在于:
所述步骤(9)中,插孔为盲孔;或者插孔为通孔,当插孔为通孔时,于芯板下表面粘贴有一胶带。
8.如权利要求1所述的芯片埋入式印刷电路板的制造方法,其特征在于:
所述步骤(10)中,向插孔和芯片之间的间隙填充树脂。
9.如权利要求8所述的芯片埋入式印刷电路板的制造方法,其特征在于:
当插孔为通孔时,热固化后去除胶带。
10.如权利要求9所述的芯片埋入式印刷电路板的制造方法,其特征在于:
树脂固化后打磨,磨平树脂,露出芯片的第二金属电极。
CN2010101759849A 2010-05-14 2010-05-14 芯片埋入式印刷电路板的制造方法 Active CN102244018B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101759849A CN102244018B (zh) 2010-05-14 2010-05-14 芯片埋入式印刷电路板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101759849A CN102244018B (zh) 2010-05-14 2010-05-14 芯片埋入式印刷电路板的制造方法

Publications (2)

Publication Number Publication Date
CN102244018A CN102244018A (zh) 2011-11-16
CN102244018B true CN102244018B (zh) 2013-08-28

Family

ID=44961997

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101759849A Active CN102244018B (zh) 2010-05-14 2010-05-14 芯片埋入式印刷电路板的制造方法

Country Status (1)

Country Link
CN (1) CN102244018B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594462A (zh) * 2013-11-07 2014-02-19 昆山开威电子有限公司 Led集成封装结构及其封装方法
EP3235354B1 (en) 2014-12-16 2024-01-24 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Contacting embedded electronic component via wiring structure in a component carrier's surface portion with homogeneous ablation properties
US10910917B2 (en) * 2018-02-12 2021-02-02 Beijing E. Motor Advance Co. Ltd. Compact thermally efficient traction motor inverter
CN110571229A (zh) * 2018-06-05 2019-12-13 深南电路股份有限公司 一种埋入式光感模组及其制造方法
CN110769598B (zh) * 2018-07-27 2021-11-16 宏启胜精密电子(秦皇岛)有限公司 内埋式电路板及其制作方法
CN112840451B (zh) * 2019-09-24 2022-10-18 宏启胜精密电子(秦皇岛)有限公司 封装结构及其制造方法
CN112838016B (zh) * 2021-01-16 2023-04-28 北京工业大学 一种埋入基板的芯片增厚方法
CN114234881A (zh) * 2021-12-06 2022-03-25 汕头超声印制板(二厂)有限公司 一种检测超薄干膜厚度的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722935A (zh) * 2004-07-14 2006-01-18 三星电机株式会社 包含嵌入式无源芯片的pcb的制造方法
KR20070030020A (ko) * 2005-09-12 2007-03-15 삼성전기주식회사 칩 내장형 인쇄회로기판의 제조방법
CN101359639A (zh) * 2007-07-31 2009-02-04 全懋精密科技股份有限公司 埋入半导体芯片的电路板结构及其制法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722935A (zh) * 2004-07-14 2006-01-18 三星电机株式会社 包含嵌入式无源芯片的pcb的制造方法
KR20070030020A (ko) * 2005-09-12 2007-03-15 삼성전기주식회사 칩 내장형 인쇄회로기판의 제조방법
CN101359639A (zh) * 2007-07-31 2009-02-04 全懋精密科技股份有限公司 埋入半导体芯片的电路板结构及其制法

Also Published As

Publication number Publication date
CN102244018A (zh) 2011-11-16

Similar Documents

Publication Publication Date Title
CN102244018B (zh) 芯片埋入式印刷电路板的制造方法
KR100761706B1 (ko) 인쇄회로기판 제조방법
CN102683220B (zh) 一种制作多层有机液晶聚合物基板结构的方法
CN107787112A (zh) 具有电子元件的印刷电路板、其制造方法及电子元件模块
US11895780B2 (en) Manufacturing method of package structure
CN105934084B (zh) 一种印制电路板及其全加成制作方法
CN103985695A (zh) 一种扇出型封装结构及其制作工艺
CN102256451B (zh) 埋入片式器件的印刷电路板及其制造方法
JP2023044649A (ja) モールド成形プロセスに基づくパッケージ基板及びその製造方法
US20110089138A1 (en) Method of manufacturing printed circuit board
TWI581697B (zh) Method for manufacturing heat dissipation structure of ceramic substrate
TW201909348A (zh) 封裝結構及其製造方法
JP4411720B2 (ja) 熱伝導基板とその製造方法
JP2002204045A (ja) 配線基板の製造方法
JP5172319B2 (ja) セラミック部品の製造方法
WO2023048798A1 (en) Glass core substrate including buildups with different numbers of layers
CN117241466B (zh) 一种内埋器件的液冷电路板及其制备方法
CN109273426B (zh) 封装结构及其制造方法
KR100771319B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
CN114126189B (zh) 具有内埋元件的线路板及其制作方法
CN201839524U (zh) 埋入片式器件的印刷电路板
CN103391691B (zh) 电路板及其制造方法
KR20130067008A (ko) 인쇄회로기판 제조 방법
CN220569634U (zh) 高导热嵌埋结构
WO2022088413A1 (zh) 一种电池保护板、加工方法及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SHENNAN CIRCUIT CO., LTD.

Free format text: FORMER NAME: SHENZHEN SHENNAN CIRCUITS CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: 518057, No. 99, East Road, overseas Chinese town, Shenzhen, Guangdong, Nanshan District

Patentee after: SHENZHEN SHENNAN CIRCUIT CO., LTD.

Address before: 518057, No. 99, East Road, overseas Chinese town, Shenzhen, Guangdong, Nanshan District

Patentee before: Shenzhen Shennan Circuits Co., Ltd.

ASS Succession or assignment of patent right

Owner name: WUXI TIANXIN NETWORK TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: SHENNAN CIRCUIT CO., LTD.

Effective date: 20150612

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150612

Address after: 214062 Jiangsu New District of Wuxi City Linghu Road No. 200 Chinese Sensor Network International Innovation Park F District Service Building East Building

Patentee after: Wuxi sky Interconnect Technology Co., Ltd.

Address before: 518057, No. 99, East Road, overseas Chinese town, Shenzhen, Guangdong, Nanshan District

Patentee before: SHENZHEN SHENNAN CIRCUIT CO., LTD.

CP03 Change of name, title or address

Address after: 518000 No.3 huanping Road, Gaoqiao community, Pingdi street, Longgang District, Shenzhen City, Guangdong Province

Patentee after: Tianxin Internet Technology Co., Ltd

Address before: 214062 Jiangsu New District of Wuxi City Linghu Road No. 200 Chinese Sensor Network International Innovation Park F District Service Building East Building

Patentee before: WUXI SKY CHIP INTERCONNECTION TECHNOLOGY Co.,Ltd.

CP03 Change of name, title or address