JP5172319B2 - セラミック部品の製造方法 - Google Patents
セラミック部品の製造方法 Download PDFInfo
- Publication number
- JP5172319B2 JP5172319B2 JP2007329391A JP2007329391A JP5172319B2 JP 5172319 B2 JP5172319 B2 JP 5172319B2 JP 2007329391 A JP2007329391 A JP 2007329391A JP 2007329391 A JP2007329391 A JP 2007329391A JP 5172319 B2 JP5172319 B2 JP 5172319B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- conductor
- capacitor
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
50…導体としての突起状導体
101…セラミック部品としてのセラミックコンデンサ
102…基板主面としてのコンデンサ主面
103…基板裏面としてのコンデンサ裏面
104…セラミック基板としてのセラミック焼結体
105…セラミック誘電体層
111…外部電極としての主面側電源用プレーン状電極
112…外部電極としての主面側グランド用プレーン状電極
121…外部電極としての裏面側電源用プレーン状電極
122…外部電極としての裏面側グランド用プレーン状電極
131…コンデンサ内ビア導体としての電源用コンデンサ内ビア導体
132…コンデンサ内ビア導体としてのグランド用コンデンサ内ビア導体
141…内部電極としての電源用内部電極層
142…内部電極としてのグランド用内部電極層
155…製品領域
156…ブレイク溝
180…めっきレジスト用ドライフィルムとしてのフォトレジストフィルム
181…めっきレジスト
182…開口部
201…直描露光機
202…レーザ光
Claims (8)
- 基板主面及び基板裏面を有するセラミック基板と、前記基板主面及び前記基板裏面の少なくとも一方の上に配置された外部電極と、前記外部電極上に突設された導体とを備えたセラミック部品の製造方法であって、
感光性を有する厚さ50μm以上のめっきレジスト用ドライフィルムを前記セラミック基板上に設けるフィルム設置工程と、
被照射物に対してレーザ光を走査しながら照射する直描露光機を用いて前記ドライフィルムの露光を行う露光工程と、
露光された前記ドライフィルムを現像して、前記外部電極を露出させる開口部を有しためっきレジストを形成する現像工程と、
前記開口部を介して露出する前記外部電極に対してめっきを施すことにより、前記導体を所定のパターン状に形成する導体形成工程と、
露光された前記ドライフィルムを除去する剥離工程と
を含み、
前記露光工程において、前記直描露光機の単位面積当りの露光量を100mJ/cm 2 以上2000mJ/cm 2 以下に設定して露光を行うにあたり、前記露光量の範囲で硬化する前記ドライフィルムを用いるようにした
ことを特徴とするセラミック部品の製造方法。 - 前記セラミック部品は、
前記セラミック基板内において複数の内部電極がセラミック誘電体層を介して積層配置され、
前記複数の内部電極に接続される複数のコンデンサ内ビア導体が設けられ、
前記外部電極が、前記複数のコンデンサ内ビア導体における前記基板主面側及び前記基板裏面側の少なくとも一方の端部に接続され、
前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置された
ビアアレイタイプのセラミックコンデンサであることを特徴とする請求項1に記載のセラミック部品の製造方法。 - 前記導体は、電解銅めっきからなる直径50μm以上かつ高さ50μm以上の円柱状導体であることを特徴とする請求項1または2に記載のセラミック部品の製造方法。
- 前記導体は、同一面内において50個以上存在していることを特徴とする請求項1乃至3のいずれか1項に記載のセラミック部品の製造方法。
- 前記露光工程において、前記直描露光機の光源は、波長が405nmのレーザ光を発することを特徴とする請求項1乃至4のいずれか1項に記載のセラミック部品の製造方法。
- 前記直描露光機は、前記レーザ光による露光パターンの倍率を前記被照射物の面方向に沿って±0.1%以上変更しうる変倍機能を有することを特徴とする請求項1乃至5のいずれか1項に記載のセラミック部品の製造方法。
- 前記直接露光工程の前に、
前記セラミック基板の平面方向における寸法を測定する寸法測定工程と、
前記寸法測定工程での測定の結果、許容範囲を超える寸法ばらつきがあると判定した場合に、その寸法ばらつきに応じてこれを補正するような変倍率を前記直描露光機に設定する変倍率設定工程と
を実施し、その設定された変倍率にて前記直描露光機を駆動して前記レーザ光を照射することを特徴とする請求項6に記載のセラミック部品の製造方法。 - 前記セラミック基板は、セラミック部品となるべき製品領域が平面方向に沿って縦横に複数配列され、それら製品領域を分割するためのブレイク溝が形成された多数個取り用基板であることを特徴とする請求項1乃至7のいずれか1項に記載のセラミック部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007329391A JP5172319B2 (ja) | 2007-12-20 | 2007-12-20 | セラミック部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007329391A JP5172319B2 (ja) | 2007-12-20 | 2007-12-20 | セラミック部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009152415A JP2009152415A (ja) | 2009-07-09 |
JP5172319B2 true JP5172319B2 (ja) | 2013-03-27 |
Family
ID=40921213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007329391A Expired - Fee Related JP5172319B2 (ja) | 2007-12-20 | 2007-12-20 | セラミック部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5172319B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5784384B2 (ja) * | 2011-06-20 | 2015-09-24 | 日本特殊陶業株式会社 | 電子部品の製造方法 |
JP5412002B1 (ja) | 2013-09-12 | 2014-02-12 | 太陽誘電株式会社 | 部品内蔵基板 |
US9628052B2 (en) * | 2014-02-18 | 2017-04-18 | Qualcomm Incorporated | Embedded multi-terminal capacitor |
WO2022044766A1 (ja) * | 2020-08-28 | 2022-03-03 | 株式会社村田製作所 | 積層コンデンサ、積層コンデンサ群および積層コンデンサの製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02133991A (ja) * | 1988-11-15 | 1990-05-23 | Mitsubishi Electric Corp | 複合金属箔導体を有するプリント配線板の製造方法 |
JP2004085664A (ja) * | 2002-08-23 | 2004-03-18 | Pentax Corp | 描画システム |
JP2005085995A (ja) * | 2003-09-09 | 2005-03-31 | Ngk Spark Plug Co Ltd | セラミック基板の製造方法 |
WO2007063704A1 (ja) * | 2005-12-01 | 2007-06-07 | Murata Manufacturing Co., Ltd. | 積層コンデンサおよびその実装構造 |
JPWO2007113901A1 (ja) * | 2006-04-04 | 2009-08-13 | 日立化成工業株式会社 | 感光性樹脂組成物、並びにこれを用いた感光性エレメント、レジストパターンの形成方法及びプリント配線板の製造方法 |
-
2007
- 2007-12-20 JP JP2007329391A patent/JP5172319B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009152415A (ja) | 2009-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7932471B2 (en) | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment | |
JP5129645B2 (ja) | 部品内蔵配線基板の製造方法 | |
JP5089880B2 (ja) | 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法 | |
US20070281394A1 (en) | Method for manufacturing wiring board | |
JP2007096273A (ja) | 配線基板 | |
JP2010114434A (ja) | 部品内蔵配線基板及びその製造方法 | |
JP2007258542A (ja) | 配線基板 | |
JP5179856B2 (ja) | 配線基板内蔵用部品及びその製造方法、配線基板 | |
JP4954765B2 (ja) | 配線基板の製造方法 | |
JP2009147178A (ja) | セラミック部品及びその製造方法、配線基板 | |
JP5172319B2 (ja) | セラミック部品の製造方法 | |
JP2013110329A (ja) | コンデンサモジュール内蔵配線基板 | |
JP5078759B2 (ja) | 配線基板内蔵用電子部品及び配線基板 | |
JP5512558B2 (ja) | 部品内蔵配線基板の製造方法 | |
JP5192865B2 (ja) | 部品内蔵配線基板の製造方法 | |
JP5202878B2 (ja) | 配線基板 | |
JP2009283733A (ja) | セラミック部品の製造方法 | |
JP5192864B2 (ja) | 部品内蔵配線基板の製造方法 | |
JP2009147177A (ja) | 配線基板内蔵用コンデンサ及び配線基板 | |
JP5306797B2 (ja) | 部品内蔵配線基板の製造方法 | |
JP2008244029A (ja) | 部品内蔵配線基板、配線基板内蔵用部品 | |
JP4668822B2 (ja) | 配線基板の製造方法 | |
JP5095456B2 (ja) | 部品内蔵配線基板の製造方法 | |
JP4795860B2 (ja) | コンデンサ、配線基板 | |
JP4705867B2 (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5172319 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |