CN102232215A - 多串行接口堆叠裸片存储器架构 - Google Patents

多串行接口堆叠裸片存储器架构 Download PDF

Info

Publication number
CN102232215A
CN102232215A CN2009801484076A CN200980148407A CN102232215A CN 102232215 A CN102232215 A CN 102232215A CN 2009801484076 A CN2009801484076 A CN 2009801484076A CN 200980148407 A CN200980148407 A CN 200980148407A CN 102232215 A CN102232215 A CN 102232215A
Authority
CN
China
Prior art keywords
inbound
data
memory
data rate
bag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801484076A
Other languages
English (en)
Other versions
CN102232215B (zh
Inventor
乔·M·杰德罗
保罗·A·拉伯奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102232215A publication Critical patent/CN102232215A/zh
Application granted granted Critical
Publication of CN102232215B publication Critical patent/CN102232215B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/16—Memory access
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Transfer Systems (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

本文所揭示的***及方法跨越对应多个经串行化通信链路接口(SCLI)在一个或一个以上发端装置或目的地装置(例如，处理器及开关)之间大致同时传送多个命令、地址及/或数据流。在所述开关处，可将对应于每一流的一个或一个以上命令、地址或数据传送到与对应存储器库相关联的对应目的地存储器库控制器(MVC)。所述目的地MVC可独立于与耦合到对应多个存储器库的其它MVC相关联的同时操作来执行写入操作、读取操作及/或存储器库内务处理操作。

Description

多串行接口堆叠裸片存储器架构
相关申请案交叉参考
本申请案主张2008年10月30日提出申请的第12/261,942号美国申请案的优先权权益，所述申请案为2008年7月2日提出申请的序列号为12/166,814的美国申请案、2008年7月2日提出申请的序列号为12/166,871的美国申请案及2008年7月21号提出申请的序列号为12/176,951的美国申请案的部分接续申请案。这些申请案均以引用方式并入本文中。
技术领域
本文所描述的各种实施例涉及与半导体存储器(包含堆叠裸片存储器架构)相关联的设备、***及方法。
背景技术
微处理器技术以比半导体存储器技术快的速率演进。因此，通常在现代主机处理器与所述处理器与其配对以接收指令及数据的半导体存储器子***之间存在性能不匹配。举例来说，据估计，一些高端服务器闲置四个时钟中的三个时钟来等待响应于存储器请求。
另外，软件应用及操作***技术的演进随着处理器核心及线程数目不断增加而增加了对较高密度存储器子***的要求。然而，当前技术的存储器子***通常在性能与密度之间表现折衷。较高带宽可限制可连接于***中的存储器卡或存储器模块的数目不超过电子装置工程联合委员会(JEDEC)电气技术规范。
虽然已提出对JEDEC接口标准(例如动态数据速率(DDR)同步动态随机存取存储器(SDRAM))的扩展，但通常可发现关于未来所预测的存储器带宽及密度的不足。缺点包含存储器功率优化的不足及主机处理器与存储器子***之间的接口的唯一性。后一缺点可导致当处理器及/或存储器技术改变时需要重新设计接口。
附图说明
图1是根据本发明的各种实例性实施例的存储器***的框图。
图2是根据各种实例性实施例的与逻辑裸片堆叠在一起的堆叠式裸片3D存储器阵列的剖切概念性视图。
图3及图4是展示根据各种实例性实施例的与实例性包相关联的字段的包图。
图5是根据各种实例性实施例的存储器库控制器及相关联模块的框图。
图6A及6B是图解说明根据各种实例性实施例的方法的流程图。
图7A及7B是图解说明根据各种实例性实施例的方法的流程图。
具体实施方式
图1是根据本发明的各种实例性实施例的存储器***100的框图。存储器***100操作以在一个或一个以上发端装置及/或目的地装置(例如，一个或一个以上处理器)与堆叠式阵列存储器“库”集合之间大致同时传送多个出站及/或入站命令、地址及/或数据流。可产生增加的存储器***密度、带宽、并行性及可缩放性。
本文中的多裸片存储器阵列实施例聚集在先前设计中通常位于每一个别存储器阵列裸片上的控制逻辑。本文中称为“存储器库”的堆叠式裸片群组的子区段分用共用控制逻辑。所述存储器库架构策略性地分割存储器控制逻辑以在提供较精细粒度的通电存储器组时增加能量效率。本文中的实施例还实现标准化的主机处理器/存储器***接口。标准化接口可减少因存储器技术演进所致的重新设计周期时间。
图2是根据各种实例性实施例的与逻辑裸片202堆叠在一起的堆叠式裸片3D存储器阵列200的剖切概念性视图。存储器***100并入有一个或一个以上平铺存储器阵列堆叠，例如，堆叠式裸片3D存储器阵列200。多个存储器阵列(例如，存储器阵列203)制造于多个裸片(例如，裸片204)中的每一者上。然后，所述存储器阵列裸片经堆叠以形成堆叠式裸片3D存储器阵列200。
所述堆叠裸片中的每一者划分成多个“瓦片”(例如，与堆叠裸片204相关联的瓦片205A、205B及205C)。每一瓦片(例如，瓦片205C)可包含一个或一个以上存储器阵列203。在一些实施例中，每一存储器阵列203可在存储器***100中配置为一个或一个以上独立存储器组。存储器阵列203并不限于任一特定存储器技术且可包含动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、快闪存储器等。
堆叠式存储器阵列瓦片集合208可包含来自所述堆叠裸片中的每一者的单个瓦片(例如，瓦片212B、212C及212D，其中图1中看不出基底瓦片)。功率、地址及/或数据以及类似共用信号可沿“Z”维度220在本文中称为“贯穿晶片互连件”(TWI)的导电路径(例如，导电路径224)上穿越堆叠式瓦片集合208。注意，TWI不需一定要全部穿过特定晶片或裸片。
因此，堆叠式裸片3D存储器阵列200分割成存储器“库”(例如，存储器库230)集合。每一存储器库包含堆叠式瓦片集合(例如，瓦片集合208)(一个瓦片来自多个堆叠裸片中的每一者)，以及使瓦片集合208电互连的TWI集合。所述库中的每一瓦片包含一个或一个以上存储器阵列(例如，存储器阵列240)。
图1中展示所得存储器库集合102。存储器***100还包含多个存储器库控制器(MVC)104(例如，MVC 106)。每一MVC以一对一关系以通信方式耦合到对应存储器库(例如，集合102的存储器库110)。因此，每一MVC能够独立于其它MVC与其相应存储器库之间的通信与对应存储器库通信。
存储器***100还包含多个可配置经串行化通信链路接口(SCLI)112。SCLI 112划分成出站SCLI群组113(例如，出站SCLI 114)及入站SCLI群组115。多个SCLI 112中的每一者能够与其它SCLI 112同时操作。同时，SCLI 112以通信方式将多个MVC 104耦合到一个或一个以上主机处理器114。存储器***100将高度抽象的多链路高通量接口呈现给主机处理器114。
存储器***100还可包含开关116。在一些实施例中，开关116可包括矩阵开关或交叉连接开关。开关116以通信方式耦合到多个SCLI 112且耦合到多个MVC 104。开关116能够将每一SCLI交叉连接到选定MVC。因此，主机处理器114可跨越多个SCLI112以大致同时方式存取多个存储器库102。此架构可提供现代处理器技术(包含多核技术)所需要的处理器到存储器带宽。
存储器***100还可包含耦合到开关116的存储器组构控制寄存器117。存储器组构控制寄存器117接受来自配置源的存储器组构配置参数且将存储器***100的一个或一个以上组件配置成根据可选择模式操作。举例来说，开关116以及多个存储器库102中的每一者及多个MVC 104通常可经配置以响应于单独存储器请求而彼此独立地操作。此配置可由于SCLI 112与存储器库102之间的并行性而增强存储器***带宽。
另一选择为，存储器***100可经重新配置经由存储器组构控制寄存器117以致使多个存储器库102中的两者或两者以上的子集及对应MVC子集响应于单个请求而同步操作。后一种配置可用于存取比与单个库相关联的数据字的宽度较宽的数据字。此技术可缩短等待时间，如下文进一步描述。可通过将选定位模式加载到存储器组构控制寄存器117中来实现其它配置。
图3及图4是展示根据各种实例性实施例分别与实例性包300及400相关联的字段的包图。结合图3及图4转到图1，存储器***100还可包含耦合到开关116的多个包解码器118(例如，包解码器120)。主机处理器114组装出站包122，所述出站包在一些实施例中可在结构上类似于实例性命令包300或数据包400。即，出站包122可含有命令字段310、地址字段320及/或数据字段410。然后，主机处理器114跨越出站SCLI(例如，出站SCLI 114)以下文进一步阐释的方式将出站包122发送到包解码器120。
出站SCLI 114可包含多个出站差分对串行路径(DPSP)128。DPSP 128以通信方式耦合到主机处理器114且可集体地输送出站包122。即，多个出站DPSP 128中的每一DPSP可以第一数据速率输送出站包122中的第一数据速率出站子包部分。
出站SCLI 114还可包含耦合到多个出站DPSP 128的解串行化器130。解串行化器130将出站包122中的每一第一数据速率出站子包部分转换成多个第二数据速率出站子包。跨越第一多个出站单端数据路径(SEDP)134以第二数据速率发送多个第二数据速率出站子包。所述第二数据速率比所述第一数据速率慢。
出站SCLI 114还可包含以通信方式耦合到解串行化器130的多路分用器138。多路分用器138将多个第二数据速率出站子包中的每一者转换成多个第三数据速率出站子包。跨越第二多个出站SEDP 142以第三数据速率将所述多个第三数据速率出站子包发送到包解码器120。所述第三数据速率比所述第二数据速率慢。
包解码器120接收出站包122且提取命令字段310(例如，实例性包300的命令字段)、地址字段320(例如，实例性包300的地址字段)及/或数据字段(例如，实例性包400的数据字段)。在一些实施例中，包解码器120将地址字段320解码以确定对应存储器库选择信号集合。包解码器120在接口146上将所述存储器库选择信号集合呈现给开关116。所述库选择信号致使将输入数据路径148切换到对应于出站包122的MVC106。
现在转到对入站数据路径的论述，存储器***100可包含耦合到开关116的多个包编码器154(例如，包编码器158)。包编码器158可经由开关116从多个MVC 104中的一者接收入站存储器命令、入站存储器地址及/或入站存储器数据。包编码器158将入站存储器命令、地址及/或数据编码成入站包160以供跨越入站SCLI 164传输到主机处理器114。
在一些实施例中，包编码器158可将入站包158切分成多个第三数据速率入站子包。包编码器158可跨越第一多个入站单端数据路径(SEDP)166以第三数据速率发送所述多个第三数据速率入站子包。存储器***100还可包含以通信方式耦合到包编码器158的一多路复用器168。多路复用器168可将所述第三数据速率入站子包的多个子集多路复用成第二数据速率入站子包。多路复用器168跨越第二多个入站SEDP 170以比所述第三数据速率快的第二数据速率发送所述第二数据速率入站子包。
存储器***100可进一步包含以通信方式耦合到多路复用器168的串行化器172。串行化器172可将所述第二数据速率入站子包的多个子集中的每一者聚集成第一数据速率入站子包。跨越多个入站差分对串行路径(DPSP)174以比所述第二数据速率快的第一数据速率将所述第一数据速率入站子包发送到主机处理器114。因此，经由开关116跨越SCLI 112在主机处理器114与MVC 104之间往复地传送命令、地址及数据信息。MVC 104、SCLI 112及开关116制造于逻辑裸片202上。
图5是根据各种实例性实施例的MVC(例如，MVC 106)及相关联模块的框图。MVC 106可包含可编程库控制逻辑(PVCL)组件(例如，PVCL 510)。PVCL 510将MVC 106介接到对应存储器库(例如，存储器库110)。PVCL 510产生与对应存储器库110相关联的一个或一个以上组控制信号及/或计时信号。
PVCL 510可经配置以使MVC 106适于选定配置或选定技术的存储器库110。因此，举例来说，存储器***100最初可经配置使用当前可用的DDR2 DRAM。随后，存储器***100可经调适以通过重新配置PVCL 510以包含DDR3组控制及计时逻辑而适应基于DDR3的存储器库技术。
MVC 106还可包含以通信方式耦合到PVCL 510的存储器定序器514。存储器定序器514基于用于实施相关联存储器库110的技术而执行存储器技术相依操作集合。举例来说，存储器定序器514可执行与对应存储器库110相关联的命令解码操作、存储器地址多路复用操作、存储器地址多路分用操作、存储器刷新操作、存储器库训练操作及/或存储器库预取操作。在一些实施例中，存储器定序器514可包括DRAM定序器。在一些实施例中，存储器刷新操作可源于刷新控制器515中。
存储器定序器514可经配置以使存储器***100适于选定配置或技术的存储器库110。举例来说，存储器定序器514可经配置以与同存储器***100相关联的其它存储器定序器同步操作。此配置可用于响应于单个高速缓冲存储器线请求而将宽数据字从多个存储器库递送到与主机处理器114相关联的高速缓冲存储器线(未展示)。
MVC 106还可包含写入缓冲器516。写入缓冲器516可耦合到PVCL 510以缓冲从主机处理器114到达MVC 106的数据。MVC 106可进一步包含读取缓冲器517。读取缓冲器517可耦合到PVCL 510以缓冲从对应存储器库110到达MVC 106的数据。
MVC 106还可包含无序请求队列518。无序请求队列518确立有序序列的对包含于存储器库110中的多个存储器组的读取及/或写入操作。选取有序序列以避免对任一单个存储器组的序列操作以减少组冲突且缩短读取到写入周转时间
MVC 106还可包含存储器库修复逻辑(MVRL)组件524。MVRL 524可使用阵列修复逻辑526来执行有缺陷存储器阵列地址重映射操作。阵列修复逻辑526可将请求重映射到位于存储器库裸片上(例如，图2的堆叠裸片204上)及/或位于逻辑裸片202上的冗余单元或单元阵列(例如，备用阵列527)。MVRL 524还可使用TWI修复逻辑528来执行与对应存储器库110相关联的TWI修复操作。
可以包含硬件、软件、固件或其组合的实施例的若干方式实施先前所描述的组件中的任一者。注意，在此上下文中“软件”是指法定软件结构且不仅仅是指软件列表。
因此，在本文中存储器***100；存储器阵列200、203、240、527；裸片202、204；瓦片205A、205B、205C、208、212B、212C、212D；“Z”维度220；路径224、148；存储器库230、102、110；MVC 104、106；SCLI 112、113、114、115、164；处理器114；开关116；寄存器117；包300、400、122、160；包解码器118、120；字段310、320、410；DPSP 128、174；解串行化器130；SEDP 134、142、166、170；多路分用器138；接口146；包编码器154、158；多路复用器168；串行化器172；PVCL 510；存储器定序器514；刷新控制器515；缓冲器516、517；无序请求队列518；MVRL 524；阵列修复逻辑526；及TWI修复逻辑528可全部表征为“模块”。
所述模块可包含存储器***100的架构所期望且适合于各种实施例的特定实施方案的硬件电路、光学组件、单处理器或多处理器电路、存储器电路、软件程序模块及对象、固件及其组合。
各种实施例的设备及***可在除高密度多链路高通量半导体存储器子***以外的应用中有用。因此，本发明的各种实施例并不受此限制。对存储器***100的图解说明意欲提供对各种实施例的结构的一般理解。所述图解说明并非意欲用作对可利用本文中所描述结构的设备及***的所有元件及特征的完全描述。
各种实施例的新颖设备及***可包括用于计算机、通信及信号处理电路、单处理器模块或多处理器模块、单个嵌入式处理器或多个嵌入式处理器、多核处理器、数据开关及包含多层多芯片模块的专用模块中的电子电路或并入到其中。此等设备及***可作为子组件进一步包含于各种电子***内，例如电视、蜂窝式电话、个人计算机(例如，膝上型计算机、桌上型计算机、手持式计算机、平板计算机等)、工作台、无线电、视频播放器、音频播放器(例如，MP3(动画专家群，音频层3)播放器)、车辆、医疗装置(例如，心脏监测器、血压监测器等)、机顶盒及其它装置。一些实施例可包含若干种方法。
图6A及图6B是图解说明根据各种实例性实施例的方法600的流程图。方法600包含将多个命令、地址及/或数据出站流从一个或一个以上发端装置(例如，图1的处理器114)大致同时传送到多个存储器库(例如，图1的存储器库102)。可包化所述流且跨越多个出站SCLI(例如，图1的出站SCLI 113)将其从发端装置输送到包解码器(例如，图1的包解码器118)集合。然后，可将所述命令、地址及数据流切换到对应MVC(例如，MVC 104)以供执行及/或写入到所述存储器库或从所述存储器库读取。
方法600可在框606处开始以在发端装置处将出站包切分成第一数据速率子包部分集合。在一些实施例中，所述发端装置可包含一个或一个以上处理器。在一些实施例中，所述发端装置可包含具有直接存储器存取(DMA)能力的类别的装置，例如，图形控制器。所述包可携载待写入到一个或一个以上存储器子***位置的一个或一个以上出站存储器子***命令、地址或数据字段。
方法600可在框610处继续以将所述第一数据速率子包中的每一者从发端装置(例如，从选定处理器)发送到解串行化器(例如，图1的解串行化器130)。可跨越对应于选定出站SCLI(例如，图1的出站SCLI 114)的多个DPSP(例如，图1的DPSP 128)以第一数据速率发送所述第一数据速率子包。方法600还可在框612处包含在所述解串行化器处将所述第一数据速率子包中的每一者切分成多个第二数据速率子包。
方法600可在框614处进一步包含以比第一数据速率慢的第二数据速率将所述第二数据速率子包中的每一者从解串行化器发送到多路分用器(例如，图1的多路分用器138)。在所述多路分用器处，可如框616处所绘示将第二数据速率子包中的每一者切分成第三数据速率子包集合。方法600还可在框618处包含以比第二数据速率慢的第三数据速率将第三数据速率子包发送到包解码器。
方法600可在框622处继续以在包解码器处从选定SCLI接收第三数据速率子包。方法600可在框626处包含将所述第三数据速率子包集合组装成出站包。方法600还可在框628处包含从所述包提取出站命令、出站地址或出站数据中的至少一者。
方法600还可在框632处包含将出站命令、地址或数据呈现给矩阵开关。方法600可在框636处进一步包含在矩阵开关处同时切换与每一流相关联的出站命令、地址及/或数据。将与每一流相关联的出站命令、地址及/或数据切换到与对应存储器库(例如，图1的存储器库110)相关联的目的地MVC(例如，图1的MVC 106)。
方法600可在框640处继续以在MVC的写入缓冲器组件(例如，图1的写入缓冲器516)处缓冲出站命令、地址及/或数据。方法600可在框644处包含将出站命令、数据及/或数据呈现给存储器定序器(例如，图1的存储器定序器514)以供处理。
在一些实施例中，方法600可在框645处视情况包含确定存储器子***是否已配置成以同步并行模式操作。如果是，那么方法600可在框646处包含响应于单个存储器请求而操作同步存储器库子集。此操作可用于通过同步传送宽度为单个存储器库字长度倍数的宽数据字来缩短存取等待时间。所得宽数据字宽度对应于同步库子集中的存储器库的数目。
方法600可在框648处视情况包含在存储器定序器的无序请求队列组件(例如，图5的无序请求队列518)处排序与对应存储器库相关联的多个存储器组的读取及/或写入操作。所述排序可操作以避免多次顺序读取任一单个存储器组及/或写入到任一单个存储器组，且可借此减少组冲突并缩短读取到写入周转时间。
方法600可在框650处结束以执行用于将出站数据写入到对应存储器库的数据写入操作、用于从对应存储器库读取数据的数据读取操作、及/或存储器库内务处理操作。所述数据写入操作、数据读取操作及/或内务处理操作可是独立于与耦合到其它存储器库的其它MVC相关联的同时操作执行的。
图7A及图7B是图解说明根据各种实例性实施例的方法700的流程图。方法700包含将多个经包化命令、地址及/或数据入站流从多个存储器库(例如，图1的存储器库102)大致同时传送到一个或一个以上目的地装置(例如，图1的处理器114)。可由与存储器库(例如，图1的MVC 104)相关联的MVC集合从存储器库读取命令、地址及/或数据流，及/或所述命令、地址及/或数据流可源于MVC处。可通过开关(例如，图1的开关116)将所述流切换到包编码器(例如，图1的包编码器154)集合。然后，可包化所述流且跨越多个入站SCLI(例如，图1的入站SCLI 115)将其输送到目的地装置。
方法700可在框706处开始以在对应于选定存储器库(例如，图1的存储器库110)的MVC(例如，图1的MVC 106)处从处理器接收读取命令。注意，在一些实施例中，处理器及目的地装置可为同一装置；然而此情况不必如此。方法700可在框710处继续以使用与MVC相关联的存储器定序器(例如，图1的存储器定序器514)从与存储器库相关联的选定存储器组存取入站数据字。方法700可在框714处包含将入站数据字呈现给开关。
方法700还可在框718处包含使用开关将入站数据字切换到与选定SCLI(例如，入站SCLI 164)相关联的包编码器(例如，图1的包编码器158)。方法700可在框722处进一步包含使用包编码器将入站数据字包化成入站包。
方法700可在框726处继续以将入站包切分成多个第三数据速率入站子包。方法700可在框734处包含以第三数据速率将所述多个第三数据速率入站子包发送到多路复用器(例如，图1的多路复用器168)。方法700还可在框738处包含使用多路复用器将第三数据速率入站子包的多个子集中的每一者多路复用成第二数据速率入站子包。方法700可在框742处进一步包含以第二数据速率将所述第二数据速率入站子包发送到串行化器(例如，图1的串行化器172)。
方法700可在框746处继续以使用串行化器将第二数据速率入站子包的多个子集中的每一者聚集成第一数据速率入站子包。方法700可在框754处包含将所述第一数据速率入站子包呈现给目的地装置。方法700还可在框758处包含将所述第一数据速率入站子包组装成入站包。方法700可结束以在框762处从入站包提取入站数据字且在框768处将所述入站数据字呈现给与目的地装置相关联的操作***。
注意，可以除所描述次序以外的次序执行本文中所描述的活动。还可以重复、串行及/或并行方式执行相对于本文中所识别的方法描述的各种活动。
在基于计算机的***中可从计算机可读媒体发射软件程序以执行所述软件程序中所定义的功能。可采用各种编程语言来创建经设计以实施及执行本文中所揭示的方法的软件程序。可使用对象导向语言(例如，Java语言或C++语言)将所述程序结构化为对象导向格式。另一选择为，可使用程序语言(例如，组装语言或C语言)将所述程序结构化为程序导向格式。软件组件可尤其使用包含应用程序接口、过程间通信技术及远程程序呼叫等众所周知的机制来进行通信。各种实施例的教示并不限于任一特定编程语言或环境。
本文中所描述的设备、***及方法可操作以在一个或一个以上发端装置及/或目的地装置(例如，一个或一个以上处理器)与堆叠式阵列存储器库集合之间大致同时传送多个命令、地址及/或数据流。可产生增加的存储器***密度、带宽、并行性及可缩放性。
借助图解说明而非限制方式，附图展示其中可实践标的物的特定实施例。足够详细地描述了所图解说明的实施例以使得所属领域的技术人员能够实践本文中所揭示的教示。可使用其它实施例且可从本发明得出其它实施例，以使得可在不背离本发明范围的情况下做出结构及逻辑替代及改变。因此，不应将此具体实施方式视为具有限制意义。
发明性标的物的此类实施例在本文中可个别地或集体地由术语“发明(invention)”指示，此仅出于便利性且并非意欲在事实上已揭示多于一个发明或发明性概念的情况下将本申请案自发地限于任一单个发明或发明性概念。因此，虽然本文中已图解说明且描述了特定实施例，但旨在实现相同目的的任一布置可替代所展示的特定实施例。本发明意欲涵盖各种实施例的任一及所有改动或变化形式。在审阅以上描述之后，所属领域的技术人员将即刻明了上述实施例的组合及本文中未特定描述的其它实施例。
提供本发明摘要以遵循37C.F.R.§1.72(b)，其需要将允许读者快速弄清本技术性发明的性质的摘要。提交本发明摘要是基于以下理解：其并非用于解释或限制所述权利要求书的范围或含义。在前述具体实施方式中，出于简化本发明的目的将各种特征一起组合于单个实施例中。不应将本发明方法解释为需要比每一权利要求中所明确陈述更多的特征。而是，发明性标的物可处于少于单个所揭示实施例的所有特征中。因此，以上权利要求书借此并入到具体实施方式中，其中每一权利要求本身作为单独实施例。

Claims (26)

1.一种存储器***，其包括：
多个存储器库，其包括多个堆叠式平铺存储器阵列，每一存储器库包括多个堆叠式存储器阵列裸片区段；
多个存储器库控制器(MVC)，每一MVC以一对一关系耦合到所述多个存储器库中的一对应存储器库且能够独立于所述多个MVC中的其它MVC与对应于所述多个MVC中的所述其它MVC的存储器库之间的通信来与所述对应存储器库通信；及
多个可配置经串行化通信链路接口(SCLI)，其能够同时操作而以通信方式将所述多个MVC耦合到发端装置或目的地装置中的至少一者。
2.根据权利要求1所述的存储器***，其中所述多个堆叠式存储器阵列裸片区段包括来自所述多个堆叠式平铺存储器阵列中的每一者的单个瓦片。
3.根据权利要求1所述的存储器***，其中对应于每一存储器库的所述多个存储器阵列裸片区段是使用贯穿晶片互连件(TWI)互连。
4.根据权利要求1所述的存储器***，其进一步包括：
开关，其耦合到所述多个SCLI且耦合到所述多个MVC以将选定SCLI交叉连接到选定MVC。
5.根据权利要求4所述的存储器***，其进一步包括：
包解码器，其耦合到所述开关以接收跨越所述多个SCLI中的一出站SCLI从所述发端装置发送的出站包以从所述出站包提取出站存储器命令、出站存储器地址或出站存储器数据字段中的至少一者，且将存储器库选择信号集合呈现给所述开关；及
包编码器，其耦合到所述开关以从所述多个MVC中的一者接收入站存储器命令、入站存储器地址或入站存储器数据中的至少一者，且将所述入站存储器地址或所述入站存储器数据编码成入站包以供跨越所述多个SCLI中的一入站SCLI传输到所述目的地装置。
6.根据权利要求4所述的存储器***，其进一步包括：
控制寄存器，其耦合到所述开关以接受来自配置源的配置参数且将所述开关配置成根据可选择模式操作。
7.根据权利要求6所述的存储器***，其中所述可选择模式包含以下各项中的至少一者：响应于至少一个请求而同步地操作所述多个存储器库或响应于至少一个请求而异步地操作所述多个存储器库。
8.根据权利要求1所述的存储器***，所述多个SCLI中的一出站SCLI进一步包括：
多个出站差分对串行路径(DPSP)，其耦合到所述发端装置以跨越所述出站SCLI输送含有命令信息、地址信息或数据中的至少一者的出站包，所述多个出站DPSP中的每一者用以以第一数据速率输送所述出站包中的第一数据速率出站子包部分；
解串行化器，其耦合到所述多个出站DPSP以将所述出站包中的每一第一数据速率出站子包部分转换成多个第二数据速率出站子包以供跨越第一多个出站单端数据路径(SEDP)以第二数据速率传输，所述第二数据速率比所述第一数据速率慢；及
多路分用器，其以通信方式耦合到所述解串行化器以将所述多个第二数据速率出站子包中的每一者转换成多个第三数据速率出站子包以供跨越第二多个出站SEDP以第三数据速率传输到包解码器，所述第三数据速率比所述第二数据速率慢。
9.根据权利要求1所述的存储器***，其进一步包括：
包编码器，其以通信方式耦合到所述开关以包化从与所述选定存储器库相关联的MVC所接收的命令信息、地址信息或数据中的至少一者以供跨越所述多个SCLI中的一入站SCLI传输到所述目的地装置，以将所得入站包切分成多个第三数据速率入站子包，且跨越第一多个入站单端数据路径(SEDP)以第三数据速率发送所述第三数据速率入站子包；
多路复用器，其以通信方式耦合到所述包编码器以将所述第三数据速率入站子包的多个子集中的每一者多路复用成第二数据速率入站子包，且跨越第二多个入站SEDP以比所述第三数据速率快的第二数据速率发送所述第二数据速率入站子包；及
串行化器，其以通信方式耦合到所述多路复用器以将所述第二数据速率入站子包的多个子集中的每一者聚集成第一数据速率入站子包，且跨越多个入站差分对串行路径(DPSP)以比所述第二数据速率快的第一数据速率将所述第一数据速率入站子包发送到所述目的地装置。
10.根据权利要求1所述的存储器***，每一MVC进一步包括：
可编程库控制逻辑(PVCL)组件，其用以将所述MVC介接到所述对应存储器库，且产生与所述对应存储器库相关联的组控制信号或计时信号中的至少一者；
存储器定序器，其耦合到所述PVCL，所述存储器定序器用以执行与所述对应存储器库相关联的命令解码操作、存储器地址多路复用操作、存储器地址多路分用操作、存储器刷新操作、存储器库训练操作或存储器库预取操作中的至少一者；
写入缓冲器，其耦合到所述PVCL以缓冲从所述发端装置到达所述MVC的数据；及
读取缓冲器，其耦合到所述PVCL以缓冲从所述对应存储器库到达所述MVC的数据。
11.根据权利要求10所述的存储器***，其中所述存储器定序器包括动态随机存取存储器(DRAM)定序器。
12.根据权利要求10所述的存储器***，其中所述PVCL经配置以将所述MVC介接到所述对应存储器库，且根据与选定配置或选定技术中的至少一者的存储器库相关联的规范产生所述组控制信号或计时信号。
13.根据权利要求10所述的存储器***，其中所述存储器定序器经配置以根据与选定配置或选定技术中的至少一者的存储器库相关联的规范执行所述命令解码操作、存储器地址多路复用操作、存储器地址多路分用操作、存储器刷新操作、存储器库训练操作或存储器库预取操作。
14.根据权利要求10所述的存储器***，其进一步包括：
与每一MVC相关联的无序请求队列，所述无序请求队列用以将以下操作中的至少一者排序以避免对任一单个存储器组的顺序操作：对多个存储器组的读取操作或对所述多个存储器组的写入操作。
15.根据权利要求1所述的存储器***，每一MVC进一步包括：
存储器库修复逻辑(MVRL)组件，其用以执行与所述对应存储器库相关联的有缺陷存储器阵列地址重映射操作或有缺陷贯穿晶片互连件(TWI)修复操作中的至少一者。
16.一种方法，其包括：
同时传送多个命令、地址或数据流；
将与每一流相关联的命令、地址或数据中的至少一者同时切换到与对应存储器库相关联的对应目的地存储器库控制器(MVC)；及
执行用以将出站数据写入到所述对应存储器库的数据写入操作、用以从所述对应存储器库读取数据的数据读取操作或与所述对应存储器库相关联的存储器库内务处理操作中的至少一者，所述数据写入操作、数据读取操作或内务处理操作是独立于与耦合到对应多个存储器库的多个MVC中的其它MVC相关联的同时操作执行的。
17.根据权利要求16所述的方法，其进一步包括：
将包切分成所述包的多个第一数据速率子包部分，所述包含有待写入到至少一个存储器子***位置或待从至少一个存储器子***位置读取的至少一个存储器子***命令、至少一个存储器子***地址或数据；
以第一数据速率发送所述第一数据速率子包中的每一者；
将所述第一数据速率子包中的每一者切分成多个第二数据速率子包；
以比所述第一数据速率慢的第二数据速率发送所述第二数据速率子包中的每一者；
将所述第二数据速率子包中的每一者切分成多个第三数据速率子包；及
以比所述第二数据速率慢的第三数据速率将所述第三数据速率子包发送到包解码器。
18.根据权利要求16所述的方法，其进一步包括：
接收对应于一包的子包集合；
将所述子包集合组装成所述包；
从所述包提取出站命令、出站地址或出站数据中的至少一者；及
呈现所述出站命令、所述出站地址或所述出站数据。
19.根据权利要求16所述的方法，其进一步包括：
缓冲所述出站命令、所述出站地址或所述出站数据中的至少一者；及
呈现所述出站命令、所述出站地址或所述出站数据以供处理。
20.根据权利要求19所述的方法，其进一步包括：
将以下操作中的至少一者排序：对与所述对应存储器库相关联的多个存储器组的读取操作或对所述多个存储器组的写入操作。
21.根据权利要求16所述的方法，其进一步包括：
响应于单个请求而操作所述对应多个存储器库的同步子集以通过同步传送宽度为单个存储器库字长度的倍数的宽数据字来缩短存取等待时间，所述倍数对应于所述同步子集中的存储器库的数目。
22.一种方法，其包括：
依据从多个存储器库中的每一者读取的命令、地址或数据形成多个入站数据流；
将所述多个入站数据流切换到对应多个经串行化通信链路接口(SCLI)；及
跨越所述多个SCLI将所述多个入站流同时传送到至少一个目的地装置。
23.根据权利要求22所述的方法，其进一步包括：
响应于读取命令而从与所述对应存储器库相关联的选定存储器组存取入站数据字；及
呈现所述入站数据字。
24.根据权利要求23所述的方法，其进一步包括：
将所述入站数据字切换到与所述多个SCLI中的一选定SCLI相关联的包编码器；
将所述入站数据字包化成入站包；
将所述入站包切分成多个第三数据速率入站子包；及
以第三数据速率将所述多个第三数据速率入站子包发送到多路复用器。
25.根据权利要求24所述的方法，其进一步包括：
将所述第三数据速率入站子包的多个子集中的每一者多路复用成第二数据速率入站子包，
以第二数据速率发送所述第二数据速率入站子包；
将所述第二数据速率入站子包的多个子集中的每一者聚集成第一数据速率入站子包；
呈现所述第一数据速率入站子包；
将所述第一数据速率入站子包组装成所述入站包；及
从所述入站包提取所述入站数据字。
26.根据权利要求25所述的方法，其进一步包括：
将所述入站数据字呈现给与所述至少一个目的地装置相关联的操作***。
CN200980148407.6A 2008-10-30 2009-10-30 多串行接口堆叠裸片存储器架构 Active CN102232215B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/261,942 US7978721B2 (en) 2008-07-02 2008-10-30 Multi-serial interface stacked-die memory architecture
US12/261,942 2008-10-30
PCT/US2009/062799 WO2010051461A1 (en) 2008-10-30 2009-10-30 Multi-serial interface stacked-die memory architecture

Publications (2)

Publication Number Publication Date
CN102232215A true CN102232215A (zh) 2011-11-02
CN102232215B CN102232215B (zh) 2015-08-19

Family

ID=42129299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980148407.6A Active CN102232215B (zh) 2008-10-30 2009-10-30 多串行接口堆叠裸片存储器架构

Country Status (7)

Country Link
US (3) US7978721B2 (zh)
EP (1) EP2344956B1 (zh)
JP (1) JP5578450B2 (zh)
KR (1) KR101504393B1 (zh)
CN (1) CN102232215B (zh)
TW (1) TWI492059B (zh)
WO (1) WO2010051461A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103207849A (zh) * 2012-01-13 2013-07-17 阿尔特拉公司 用于灵活电子接口的装置和关联方法
CN103810125A (zh) * 2012-11-12 2014-05-21 国际商业机器公司 有源存储器件聚集、分散和过滤
CN109599134A (zh) * 2013-03-15 2019-04-09 美光科技公司 具有控制器及存储器堆叠的灵活存储器***
CN109800183A (zh) * 2017-11-16 2019-05-24 美光科技公司 用于多端口存储类存储器接口的方法及设备

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9229887B2 (en) * 2008-02-19 2016-01-05 Micron Technology, Inc. Memory device with network on chip methods, apparatus, and systems
US8289760B2 (en) 2008-07-02 2012-10-16 Micron Technology, Inc. Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes
US7978721B2 (en) 2008-07-02 2011-07-12 Micron Technology Inc. Multi-serial interface stacked-die memory architecture
JP5280135B2 (ja) * 2008-09-01 2013-09-04 株式会社日立製作所 データ転送装置
US8086913B2 (en) 2008-09-11 2011-12-27 Micron Technology, Inc. Methods, apparatus, and systems to repair memory
US8254191B2 (en) * 2008-10-30 2012-08-28 Micron Technology, Inc. Switched interface stacked-die memory architecture
US8018752B2 (en) 2009-03-23 2011-09-13 Micron Technology, Inc. Configurable bandwidth memory devices and methods
US9123552B2 (en) 2010-03-30 2015-09-01 Micron Technology, Inc. Apparatuses enabling concurrent communication between an interface die and a plurality of dice stacks, interleaved conductive paths in stacked devices, and methods for forming and operating the same
US8612687B2 (en) * 2010-05-26 2013-12-17 International Business Machines Corporation Latency-tolerant 3D on-chip memory organization
WO2012061633A2 (en) 2010-11-03 2012-05-10 Netlist, Inc. Method and apparatus for optimizing driver load in a memory package
US9432298B1 (en) 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
US8930647B1 (en) 2011-04-06 2015-01-06 P4tents1, LLC Multiple class memory systems
US9170744B1 (en) 2011-04-06 2015-10-27 P4tents1, LLC Computer program product for controlling a flash/DRAM/embedded DRAM-equipped system
US9164679B2 (en) 2011-04-06 2015-10-20 Patents1, Llc System, method and computer program product for multi-thread operation involving first memory of a first memory class and second memory of a second memory class
US9176671B1 (en) 2011-04-06 2015-11-03 P4tents1, LLC Fetching data between thread execution in a flash/DRAM/embedded DRAM-equipped system
US9158546B1 (en) 2011-04-06 2015-10-13 P4tents1, LLC Computer program product for fetching from a first physical memory between an execution of a plurality of threads associated with a second physical memory
US9417754B2 (en) 2011-08-05 2016-08-16 P4tents1, LLC User interface system, method, and computer program product
US20130159812A1 (en) * 2011-12-16 2013-06-20 Advanced Micro Devices, Inc. Memory architecture for read-modify-write operations
JP6083576B2 (ja) 2011-12-23 2017-02-22 インテル・コーポレーション メモリデバイス、方法、およびシステム
KR101642208B1 (ko) * 2011-12-23 2016-07-22 인텔 코포레이션 동적 메모리 성능 스로틀링
US20130191584A1 (en) * 2012-01-23 2013-07-25 Honeywell International Inc. Deterministic high integrity multi-processor system on a chip
DE112012006171B4 (de) * 2012-03-30 2020-06-18 Intel Corporation On-Chip-Redundanzreparatur für Speichergeräte
US9003160B2 (en) 2012-08-03 2015-04-07 International Business Machines Corporation Active buffered memory
US9575755B2 (en) 2012-08-03 2017-02-21 International Business Machines Corporation Vector processing in an active memory device
US9569211B2 (en) 2012-08-03 2017-02-14 International Business Machines Corporation Predication in a vector processor
US9632777B2 (en) 2012-08-03 2017-04-25 International Business Machines Corporation Gather/scatter of multiple data elements with packed loading/storing into/from a register file entry
US9594724B2 (en) 2012-08-09 2017-03-14 International Business Machines Corporation Vector register file
US9251048B2 (en) * 2012-10-19 2016-02-02 International Business Machines Corporation Memory page management
US9298395B2 (en) * 2012-10-22 2016-03-29 Globalfoundries Inc. Memory system connector
US8972782B2 (en) 2012-11-09 2015-03-03 International Business Machines Corporation Exposed-pipeline processing element with rollback
US9235528B2 (en) * 2012-12-21 2016-01-12 Advanced Micro Devices, Inc. Write endurance management techniques in the logic layer of a stacked memory
US9135100B2 (en) 2013-03-14 2015-09-15 Micron Technology, Inc. Cooperative memory error detection and repair
US9223665B2 (en) 2013-03-15 2015-12-29 Micron Technology, Inc. Apparatuses and methods for memory testing and repair
US10042750B2 (en) 2013-03-15 2018-08-07 Micron Technology, Inc. Apparatuses and methods for adaptive control of memory using an adaptive memory controller with a memory management hypervisor
US9842633B2 (en) * 2014-12-11 2017-12-12 Micron Technology, Inc. Tracking and correction of timing signals
JP6477228B2 (ja) * 2015-05-18 2019-03-06 富士通株式会社 情報処理装置、メモリ制御装置、および情報処理装置の制御方法
US9870339B2 (en) * 2015-06-26 2018-01-16 Intel Corporation Hardware processors and methods for tightly-coupled heterogeneous computing
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
US9825730B1 (en) * 2016-09-26 2017-11-21 Dell Products, Lp System and method for optimizing link performance with lanes operating at different speeds
CN207517054U (zh) 2017-01-04 2018-06-19 意法半导体股份有限公司 串流开关
US20180189229A1 (en) 2017-01-04 2018-07-05 Stmicroelectronics S.R.L. Deep convolutional network heterogeneous architecture
GB2569271B (en) 2017-10-20 2020-05-13 Graphcore Ltd Synchronization with a host processor
GB2569775B (en) * 2017-10-20 2020-02-26 Graphcore Ltd Synchronization in a multi-tile, multi-chip processing arrangement
US10437758B1 (en) * 2018-06-29 2019-10-08 Apple Inc. Memory request management system
GB2579412B (en) 2018-11-30 2020-12-23 Graphcore Ltd Gateway pull model
US11593609B2 (en) 2020-02-18 2023-02-28 Stmicroelectronics S.R.L. Vector quantization decoding hardware unit for real-time dynamic decompression for parameters of neural networks
US11531873B2 (en) 2020-06-23 2022-12-20 Stmicroelectronics S.R.L. Convolution acceleration with embedded vector decompression
US11675528B2 (en) 2021-03-29 2023-06-13 Western Digital Technologies, Inc. Switch based BGA extension

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7009872B2 (en) * 2003-12-22 2006-03-07 Hewlett-Packard Development Company, L.P. MRAM storage device
US7257129B2 (en) * 2000-11-22 2007-08-14 Silicon Image Memory architecture with multiple serial communications ports

Family Cites Families (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196565A (ja) 1985-02-26 1986-08-30 Victor Co Of Japan Ltd 半導体集積回路
US5347428A (en) * 1992-12-03 1994-09-13 Irvine Sensors Corporation Module comprising IC memory stack dedicated to and structurally combined with an IC microprocessor chip
US5751955A (en) 1992-12-17 1998-05-12 Tandem Computers Incorporated Method of synchronizing a pair of central processor units for duplex, lock-step operation by copying data into a corresponding locations of another memory
EP0606653A1 (en) 1993-01-04 1994-07-20 Texas Instruments Incorporated Field programmable distributed processing memory
JPH06251172A (ja) 1993-02-26 1994-09-09 Hitachi Ltd 半導体集積回路システム装置
EP0695494B1 (en) * 1993-04-23 2001-02-14 Irvine Sensors Corporation Electronic module comprising a stack of ic chips
TW358907B (en) 1994-11-22 1999-05-21 Monolithic System Tech Inc A computer system and a method of using a DRAM array as a next level cache memory
US5731945A (en) * 1995-02-22 1998-03-24 International Business Machines Corporation Multichip semiconductor structures with consolidated circuitry and programmable ESD protection for input/output nodes
US6407283B2 (en) 1996-11-04 2002-06-18 Bp Chemicals Limited Process for the production of vinyl acetate
US6047002A (en) 1997-01-16 2000-04-04 Advanced Micro Devices, Inc. Communication traffic circle system and method for performing packet conversion and routing between different packet formats including an instruction field
US5815427A (en) * 1997-04-02 1998-09-29 Micron Technology, Inc. Modular memory circuit and method for forming same
JP2964983B2 (ja) 1997-04-02 1999-10-18 日本電気株式会社 三次元メモリモジュール及びそれを用いた半導体装置
US5943692A (en) 1997-04-30 1999-08-24 International Business Machines Corporation Mobile client computer system with flash memory management utilizing a virtual address map and variable length data
US5907566A (en) * 1997-05-29 1999-05-25 3Com Corporation Continuous byte-stream encoder/decoder using frequency increase and cyclic redundancy check
US6046945A (en) * 1997-07-11 2000-04-04 Integrated Silicon Solution, Inc. DRAM repair apparatus and method
US6154851A (en) * 1997-08-05 2000-11-28 Micron Technology, Inc. Memory repair
JP3138677B2 (ja) 1998-01-05 2001-02-26 甲府日本電気株式会社 Ｍｍｕにおけるメモリアクセス競合調停回路の機能試験方式
US6081463A (en) * 1998-02-25 2000-06-27 Micron Technology, Inc. Semiconductor memory remapping
US6510503B2 (en) * 1998-07-27 2003-01-21 Mosaid Technologies Incorporated High bandwidth memory interface
JP4587500B2 (ja) * 1998-11-11 2010-11-24 ルネサスエレクトロニクス株式会社 半導体集積回路、メモリモジュール、記憶媒体、及び半導体集積回路の救済方法
US6324103B2 (en) * 1998-11-11 2001-11-27 Hitachi, Ltd. Semiconductor integrated circuit device, memory module, storage device and the method for repairing semiconductor integrated circuit device
US7363422B2 (en) * 2000-01-05 2008-04-22 Rambus Inc. Configurable width buffered module
US6778404B1 (en) 2000-06-02 2004-08-17 Micron Technology Inc Stackable ball grid array
JP4290320B2 (ja) 2000-09-28 2009-07-01 富士通株式会社 ルーチング装置
JP4722305B2 (ja) 2001-02-27 2011-07-13 富士通セミコンダクター株式会社 メモリシステム
US6611052B2 (en) 2001-11-16 2003-08-26 Micron Technology, Inc. Wafer level stackable semiconductor package
US6791832B2 (en) * 2002-03-26 2004-09-14 Intel Corporation Electronic package
US6979904B2 (en) 2002-04-19 2005-12-27 Micron Technology, Inc. Integrated circuit package having reduced interconnects
US6965160B2 (en) 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
US6754117B2 (en) * 2002-08-16 2004-06-22 Micron Technology, Inc. System and method for self-testing and repair of memory modules
US7581081B2 (en) * 2003-03-31 2009-08-25 Stretch, Inc. Systems and methods for software extensible multi-processing
JP4419049B2 (ja) 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JP4256210B2 (ja) 2003-06-12 2009-04-22 株式会社半導体理工学研究センター 同期バンク型メモリ
JP4205553B2 (ja) * 2003-11-06 2009-01-07 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JP4205613B2 (ja) * 2004-03-01 2009-01-07 エルピーダメモリ株式会社 半導体装置
US7539800B2 (en) * 2004-07-30 2009-05-26 International Business Machines Corporation System, method and storage medium for providing segment level sparing
US7046538B2 (en) * 2004-09-01 2006-05-16 Micron Technology, Inc. Memory stacking system and method
US7200021B2 (en) * 2004-12-10 2007-04-03 Infineon Technologies Ag Stacked DRAM memory chip for a dual inline memory module (DIMM)
JP4345705B2 (ja) 2005-04-19 2009-10-14 エルピーダメモリ株式会社 メモリモジュール
JP4423453B2 (ja) 2005-05-25 2010-03-03 エルピーダメモリ株式会社 半導体記憶装置
US7317256B2 (en) 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
US8060774B2 (en) * 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US7496719B2 (en) * 2005-07-26 2009-02-24 Intel Corporation Universal nonvolatile memory boot mode
US7772116B2 (en) 2005-09-01 2010-08-10 Micron Technology, Inc. Methods of forming blind wafer interconnects
WO2007028109A2 (en) * 2005-09-02 2007-03-08 Metaram, Inc. Methods and apparatus of stacking drams
US20070067826A1 (en) 2005-09-19 2007-03-22 Texas Instruments Incorporated Method and system for preventing unsecure memory accesses
US7464225B2 (en) * 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US7382154B2 (en) * 2005-10-03 2008-06-03 Honeywell International Inc. Reconfigurable network on a chip
JP4790386B2 (ja) 2005-11-18 2011-10-12 エルピーダメモリ株式会社 積層メモリ
JP4708176B2 (ja) 2005-12-08 2011-06-22 エルピーダメモリ株式会社 半導体装置
US7279795B2 (en) 2005-12-29 2007-10-09 Intel Corporation Stacked die semiconductor package
WO2007095080A2 (en) * 2006-02-09 2007-08-23 Metaram, Inc. Memory circuit system and method
US20070220207A1 (en) 2006-03-14 2007-09-20 Bryan Black Transferring data from stacked memory
US7616470B2 (en) 2006-06-16 2009-11-10 International Business Machines Corporation Method for achieving very high bandwidth between the levels of a cache hierarchy in 3-dimensional structures, and a 3-dimensional structure resulting therefrom
EP2487794A3 (en) * 2006-08-22 2013-02-13 Mosaid Technologies Incorporated Modular command structure for memory and memory system
EP1903452B1 (en) 2006-09-25 2012-08-22 Software AG Method and system for processing the input in an XML form
JP2008140220A (ja) 2006-12-04 2008-06-19 Nec Corp 半導体装置
WO2008076790A2 (en) 2006-12-14 2008-06-26 Rambus Inc. Multi-die memory device
US8476735B2 (en) 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
US7477545B2 (en) * 2007-06-14 2009-01-13 Sandisk Corporation Systems for programmable chip enable and chip address in semiconductor memory
US7715255B2 (en) * 2007-06-14 2010-05-11 Sandisk Corporation Programmable chip enable and chip address in semiconductor memory
CN101364593B (zh) 2007-08-09 2011-03-23 南茂科技股份有限公司 导线架中具有多段式汇流条的交错偏移堆叠封装结构
US7623365B2 (en) 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
KR20090045672A (ko) * 2007-11-02 2009-05-08 주식회사 하이닉스반도체 지연고정회로, 반도체 메모리 장치 및 그 동작방법
US7701252B1 (en) * 2007-11-06 2010-04-20 Altera Corporation Stacked die network-on-chip for FPGA
US8399973B2 (en) 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
US8120958B2 (en) 2007-12-24 2012-02-21 Qimonda Ag Multi-die memory, apparatus and multi-die memory stack
US9229887B2 (en) 2008-02-19 2016-01-05 Micron Technology, Inc. Memory device with network on chip methods, apparatus, and systems
KR101462604B1 (ko) 2008-06-23 2014-11-20 삼성전자주식회사 반도체 장치 및 멀티-칩 패키지
US8139430B2 (en) * 2008-07-01 2012-03-20 International Business Machines Corporation Power-on initialization and test for a cascade interconnect memory system
US7855931B2 (en) 2008-07-21 2010-12-21 Micron Technology, Inc. Memory system and method using stacked memory device dice, and system using the memory system
US8289760B2 (en) 2008-07-02 2012-10-16 Micron Technology, Inc. Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes
US7978721B2 (en) 2008-07-02 2011-07-12 Micron Technology Inc. Multi-serial interface stacked-die memory architecture
US8127204B2 (en) 2008-08-15 2012-02-28 Micron Technology, Inc. Memory system and method using a memory device die stacked with a logic die using data encoding, and system using the memory system
US7872936B2 (en) * 2008-09-17 2011-01-18 Qimonda Ag System and method for packaged memory
US8063491B2 (en) 2008-09-30 2011-11-22 Micron Technology, Inc. Stacked device conductive path connectivity
US8281074B2 (en) 2008-10-07 2012-10-02 Micron Technology, Inc. Interface device for memory in a stack, storage devices and a processor
US20100121994A1 (en) * 2008-11-10 2010-05-13 International Business Machines Corporation Stacked memory array
US9105323B2 (en) * 2009-01-23 2015-08-11 Micron Technology, Inc. Memory device power managers and methods
US8364901B2 (en) * 2009-02-13 2013-01-29 Micron Technology, Inc. Memory prefetch systems and methods
US7964916B2 (en) 2009-04-14 2011-06-21 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8148728B2 (en) 2009-10-12 2012-04-03 Monolithic 3D, Inc. Method for fabrication of a semiconductor device and structure
US8604593B2 (en) 2009-10-19 2013-12-10 Mosaid Technologies Incorporated Reconfiguring through silicon vias in stacked multi-die packages
US8996836B2 (en) 2009-12-18 2015-03-31 Micron Technology, Inc. Stacked device detection and identification
US9123552B2 (en) 2010-03-30 2015-09-01 Micron Technology, Inc. Apparatuses enabling concurrent communication between an interface die and a plurality of dice stacks, interleaved conductive paths in stacked devices, and methods for forming and operating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7257129B2 (en) * 2000-11-22 2007-08-14 Silicon Image Memory architecture with multiple serial communications ports
US7009872B2 (en) * 2003-12-22 2006-03-07 Hewlett-Packard Development Company, L.P. MRAM storage device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103207849A (zh) * 2012-01-13 2013-07-17 阿尔特拉公司 用于灵活电子接口的装置和关联方法
US9647668B2 (en) 2012-01-13 2017-05-09 Altera Corporation Apparatus for flexible electronic interfaces and associated methods
CN103207849B (zh) * 2012-01-13 2018-07-31 阿尔特拉公司 用于灵活电子接口的装置和关联方法
US10063235B2 (en) 2012-01-13 2018-08-28 Altera Corporation Apparatus for flexible electronic interfaces and associated methods
US10797702B2 (en) 2012-01-13 2020-10-06 Altera Corporation Apparatus for flexible electronic interfaces and associated methods
CN103810125A (zh) * 2012-11-12 2014-05-21 国际商业机器公司 有源存储器件聚集、分散和过滤
US10049061B2 (en) 2012-11-12 2018-08-14 International Business Machines Corporation Active memory device gather, scatter, and filter
CN109599134A (zh) * 2013-03-15 2019-04-09 美光科技公司 具有控制器及存储器堆叠的灵活存储器***
CN109599134B (zh) * 2013-03-15 2022-12-13 美光科技公司 具有控制器及存储器堆叠的灵活存储器***
CN109800183A (zh) * 2017-11-16 2019-05-24 美光科技公司 用于多端口存储类存储器接口的方法及设备
CN109800183B (zh) * 2017-11-16 2023-09-22 美光科技公司 用于多端口存储类存储器接口的方法及设备
US11783876B2 (en) 2017-11-16 2023-10-10 Micron Technology, Inc. Multi-port storage-class memory interface

Also Published As

Publication number Publication date
KR101504393B1 (ko) 2015-03-19
US7978721B2 (en) 2011-07-12
TWI492059B (zh) 2015-07-11
TW201022946A (en) 2010-06-16
WO2010051461A1 (en) 2010-05-06
JP2012507806A (ja) 2012-03-29
EP2344956A1 (en) 2011-07-20
US20100005238A1 (en) 2010-01-07
JP5578450B2 (ja) 2014-08-27
US9524254B2 (en) 2016-12-20
US20110264858A1 (en) 2011-10-27
KR20110099227A (ko) 2011-09-07
US8806131B2 (en) 2014-08-12
EP2344956A4 (en) 2013-03-27
CN102232215B (zh) 2015-08-19
US20140351503A1 (en) 2014-11-27
EP2344956B1 (en) 2014-04-30

Similar Documents

Publication Publication Date Title
CN102232215A (zh) 多串行接口堆叠裸片存储器架构
US10297340B2 (en) Switched interface stacked-die memory architecture
CN102405498B (zh) 可配置带宽存储器装置及方法
CN102349109B (zh) 存储器预取***及方法
CN102292715A (zh) 存储器装置功率管理器及其方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant