CN103207849B - 用于灵活电子接口的装置和关联方法 - Google Patents

用于灵活电子接口的装置和关联方法 Download PDF

Info

Publication number
CN103207849B
CN103207849B CN201310025105.8A CN201310025105A CN103207849B CN 103207849 B CN103207849 B CN 103207849B CN 201310025105 A CN201310025105 A CN 201310025105A CN 103207849 B CN103207849 B CN 103207849B
Authority
CN
China
Prior art keywords
circuit
bare chip
semiconductor bare
coupled
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310025105.8A
Other languages
English (en)
Other versions
CN103207849A (zh
Inventor
T·K·恩盖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altera Corp filed Critical Altera Corp
Priority to CN201810827390.8A priority Critical patent/CN109244063B/zh
Publication of CN103207849A publication Critical patent/CN103207849A/zh
Application granted granted Critical
Publication of CN103207849B publication Critical patent/CN103207849B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017581—Coupling arrangements; Interface arrangements programmable
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H03K19/17744—Structural details of routing resources for input/output signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

一种半导体裸片包括至少一个灵活接口块。灵活接口块包括至少一个互连和耦合到至少一个互连的至少一个缓冲器。灵活接口块还包括耦合到集成于半导体裸片中的电路的布线接口以及耦合成提供在布线接口与至少一个缓冲器之间的通信的控制器。

Description

用于灵活电子接口的装置和关联方法
技术领域
公开的概念主要地涉及电子电路，并且更具体地涉及用于灵活或者通用电子接口电路的装置和关联方法。
背景技术
电子学的发展已经允许增加的集成水平。用于制作IC的技术已经对那些发展做出贡献并且已经提供用于向IC中集成相对大量电路和功能的手段。因而如今的IC可以包含数以亿计的晶体管。尽管晶体管数目大，电子设备或者电路的所需功能有时需要使用多个IC的电路。为了便于实施这样的功能，有时使用并且相互耦合两个或者更多半导体裸片。
发明内容
根据公开的广泛多种实施例可以用来提供用于灵活电子接口的装置和方法。在一个示例实施例中，一种半导体裸片包括一个或者多个灵活接口块。灵活接口块包括至少一个互连、至少一个缓冲器、布线接口和控制器。至少一个缓冲器耦合到至少一个互连。布线接口耦合到半导体裸片中集成的电路。耦合控制器以便提供在布线接口与至少一个缓冲器之间的通信。
在另一示例实施例中，一种装置包括第一半导体裸片，第一半导体裸片包括第一接口电路和耦合到第一接口电路的第一电路。该装置也包括第二半导体裸片，第二半导体裸片包括第二电路，其中第二半导体裸片耦合到第一接口电路。第一接口电路提供在第一与第二电路之间的可定制接口。
在又一示例实施例中，提供一种用于使用第一半导体裸片中集成的可编程逻辑器件(PLD)并且使用第二半导体裸片中集成的电路对电子设计的实施进行建模的方法。使用计算机来实施该方法。该方法包括通过将电路表示为耦合到电路的PLD的灵活接口块来使用计算机对该实施建模。
附图说明
附图仅图示示例实施例、因此不应视为限制它的范围。本领域普通技术人员理解公开的概念本身应用于其它同等有效的实施例。在附图中，在多于一幅图中使用的相同标号表示相同、相似或者等效功能、部件或者块。
图1图示了根据一个示例实施例的使用灵活接口电路的半导体裸片布置。
图2描绘了根据另一示例实施例的使用灵活接口电路的半导体裸片布置。
图3示出了用于通过使用一个或者多个灵活接口块将半导体裸片中的电路耦合在一起的、根据一个示例实施例的电路布置。
图4描绘了根据一个示例实施例的灵活接口块的框图。
图5图示了根据一个示例实施例的灵活接口块的更多细节。
图6描绘了根据一个示例实施例的半导体裸片中的灵活接口块布置。
图7图示了根据另一示例实施例的半导体裸片中的灵活接口块布置。
图8示出了根据一个示例实施例的半导体裸片中的灵活接口块分组。
图9图示了包括一个或者多个灵活接口块的可编程逻辑器件(PLD)的一般框图。
图10描绘了根据一个示例实施例的包括可编程资源和灵活接口块的PLD的框图。
图11描绘了根据另一示例实施例的包括可编程资源和灵活接口块的PLD的框图。
图12图示了根据一个示例实施例的PLD计算机辅助设计(CAD)软件或者流程的各种模块的框图。
图13描绘了根据一个示例实施例的用于处理信息、比如CAD流程的***的框图。
具体实施方式
公开的概念提供用于灵活(或者通用)电子接口电路的装置和有关技术。更具体而言，灵活接口电路提供用于耦合两个或者更多半导体裸片的机制。灵活接口电路可以使用于各种配置中并且可以提供在半导体裸片之间的高效和快速接口。
在一些实例中，竖直布置两个或者更多半导体裸片。例如一个半导体裸片可以定位或者堆叠于另一半导体裸片之上。附加半导体裸片可以定位或者堆叠这一结构之上。如下文具体描述的那样，灵活接口电路可以用来将半导体裸片中的两个或者更多半导体裸片耦合在一起。
图1图示了根据一个示例实施例的使用灵活接口电路的半导体裸片布置。所示示例布置包括堆叠或者定位于衬底或者基部14之上的标注为5A和5B的两个半导体裸片。如本领域普通技术人员理解的那样，可以使用并且竖直堆叠其它数目的半导体裸片而不是两个半导体裸片。互连16(例如焊料球或者凸点)提供用于将衬底14耦合到另一介质、比如印刷电路板(未示出)的方式。
裸片5A包括至少一个灵活接口电路或者块10A。灵活接口块10A耦合到裸片5A中集成的电路。裸片5A中的电路可以具有各种形式并且提供各种所需或者指定功能。例如裸片5A中的电路可以包括数字电路(门、锁存器、触发器、寄存器、有限状态机等)、模拟电路(放大器、加法器、电流和电压源等)、混合信号电路(模数转换器(ADC)、数模转换器(DAC)等)和/或分立部件(晶体管、电阻器、电容器、电感器)。
类似地，裸片5B包括至少一个灵活接口电路或者块10B。裸片5B中的电路可以具有各种形式并且提供各种所需或者指定功能。例如裸片5B中的电路可以包括数字电路(门、锁存器、触发器、寄存器、有限状态机等)、模拟电路(放大器、加法器、电流和电压源等)、混合信号电路(模数转换器(ADC)、数模转换器(DAC)等)和/或分立部件(晶体管、电阻器、电容器、电感器)。
灵活接口块10A经由耦合机制或者互连12(例如焊料凸点、焊料球、微凸点等)耦合到灵活接口块10B。互连12可以如希望的那样包括信号和功率线路。除了提供在裸片5A与裸片5B之间的电耦合机制之外，互连12也提供在裸片5A与裸片5B之间的物理耦合。换而言之，互连12单独或者与其它结构(未示出)结合提供用于裸片5A的物理支撑。
如上文所言，灵活接口块10A耦合到裸片5A中集成的电路，并且灵活接口块10B耦合到裸片5B中集成的电路。由于灵活接口块10A耦合到灵活接口块10B，所以灵活接口块10A-10B提供用于将裸片5A中集成的电路耦合到裸片5B中集成的电路的机制。
如本领域普通技术人员理解的那样，图1中所示布置图示了仅一个实施例，并且广泛多种其它实施例是可能的并且能对这些实施例进行设想。例子包括三维(3D)、2.5D、面对面裸片绑定(bonding)、面对背裸片绑定、使用一个或者多个裸片中的硅通路(TSV)的裸片绑定等。
图2描绘了根据另一示例实施例的使用灵活接口电路的半导体裸片布置。与图1中的布置相似，图2的半导体裸片布置包括裸片5A-5B、灵活接口块10A-10B、互连12和互连16。然而在图2中的布置中，并排或者水平定位而不是关于彼此竖直堆叠裸片5A和5B。
另外，图2中的布置包括***体18、***体18定位于裸片5A和裸片5B之下。换而言之，裸片5A和5B定位于***体18之上或者关于***体18竖直堆叠。***体18经由互连12耦合到灵活接口块10A-10B。更具体而言，***体18可以包括将灵活接口块10A耦合到灵活接口块10B的多种耦合机制。例如，如本领域普通技术人员理解的那样，***体18的耦合机制可以包括用于将裸片5A和5B相互耦合(经由灵活接口块10A-10B)、将裸片5A和5B耦合到与***体18耦合的电路(经由互连16)等的一个或者多个导体迹线19A和一个或者多个TSV19B。因而***体18提供从灵活接口块10A到灵活接口块10B、从灵活接口块10B到灵活接口块10A或者二者的用于电信号的路径。因此经由***体18，灵活接口块10A和灵活接口块10B提供用于裸片5A中的电路与裸片5B中的电路通信的机制。
所公开的灵活接口块提供用于两个或者更多裸片传达所需数目的信息和功率信号的机制。图3示出了用于通过使用一个或者多个灵活接口决将半导体裸片中的电路耦合在一起的根据一个示例实施例的电路布置。
具体而言，裸片5A包括一个或者多个灵活接口块10A。类似地，裸片5B包括一个或者多个灵活接口块10B。灵活接口块10A经由互连12耦合到灵活接口块10B。在示例实施例中，灵活接口块10可以具有所需数目的数据路径(如互连12举例所示)。通过使用一个或者多个灵活接口块10A和10B，可以提供在半导体裸片5A与5B之间的所需数目的信息和功率路径。
作为例子，假设灵活接口块10A和10B中的每个灵活接口块包括50个数据/功率路径(如互连12举例所示、即在这一例子中为50个耦合机制)。还假设希望有在裸片5A与裸片5B之间的200个数据/功率路径，将具有裸片5A中的四个灵活接口块10A和裸片5B中的四个灵活接口块10B。一般而言，如本领域普通技术人员理解的那样，描述的布置可以适应用于在裸片5A与裸片5B中的数据/功率路径数目的多种设计和规格。因此，灵活接口块10A-10B提供用于将裸片5A的电路中的所需数目的数据/功率线耦合到裸片5B中的电路的对应数据/功率线路的可伸缩和灵活机制。
图4描绘了根据一个示例实施例的在半导体裸片5中包括的灵活接口块10的框图。如上文描述的那样，灵活接口块10包括所需数目的互连12。在所示实施例中，灵活接口块10还包括缓冲电路20、控制器22和布线接口24。
互连12如上文所言可以包括多种机制或者特征。例如在一些实施例中，互连12可以构成微凸点。微凸点可以具有所需节距或者间距、例如45至50微米。互连12可以是单向或者双向的、即提供在半导体裸片之间的在一个方向上或者在两个方向上的通信。如上文所言，如本领域普通技术人员理解的那样，互连12的数目和/或类型依赖于与具体实施或者设计有关的多个因素。这样的因素的例子包括所需数据带宽、所需数据信号数目、所需功率路径数目等。
如上文所言，互连12传达在半导体裸片之间的多种信号。互连12可以传达而不限于在半导体裸片之间的数据、功率、控制信号、状态信号。通过使用所需信号类型和数目，可以在半导体裸片之间适应灵活和强大接口。
缓冲电路20耦合到一些(例如所有数据信号)或者所有(例如数据和功率线的混合)互连12。缓冲电路20可以在示例实施例中提供以下功能中的一个或者多个功能。首先，缓冲电路20可以通过缓冲、电平移位(以例如适应信号源和目的地电路的不同电压电平)和/或调节来自裸片5中的电路的信号以便向另一裸片(未示出)中的电路提供或者发送那些信号，来提供输出缓冲功能。其次，缓冲电路20可以通过缓冲、电平移位(以例如适应信号源和目的地电路的不同电压电平)和/或调节来自另一裸片(未示出)的信号以便向裸片5中的电路提供这些信号，来提供输入缓冲功能。另外，缓冲器20可以通过缓冲、电平移位(以例如适应信号源和目的地电路的不同电压电平)和/或调节来自裸片5中的电路的信号以便向另一裸片(未示出)中的电路提供或者发送那些信号并且反之亦然，来提供双向缓冲功能。
在示例实施例中，缓冲电路20可以具有各种可编程或者可配置特征以提供灵活性。例如在一些实施例中，缓冲电路20可以具有三态功能。作为另一例子，缓冲电路20可以具有固定或者可编程驱动强度和/或回转速率。
控制器22耦合到缓冲电路20。一般而言，控制器22提供灵活接口块10的控制和监控功能。例如控制器22可以确定在裸片之间传达的信号的定时、方向和数目。因此，在控制器22的控制之下，向缓冲电路提供数据/功率信号用于向另一半导体裸片的最终通信。
控制器22可以支持一个或者多个数据或者通信协议。例如假设一个半导体裸片中的处理器寻求与另一半导体裸片中的存储器通信。还假设存储器使用本领域普通技术人员公知的DDR协议。控制器22可以包括用于支持根据DDR协议的在处理器与存储器之间的通信的电路。一般而言，控制器22可以支持诸如DDR、DDR2、DDR3、通信协议、信令协议等任何所需协议。
布线接口24耦合到控制器22和裸片5中的电路(除了灵活接口块10之外)。具体而言，布线接口24从裸片5中的电路(未明示)数据/功率信号并且向控制器22提供这样的信号。反言之，布线接口24可以从控制器22接收(例如如从另一半导体裸片(未明示)中的电路接收的)数据/功率信号并且向裸片5中的电路(未明示)提供这样的信号。
图5图示了根据一个示例实施例的灵活接口块10的更多细节。在所示实施例中，互连12包括单向输出线路(或者链路或者互连)12A、单向输入线路12B和双向线路12C。另外，互连12包括用于向另一设备供应功率的功率线路12D和用于从另一设备接收功率的功率线路12E。
缓冲电路20包括输出缓冲器20A，该输出缓冲器馈给互连12的输出线路12A。缓冲电路20也包括由输入线路12B馈给的输入缓冲器20B。另外，缓冲电路20包括耦合到线路12C用于发送或者接收信号的双向缓冲器20C。注意缓冲电路20如图所示未包括用于功率线路12D-12E的电路并且通过缓冲电路20传递功率。然而在其它实施例中，缓冲电路20可以如希望的那样包括用于调节或者调控功率的电路。
在示例实施例中，控制器22可以包括范围从硬化(固定或者非可编程)到软(完全可编程)或者可定制电路的多种电路。因此，在一些实施例中，控制器22可以包括逻辑门、寄存器、触发器、计数器、有限状态机、硬化知识产权(IP)、存储器、复用器(MUX)、锁存器等。在一些实施例中，控制器22可以包括完全可定制或者可编程逻辑、比如查找表(LUT)、软IP并且一般为与可编程逻辑器件(PLD)的可编程构造相似的电路。在更多其它实施例中，控制器22可以包括结构化专用IC(结构化ASIC)电路。在这样的实施例中，如本领域普通技术人员理解的那样，利用一个或者多个掩膜改变可以配置、定制或者编程控制器22的功能。无论确切实施如何，在一些实施例中，可以组合两个或者更多灵活接口块10中的控制器22以提供附加灵活性、增加的功能等。
一般而言，布线接口24提供用于裸片5中的电路(未明示)以与控制器22通信并且最终与另一裸片(未明示)中的电路通信的机制。布线接口24可以包括MUX、缓冲器、寄存器和相似电路。例如在所示实施例中，MUX26(例如在控制器22的控制之下)可以选择从裸片5内的电路(未明示)接收的若干信号之一(例如通过链路34)并且向控制器22提供所选信号。作为另一例子，MUX28(例如在控制器22的控制之下)可以选择从控制器22接收的若干信号之一并且向裸片5内的电路(未明示)提供所选信号(例如通过链路34)。
缓冲器或者驱动器30可以从布线接口24接收信号(例如经由链路34从裸片5中的电路(未明示)接收的信号)的作为输入并且向控制器22提供输出信号。相反地，缓冲器或者驱动器32可以从控制器22接收信号作为输入并且向布线接口24提供输出信号。布线接口24可以经由链路34向裸片5中的电路(未明示)提供缓冲的信号。
在一些实施例中，布线接口24可以包括与PLD的可编程互连相似的电路。在这样的实施例中，可以用与PLD的布线构造或者资源很大程度上相同的方式编程或者配置布线接口24中的电路的功能。
上文描述的实施例包括用于灵活接口块10的多种电路和功能。在一些实施例中，可以使用所有特征。如本领域普通技术人员理解的那样，在一些实施例中，可以使用描述的特征中的一个或者多个特征。换而言之，在一个或者多个灵活接口块10中包括的电路和功能依赖于用于给定设计或者实施的规格。灵活接口块10可以适应相对简单到相对复杂的对接规格。
根据公开内容的另一方面，可以用多种方式分组或者布置半导体裸片5内的灵活接口块10。例如在一些实施例中，可以将半导体裸片5内的灵活接口块10布置为灵活接口块行。图6示出了这样的布置。具体而言，裸片5包括多行36A-36C灵活接口块10。行36A-36C可以包括一个或者多个灵活接口块10。
作为另一例子，在一些实施例中，可以将半导体裸片5内的灵活接口块10布置为灵活接口块列。图7图示了这样的布置。参照图7，裸片5包括多列38A-38C灵活接口块10。列38A-38C可以包括一个或者多个灵活接口块10。
在一些实施例中，两个或者更多灵活接口块10可以分组在一起以例如提供附加数据/功率线路、更宽数据路径、更灵活或者强大控制器22等。图8描绘了这样的实施例的例子。裸片5包括多个灵活接口块10。可以用多种方式布置灵活接口块10、例如成行、成列、个别定位于所需位置等。当两个或者更多灵活接口块10相互邻近或者定位于彼此旁边或者彼此相对接近时，如上文所言，它们可以组合在一起以提供附加功能或者灵活性。在所示实施例中，四个灵活接口块10分组在一起以形成灵活接口块10的组40A，并且另外四个灵活接口块10可以分组在一起作为灵活接口块10的组40B。
可以将公开的概念应用于广泛多种IC，这些IC包括如下IC，该IC包括完全或者部分可编程或者可配置电路。因此，在一些实施例中，一个半导体裸片中集成的PLD可以包括一个或者多个灵活接口块10以便耦合到或者对接到一个或者多个附加半导体裸片中集成的电路。注意在一些实施例中，一个半导体裸片中集成的PLD可以包括一个或者多个灵活接口块10以便耦合到或者对接到一个或者多个附加半导体裸片中集成的一个或者多个PLD。
不失一般性，以下段落描述公开的实施例应用于PLD。图9描绘了包括一个或者多个灵活接口块10的根据一个示例实施例的PLD103的一般框图。可以在半导体裸片、比如上文描述和图1-8中示出的半导体裸片中包括或者制造PLD103。
参照图9，PLD103包括配置电路130、配置存储器(CRAM)133、控制电路136、可编程逻辑106、可编程互连109和I/O电路112。此外，PLD103可以如希望的那样包括测试/调试电路115、一个或者多个处理器118、一个或者多个通信电路121、一个或者多个存储器124、一个或者多个控制器127、一个或者多个灵活接口块10和初始化电路139。
如本领域普通技术人员理解的那样，注意PLD103可以包括其它块和电路。这样的电路的例子包括时钟生成和分布电路、冗余电路等。另外，PLD103可以如希望的那样包括模拟电路、其它数字电路和/或混合信号电路。
可编程逻辑106包括诸如LUT、乘积项逻辑、MUX、逻辑门、寄存器、存储器等可配置或者可编程逻辑电路块。可编程互连109耦合到可编程逻辑106并且提供在可编程逻辑106内的各种块与PLD103内或者以外的其它电路之间的可配置互连(耦合机制)。如本领域普通技术人员理解的那样，可编程互连109可以包括MUX、传递晶体管、缓冲器等。
控制电路136控制PLD103内的各种操作。在控制电路136的监控之下，PLD配置电路130使用(它可以从诸如存储设备、主机等外部源获得的)配置数据以编程或者配置PLD103的功能。配置数据通常存储于CRAM133中。CRAM133的内容确定PLD103的各种块、比如可编程逻辑106和可编程互连109的功能。初始化电路139可以使各种功能在PLD103重置或者上电时执行。
如受益于公开内容的本领域普通技术人员理解的那样，I/O电路112可以构成广泛多种I/O设备或者电路。I/O电路112可以耦合到PLD103的各种部分、例如可编程逻辑106和可编程互连109。I/O电路112提供用于PLD103内的各种块与外部电路或者设备通信的机制和电路。
测试/调试电路115有助于对PLD103内的各种块和电路的测试和故障排除。测试/调试电路115可以包括受益于公开内容的本领域普通技术人员已知的多种块或者电路。例如测试/调试电路115可以如希望的那样包括用于在PLD103上电或者重置之后执行测试的电路。测试/调试电路115也可以如希望的那样包括编码和奇偶校验电路。
PLD103可以包括一个或者多个处理器118。处理器118可以耦合到PLD103内的其它块和电路。如受益于本文中的公开内容的本领域技术人员理解的那样，处理器118可以从PLD103内或者外部的电路接收数据和信息并且以广泛多种方式处理信息。处理器118中的一个或者多个处理器可以构成数字信号处理器(DSP)。DSP如希望的那样允许执行诸如压缩、解压、音频处理、视频处理、滤波等广泛多种信号处理任务。
PLD103也可以包括一个或者多个通信电路121。如本领域普通技术人员理解的那样，通信电路121可以有助于在PLD103内的各种电路与PLD103外部的电路之间的数据和信息交换。例如在一些实施例中，通信电路121可以包括用于与其它电子设备通信的收发器。
PLD103还可以包括一个或者多个存储器124和一个或者多个存储器控制器127。存储器124允许在PLD103内存储各种数据和信息(比如用户数据、中间结果、计算结果等)。存储器124可以如希望的那样具有粒状或者块形式。存储器控制器127允许对接到储存器124和/或PLD103和/或裸片5外部的存储器(例如另一半导体裸片(未示出)中集成的存储器)并且控制该存储器的操作和各种功能。例如控制器127可以如希望的那样构成存储器控制器，该存储器控制器对接到并且控制外部同步动态随机存取存储器(SDRAM)(例如另一半导体裸片(未示出)中集成的电路)。
灵活接口块10可以包括上文描述的电路并且提供上文描述的功能。灵活接口块10耦合到可编程互连109。可编程互连109又可以耦合到PLD103中的一个或者多个电路块、比如图中所示块。这样的块可以经由可编程互连109与灵活接口块10通信。另外，灵活接口块10可以经由互连12与另一半导体裸片(未示出)内的电路通信。
图10示出了根据一个示例实施例的包括可编程资源和灵活接口块的PLD103的框图。更具体而言，该图示出了PLD103的平面图，该PLD包括布置为二维阵列的可编程逻辑106。布置为水平互连和竖直互连的可编程互连109将可编程逻辑106的各块相互耦合。
PLD103包括可以布置为行、列或者布置于二维或者阵列图案中的灵活接口块10。灵活接口块10经由可编程互连109耦合到PLD103中的一个或者多个块。如上文所言，两个或者更多灵活接口块10可以分组在一起以提供增加的带宽、吞吐量、功能等。这样的灵活接口块组可以经由可编程互连耦合到可编程逻辑106或者PLD103中的其它电路块(例如见图9)。
如本领域普通技术人员理解的那样，可以用特定方式布置图10中的各种块以便实施用户的设计。块、块的部分或者块集合可以构成PLD103的瓦片或者区域。如本领域普通技术人员理解的那样，PLD103因此可以包括布置于所需配置中(例如布置为两半、四个象限等)的多个瓦片。在其它实施例中，PLD103可以包括电路或者电路块的行和/或列。
可以有利地在PLD中的更细粒度水平使用灵活接口块10。具体而言，在一些实施例中，PLD103的核心或者构造可以包括可编程电路的更细粒度结构(例如可编程逻辑、可编程互连等)。灵活接口块10可以在这样的实施例中用来在PLD103中的所需粒度水平提供灵活可定制接口。
图11示出了根据一个示例实施例的经由可编程互连109耦合到灵活接口块10的可编程逻辑106的块电路布置。在所示示例实施例中，可编程逻辑106包括逻辑单元或者可编程逻辑单元、电路或者块150、本地互连152、接口电路153和接口电路156。灵活接口块可以以比全局PLD资源水平更低的水平、以全局PLD资源水平或者二者耦合到可编程逻辑106。
如本领域普通技术人员理解的那样，逻辑单元150提供诸如LUT、触发器、寄存器、乘积项逻辑等可配置或者可编程逻辑功能。逻辑互连152提供用于逻辑单元150相互耦合的可配置或者可编程机制。此外，本地互连152提供用于将逻辑单元150耦合到一个或者多个灵活接口块10的可配置或者可编程机制。
逻辑单元150可以如希望的那样相互耦合、耦合到一个或者多个灵活接口块10或者耦合到可编程互连109(有时称为“全局互连”)。接口电路156和接口电路153提供用于电路等可编程逻辑106块耦合到可编程互连109(并且因此耦合到其它可编程逻辑106)的可配置或者可编程方式。
如本领域普通技术人员理解的那样，接口电路156和接口电路153可以包括MUX、DEMUX、寄存器、缓冲器、传输门、驱动器等。在更高水平，可以组合多个逻辑单元150和关联电路以实现更大可编程块。可以如在给定情形中希望和适合的那样重复这一过程以生成具有所需水平的粒度或者可编程性的可编程电路块。在这样的水平中的一个或者多个水平，PLD103的分级结构或者构造或者电路可以耦合到可以用多种方式布置(例如布置为个别块、行、列或者二维阵列)的一个或者多个灵活接口块10。
一旦已经在PLD103中包括所需数目的灵活接口块10，PLD的可编程性质与灵活接口块10一起向用户提供用于实现或者实施具有所需功能的广泛多种电子电路或者***的可伸缩灵活架构。为了辅助用户实施或者实现这样的电路或者***，可以使用计算机辅助设计(CAD)流程或者软件。
图12图示了根据一个示例实施例的PLD CAD软件或者流程使用的各种软件模块。模块包括设计录入模块203、综合模块206、布置和布线模块209以及验证模块212。CAD流程可以具有广泛应用并且提供各种功能。例子包括设计区域优化或者规划、布局、时序执行和关闭、功率规划、可布线性优化或者规划等。
设计录入模块203如希望的那样允许使用对电路或者它的行为的图形或者文字描述、比如语义、硬件描述语言(HDL)或者波形来编辑各种设计描述文件。用户可以如希望的那样通过使用设计录入模块203或者通过使用多种电子设计自动化(EDA)或者CAD工具(比如工业标准EDA工具)来生成设计文件。用户可以如希望的那样用图形格式、基于波形的格式、示意格式、用文字或者二进制格式或者作为那些格式的组合录入设计。
用户可以指定一个或者多个灵活接口块10作为整个PLD的规格的部分。通过使用灵活接口块10，用户的电路可以如上文描述的那样耦合到一个或者多个半导体裸片中集成的其它电路。用户可以提供用于灵活接口块10的多种规格。例子包括位置(部件规格)、功率规格、时序规格、功能等。用户也可以如上文描述的那样对两个或者更多灵活接口块10分组。
在一些实施例中，CAD流程可以在逻辑上将灵活接口块10和它们耦合到的电路视为PLD103的电路或者IP块。因此，虽然这样的灵活接口块10可以物理地对接到与PLD103的裸片不同的裸片中集成的电路，但是出于分析、综合和布置用户的电路的目的，CAD流程可以将这样的电路视为PLD103的电路的部分并且位于灵活接口块10的位置。换而言之，可以将灵活接口块10和关联电路(例如在与PLD103的裸片不同的裸片中集成的存储器块)表示或者视为PLD103中的嵌入存储器块。因此，在这一例子中，可以将存储器块表示或者建模(例如在逻辑上)为耦合到存储器块的灵活接口块10。
通过使用更抽象对象、例如宏，灵活接口块10和在PLD103外部(例如在与PLD103的裸片不同的裸片中集成)的电路的逻辑属性可以归于抽象对象。以这一方式，可以向用户将3D结构(例如一个裸片堆叠于另一裸片以上，这两个裸片中的任一个或者两个裸片可以是PLD)表示为二维(2D)结构。因此，CAD流程将处置与物理结构、与逻辑结构、电结构等关联的复杂性(时序、电接口、电压电平等)。因而可以通过将3D结构表示为2D结构来隐藏与3D结构关联的复杂性或者使这些复杂性对于PLD(或者PLD CAD)的用户而言透明。如本领域普通技术人员理解的那样，这一概念不限于存储器块，并且可以如希望的那样应用于广泛多种电路和IP块。
例如假设用户想要使用存储器块以实施他的或者她的电路。CAD流程可以包括存储器块的表示，这些表示指定存储器块为集成于与PLD103的裸片不同的裸片中，其中包括存储器块的裸片在PLD103的平面图中的位置X经由一个或者多个灵活接口块10耦合到PLD103。从用户的观点来看，存储器块是他或者她可以作为设计规格的部分而使用的宏。PLD CAD流程使用存储器块的位置规格以及电(时序、信号、控制器设计、协议等)、物理(例如不同裸片)和逻辑属性(宽度、深度等)来恰当表示用户的设计中的存储器块。
综合模块206接受设计录入模块203的输出。基于用户提供的设计，综合模块206生成实现用户提供的设计的适当逻辑电路。一个或者多个PLD(未明示)、比如图1中的PLD103实施综合的总体设计或者***。
综合模块206也可以生成任何粘合逻辑，该粘合逻辑允许集成以及恰当操作和对接用户的设计中的各种模块。例如综合模块206提供适当硬件使得一个块的输出与另一个块的输入恰当对接。综合模块206可以提供适当硬件以便满足总体设计或者***中的每个模块的规格。如果用户的设计包括抽象对象或者电路或者部件、比如经由灵活接口块10耦合到PLD103的电路，则综合模块使用用户的设计中的对象的属性来表示对象。
另外，综合模块206可以包括用于优化综合的设计的算法和例程。通过优化，综合模块206寻求更高效地使用一个或者多个实施总体设计或者***的PLD的资源。综合模块206向布置和布线模块209提供它的输出。在综合之后，可以包括技术映射模块(未明示)。
布置和布线模块209使用设计者的时序规格以执行PLD103的平面图中的最优逻辑映射和布置。逻辑映射和部件确定PLD内的逻辑资源的使用。通过将与PLD的可编程互连用于设计的某些部分，布置和布线模块209帮助优化总体设计或者***的性能。通过恰当使用PLD布线资源，布置和布线模块209帮助满足总体设计或者***的关键时序路径。如上文所言，灵活接口块10可以已经预定、预分配、保留或者分配PLD103的平面图中的位置。布置和布线模块209使用关于这样的位置的信息以向灵活接口块10并且因此向在与PLD103的裸片不同的裸片中集成的其它电路恰当布线其它部件或者电路。
如本领域普通技术人员理解的那样，布置和布线模块209优化关键时序路径以帮助更快提供时序关闭。因而总体设计或者***可以实现更快性能(即在更高时钟速率操作或者具有更高吞吐量)。
验证模块212执行对设计的仿真和验证。仿真和验证部分地寻求验证设计符合用户的规定规格。仿真和验证也以在以设计为原型之前检测和纠正任何设计问题为目标。因此，验证模块212帮助用户减少总体设计或者***的总成本和面市时间。
验证模块212可以如希望的那样支持和执行多种验证和仿真选项。如受益于本公开内容的描述的本领域普通技术人员理解的那样，选项可以包括功能验证、测试台生成、静态时序分析、时序仿真、硬件/软件仿真、***内验证、板级时序分析、信号完整性分析和电池兼容(EMC)、形式网表验证等。
注意如受益于本公开内容的本领域普通技术人员理解的那样可以执行其它或者附加验证技术。也可以如适合的那样和如希望的那样在流程中的其它阶段执行对设计的验证。
如上文所言，虽然上文描述部分地涉及将公开的概念应用于PLD，但是可以通过进行落入本领域普通技术人员的知识内的修改来将公开的概念应用于多种其它电子电路和设备。这样的设备的一些例子包括定制、标准单元、门阵列、现场可编程门阵列(FPGA)、复杂PLD(CPLD)和结构化ASIC实施方式。
可以在计算机***或者处理器上运行或者执行公开的算法、方法、软件(例如CAD软件)或者固件(例如其中使用固件来实施一些电路、比如体偏置控制电路的功能的部分)。具体而言，PLD CAD流程可以实施为在信息处理***或者计算机、比如图13中所示信息处理***上运行的软件。本领域普通技术人员理解可以如希望的那样使用广泛多种其它信息处理装置、计算机***、处理器、微计算机、工作站等。因此，图13图示了仅一个例子。
***100包括计算机设备1005、输入设备1010、视频/显示设备1015和存储/输出设备1020，但是可以如希望的那样包括那些设备中的每种设备的多个设备。计算机设备1005耦合到输入设备1010、视频/显示设备1015和存储/输出设备1020。如希望的那样被你关切如本领域普通技术人员理解的那样，***1000可以包括多个计算机设备1005、例如关联计算机设备或者***的结合。
***1000与来自用户的输入关联操作。用户输入通常使***1000执行包括电路仿真的具体所需信息处理任务。***1000部分地使用计算机设备1005以执行那些任务。计算机设备1005包括信息处理电路、比如中央处理单元(CPU)，但是可以如本领域技术人员将理解的那样使用多个CPU或者信息处理电路。
输入设备1010从用户接收输入并且使该输入可用于计算机设备1005用于处理。用户输入可以如希望的那样包括数据、指令或者二者。输入设备1010可以构成文字数字输入设备(例如键盘)、指示设备(例如鼠标、滚球、光笔、触敏装置、例如触敏显示器或者写字板)或者二者。用户操作文字数字键盘以向计算机设备1005提供文字、比如ASCII字符。类似地，用户操作指示设备以向计算机设备1005提供光标位置或者控制信息。
视频/显示设备1015向用户显示可视图像或者图形。可视图像可以包括关于计算机设备1005的操作的信息、比如图形、图片、图像和文字。如本领域普通技术人员将理解的那样，视频/显示设备可以构成计算机监视器或者显示器、投影设备等。如果***使用触敏显示器或者触屏，则显示器也可以操作以向计算机设备1005提供用户输入。
存储/输出设备1020允许计算机设备1005存储信息用于附加处理或者以后取回(例如软复制)、以各种形式(例如硬复制)呈现信息或者二者。作为例子，存储/输出设备1020可以构成能够在所需介质上和以所需格式存储信息的磁、光学或者光磁驱动。作为另一例子，存储/输出设备1020可以构成打印机、绘图仪或者其它输出设备以生成来自计算机设备1005的信息的印刷或者绘图表达。
计算机可读介质1025在结构和功能上与计算机设备1005相关。计算机可读介质1025存储、编码、记录和/或实现功能描述材料。作为示例，功能描述材料可以包括计算机程序、计算机代码、计算机应用和/或信息结构(例如数据结构或者文件***)。当由计算机可读介质1025存储、编码、记录和/或实现时，功能描述材料赋予功能。功能描述材料与计算机可读介质1025相关。
在功能描述材料内的信息限定在信息结构与计算机可读介质1025和/或***1000的其它方面之间的结构和功能相互关系。这些相互关系允许实现信息结构的功能。另外，在这样的功能描述材料内，计算机程序限定在计算机程序与计算机可读介质1025和***1000的其它方面之间的结构和功能相互关系。这些相互关系允许实现计算机程序的功能。
作为示例，计算机设备1005向计算机设备1005的计算机存储器(在图中未明示)中读取、访问或者复制功能描述材料。计算机设备1005响应于计算机存储器中存在的材料执行操作。计算机设备1005可以执行处理计算机应用的操作，该计算机应用使计算机设备1005执行附加操作。因而，功能描述材料展现计算机设备1005执行过程并且执行操作的方式的功能相互关系。
另外，计算机可读介质1025构成如下装置，计算机设备1005可以访问来自该装置的计算机信息、程序、代码和/或应用。计算机设备1005可以处理使计算机设备1005执行附加操作的信息、程序、代码和/或应用。
注意可以如本领域普通技术人员将理解的那样用多种方式实施计算机可读介质1025。例如在计算机设备1005内的存储器可以如希望的那样构成计算机可读介质1025。取而代之，例如当计算机设备1005从计算机设备或者信息处理***网络接收功能描述材料时，计算机可读介质1025可以包括关联、相关、耦合(例如通过导体、光纤等)或者联网的计算机可读介质的集合。注意计算机设备1005可以如希望的那样从计算机可读介质1025、网络或者二者接收功能描述材料。
参照附图，本领域普通技术人员将注意所示各种块可以主要描绘概念功能和信号流。实际电路实施可以包含或者可以未包含用于各种功能块的单独可标识硬件并且可以使用或者可以未使用所示特定电路。例如可以如希望的那样将各种块的功能组综合一个电路块。另外可以如希望的那样在若干电路块中实现单个块的功能。电路实施选择依赖于各种因素、比如用于给定实施的特定设计和性能规格。除了这里描述的那些修改和替代实施例之外的其它修改和替代实施例也将为本领域普通技术人员所清楚。因而本说明书向本领域技术人员传授实现公开的概念的方式并且将仅解释为示例。
示出和描述的形式应当理解为示例实施例。本领域技术人员可以在部分的形状、尺寸和布置上进行各种改变而未脱离本文中的公开的概念的范围。例如本领域技术人员可以用等效单元替换这里图示和描述的单元。另外，本领域技术人员可以与公开的概念的其它特征的使用独立地使用某些特征而未脱离公开的概念的范围。

Claims (22)

1.一种半导体裸片，包括：
通用接口块，适于在所述半导体裸片中集成的第一电路与在所述半导体裸片外部的第二电路之间经由互连提供通信，所述通用接口块包括：
至少一个缓冲器，耦合到所述互连；
布线接口，耦合到所述第一电路；以及
控制器，耦合在所述布线接口与所述至少一个缓冲器之间以提供在所述布线接口与所述至少一个缓冲器之间的通信。
2.根据权利要求1所述的半导体裸片，其中所述第二电路适于根据协议操作，并且所述控制器可以适于使用所述协议向所述第二电路提供通信。
3.根据权利要求1所述的半导体裸片，其中所述通用接口块适于提供在所述第一电路与所述第二电路之间的可定制接口。
4.根据权利要求1所述的半导体裸片，其中所述控制器包括硬化逻辑电路。
5.根据权利要求1所述的半导体裸片，其中所述控制器包括结构化专用集成电路(ASIC)电路。
6.根据权利要求1所述的半导体裸片，其中所述控制器包括可编程逻辑电路。
7.根据权利要求1所述的半导体裸片，包括可编程逻辑器件(PLD)，其中所述PLD包括所述通用接口块。
8.根据权利要求7所述的半导体裸片，其中所述通用接口块耦合到所述PLD的可编程互连。
9.根据权利要求8所述的半导体裸片，其中所述可编程互连耦合到可编程逻辑。
10.根据权利要求1所述的半导体裸片，还包括附加的通用接口块，其中所述通用接口块和所述附加的通用接口块布置于行中或者列中。
11.一种电子装置，包括：
第一半导体裸片，包括第一接口电路和耦合到所述第一接口电路的第一电路；以及
第二半导体裸片，经由互连耦合到所述第一接口电路，所述第二半导体裸片包括第二电路，
其中所述第一接口电路提供在所述第一电路与所述第二电路之间的可定制接口，并且其中所述第一接口电路包括：
至少一个缓冲器，耦合到所述互连；
布线接口，耦合到所述第一电路；以及
控制器，***在所述布线接口与所述至少一个缓冲器之间以提供在所述布线接口与所述至少一个缓冲器之间的通信。
12.根据权利要求11所述的电子装置，其中所述第二半导体裸片布置于所述第一半导体裸片之上。
13.根据权利要求11所述的电子装置，还包括***体，其中所述第一半导体裸片和所述第二半导体裸片相互水平布置，并且其中所述***体将所述第一半导体裸片和所述第二半导体裸片相互耦合。
14.根据权利要求11所述的电子装置，其中所述第一半导体裸片包括可编程逻辑器件(PLD)，并且其中所述PLD包括所述第一接口电路。
15.根据权利要求11所述的电子装置，其中所述第二半导体裸片包括耦合到所述第二电路的第二接口电路。
16.根据权利要求15所述的电子装置，其中所述第二接口电路耦合到所述第一接口电路。
17.一种对使用第一半导体裸片中集成的可编程逻辑器件(PLD)和第二半导体裸片中集成的电路的电子设计的实施进行建模的方法，所述方法包括通过将所述电路表示为耦合到所述电路的所述PLD的通用接口块来使用计算机对所述实施建模，其中所述通用接口块包括：
至少一个互连；
至少一个缓冲器，耦合到所述至少一个互连；
布线接口，耦合到PLD资源；以及
可定制控制器，耦合在所述布线接口与所述至少一个缓冲器之间以提供在所述布线接口与所述至少一个缓冲器之间的通信。
18.根据权利要求17所述的方法，还包括使用所述电路的所述表示以综合所述电子设计。
19.根据权利要求18所述的方法，还包括使用所述计算机将所述电路布置在所述PLD的平面图中的所述通用接口块的位置处。
20.根据权利要求19所述的方法，还包括使用所述计算机以将所述通用接口块布线到所述PLD的所述平面图中的PLD资源。
21.根据权利要求17所述的方法，还包括使用所述计算机以配置所述可定制控制器以实施与所述电路关联的数据或者通信协议。
22.根据权利要求17所述的方法，其中对所述实施建模还包括将与所述电路和所述通用接口块对应的三维(3D)结构建模为二维(2D)结构，以便向所述PLD的用户隐藏与所述三维(3D)结构关联的复杂性。
CN201310025105.8A 2012-01-13 2013-01-11 用于灵活电子接口的装置和关联方法 Active CN103207849B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810827390.8A CN109244063B (zh) 2012-01-13 2013-01-11 用于灵活电子接口的装置和关联方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/350,662 2012-01-13
US13/350,662 US9647668B2 (en) 2012-01-13 2012-01-13 Apparatus for flexible electronic interfaces and associated methods

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810827390.8A Division CN109244063B (zh) 2012-01-13 2013-01-11 用于灵活电子接口的装置和关联方法

Publications (2)

Publication Number Publication Date
CN103207849A CN103207849A (zh) 2013-07-17
CN103207849B true CN103207849B (zh) 2018-07-31

Family

ID=47779823

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810827390.8A Active CN109244063B (zh) 2012-01-13 2013-01-11 用于灵活电子接口的装置和关联方法
CN201310025105.8A Active CN103207849B (zh) 2012-01-13 2013-01-11 用于灵活电子接口的装置和关联方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810827390.8A Active CN109244063B (zh) 2012-01-13 2013-01-11 用于灵活电子接口的装置和关联方法

Country Status (4)

Country Link
US (5) US9647668B2 (zh)
EP (2) EP3770961A1 (zh)
JP (1) JP6081801B2 (zh)
CN (2) CN109244063B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130071884A (ko) * 2011-12-21 2013-07-01 삼성전자주식회사 다이 패키지 및 이를 포함하는 시스템
US9647668B2 (en) * 2012-01-13 2017-05-09 Altera Corporation Apparatus for flexible electronic interfaces and associated methods
US9099999B1 (en) * 2012-05-31 2015-08-04 Altera Corporation Adjustable drive strength input-output buffer circuitry
US9106229B1 (en) * 2013-03-14 2015-08-11 Altera Corporation Programmable interposer circuitry
CN103631754B (zh) * 2013-09-22 2016-07-06 中国科学院电子学研究所 可编程信号处理单元
KR101949618B1 (ko) * 2014-06-23 2019-02-18 지글루, 인크. 모듈형 적층 집적 회로를 제조하기 위한 시스템 및 방법
US9780040B1 (en) * 2014-08-07 2017-10-03 Altera Corporation Integrated circuit package substrates having a common die dependent region and methods for designing the same
US10127343B2 (en) * 2014-12-11 2018-11-13 Mentor Graphics Corporation Circuit design layout in multiple synchronous representations
US9948306B2 (en) * 2016-03-05 2018-04-17 HangZhou HaiCun Information Technology Co., Ltd. Configurable gate array based on three-dimensional printed memory
CN107346232A (zh) * 2016-05-07 2017-11-14 成都海存艾匹科技有限公司 基于背面查找表的可编程处理器
US9978735B2 (en) 2016-09-28 2018-05-22 Altera Corporation Interconnection of an embedded die
US10672745B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D processor
US10719762B2 (en) 2017-08-03 2020-07-21 Xcelsis Corporation Three dimensional chip structure implementing machine trained network
US10580757B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Face-to-face mounted IC dies with orthogonal top interconnect layers
US10672663B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D chip sharing power circuit
KR102393946B1 (ko) 2016-10-07 2022-05-03 엑셀시스 코포레이션 직접-접합된 네이티브 상호접속부 및 능동 베이스 다이
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
TWI765944B (zh) 2016-12-14 2022-06-01 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列（ｆｐｇａ）積體電路晶片組成之邏輯驅動器
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
US10810336B2 (en) 2017-10-06 2020-10-20 Zglue, Inc. Methods for automated hardware system synthesis
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10600770B2 (en) * 2018-05-14 2020-03-24 Micron Technology, Inc. Semiconductor dice assemblies, packages and systems, and methods of operation
US10608638B2 (en) 2018-05-24 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10666265B2 (en) 2018-09-28 2020-05-26 Intel Corporation Interface for parallel configuration of programmable devices
US10937762B2 (en) * 2018-10-04 2021-03-02 iCometrue Company Ltd. Logic drive based on multichip package using interconnection bridge
US11616046B2 (en) 2018-11-02 2023-03-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US10833679B2 (en) 2018-12-28 2020-11-10 Intel Corporation Multi-purpose interface for configuration data and user fabric data
US10587270B2 (en) 2019-06-12 2020-03-10 Intel Corporation Coarse-grain programmable routing network for logic devices
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
US10749528B2 (en) 2019-08-20 2020-08-18 Intel Corporation Stacked programmable integrated circuitry with smart memory
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge
EP4198752A4 (en) * 2020-08-31 2023-09-20 Huawei Technologies Co., Ltd. CHIP AND CHIP PACKAGE
CN112947282B (zh) * 2021-03-08 2023-06-20 电子科技大学 一种应用于电源门控fpga结构中的新型隔离单元

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184149A (zh) * 2009-12-07 2011-09-14 意法半导体(研发)有限公司 封装
CN102232215A (zh) * 2008-10-30 2011-11-02 美光科技公司 多串行接口堆叠裸片存储器架构

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260881A (en) * 1989-10-30 1993-11-09 Advanced Micro Devices, Inc. Programmable gate array with improved configurable logic block
US6147511A (en) 1996-05-28 2000-11-14 Altera Corporation Overvoltage-tolerant interface for integrated circuits
US6624658B2 (en) * 1999-02-04 2003-09-23 Advantage Logic, Inc. Method and apparatus for universal program controlled bus architecture
US6239615B1 (en) * 1998-01-21 2001-05-29 Altera Corporation High-performance interconnect
US7124376B2 (en) * 2000-05-02 2006-10-17 Palmchip Corporation Design tool for systems-on-a-chip
JP2002236611A (ja) 2000-12-04 2002-08-23 Hitachi Ltd 半導体装置と情報処理システム
US7109744B1 (en) * 2001-12-11 2006-09-19 Altera Corporation Programmable termination with DC voltage level control
JP3934493B2 (ja) 2002-06-28 2007-06-20 富士通株式会社 集積回路及びシステム開発方法
US8643162B2 (en) * 2007-11-19 2014-02-04 Raminda Udaya Madurawe Pads and pin-outs in three dimensional integrated circuits
US6894530B1 (en) * 2003-04-28 2005-05-17 Lattice Semiconductor Corporation Programmable and fixed logic circuitry for high-speed interfaces
US7098685B1 (en) * 2003-07-14 2006-08-29 Lattice Semiconductor Corporation Scalable serializer-deserializer architecture and programmable interface
US6882897B1 (en) * 2004-01-05 2005-04-19 Dennis S. Fernandez Reconfigurable garment definition and production method
JP4205613B2 (ja) * 2004-03-01 2009-01-07 エルピーダメモリ株式会社 半導体装置
US8073040B1 (en) * 2004-08-20 2011-12-06 Altera Corporation Serial communications control plane with optional features
US20060119382A1 (en) 2004-12-07 2006-06-08 Shumarayev Sergey Y Apparatus and methods for adjusting performance characteristics of programmable logic devices
US7681165B2 (en) 2006-08-29 2010-03-16 Altera Corporation Apparatus and methods for congestion estimation and optimization for computer-aided design software
US7826738B2 (en) * 2007-01-11 2010-11-02 Seiko Epson Corporation Semiconductor integrated circuit device, data recording device, and layout method for semiconductor integrated circuit device
JP5229450B2 (ja) 2007-01-11 2013-07-03 セイコーエプソン株式会社 半導体集積回路装置及び半導体集積回路装置のレイアウト方法
US7659151B2 (en) * 2007-04-12 2010-02-09 Micron Technology, Inc. Flip chip with interposer, and methods of making same
US7983099B2 (en) * 2007-12-20 2011-07-19 Mosaid Technologies Incorporated Dual function compatible non-volatile memory device
US7919845B2 (en) * 2007-12-20 2011-04-05 Xilinx, Inc. Formation of a hybrid integrated circuit device
US7843064B2 (en) 2007-12-21 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and process for the formation of TSVs
US7605603B1 (en) 2008-02-29 2009-10-20 Altera Corporation User-accessible freeze-logic for dynamic power reduction and associated methods
US7973555B1 (en) * 2008-05-28 2011-07-05 Xilinx, Inc. Configuration interface to stacked FPGA
US7683459B2 (en) 2008-06-02 2010-03-23 Hong Kong Applied Science and Technology Research Institute Company, Ltd. Bonding method for through-silicon-via based 3D wafer stacking
US7930661B1 (en) 2008-08-04 2011-04-19 Xilinx, Inc. Software model for a hybrid stacked field programmable gate array
US8103809B1 (en) * 2009-01-16 2012-01-24 F5 Networks, Inc. Network devices with multiple direct memory access channels and methods thereof
US8390035B2 (en) 2009-05-06 2013-03-05 Majid Bemanian Massively parallel interconnect fabric for complex semiconductor devices
US9035443B2 (en) * 2009-05-06 2015-05-19 Majid Bemanian Massively parallel interconnect fabric for complex semiconductor devices
US8554506B2 (en) * 2009-08-07 2013-10-08 Advanced Processor Srchitectures, LLC Distributed computing
EP2330514B1 (en) * 2009-12-07 2018-12-05 STMicroelectronics (Research & Development) Limited An integrated circuit package
WO2012031362A1 (en) * 2010-09-07 2012-03-15 Corporation De L ' Ecole Polytechnique De Montreal Methods, apparatus and system to support large-scale micro- systems including embedded and distributed power supply, thermal regulation, multi-distributed-sensors and electrical signal propagation
US8467218B1 (en) * 2010-12-13 2013-06-18 Altera Corporation System and apparatus with IC resource interconnect
WO2013001578A1 (ja) * 2011-06-29 2013-01-03 株式会社日立製作所 入出力制御装置及び入出力制御装置のフレーム処理方法
US9647668B2 (en) * 2012-01-13 2017-05-09 Altera Corporation Apparatus for flexible electronic interfaces and associated methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102232215A (zh) * 2008-10-30 2011-11-02 美光科技公司 多串行接口堆叠裸片存储器架构
CN102184149A (zh) * 2009-12-07 2011-09-14 意法半导体(研发)有限公司 封装

Also Published As

Publication number Publication date
US20170244411A1 (en) 2017-08-24
CN109244063A (zh) 2019-01-18
US9647668B2 (en) 2017-05-09
US10797702B2 (en) 2020-10-06
US10476505B2 (en) 2019-11-12
EP3770961A1 (en) 2021-01-27
US20210021268A1 (en) 2021-01-21
CN103207849A (zh) 2013-07-17
CN109244063B (zh) 2022-07-26
JP2013146063A (ja) 2013-07-25
JP6081801B2 (ja) 2017-02-15
US20180337681A1 (en) 2018-11-22
US20130181257A1 (en) 2013-07-18
US10063235B2 (en) 2018-08-28
EP2615639A3 (en) 2017-03-15
US20190214991A1 (en) 2019-07-11
EP2615639A2 (en) 2013-07-17

Similar Documents

Publication Publication Date Title
CN103207849B (zh) 用于灵活电子接口的装置和关联方法
Oldfield Field-programmable gate arrays
Zimmer et al. A 0.32–128 TOPS, scalable multi-chip-module-based deep neural network inference accelerator with ground-referenced signaling in 16 nm
Akopyan et al. Truenorth: Design and tool flow of a 65 mw 1 million neuron programmable neurosynaptic chip
US8191035B1 (en) Tool with graphical interconnect matrix
CN102970022B (zh) 用于提高电子电路可靠性的装置和相关方法
JPH04502985A (ja) 複数の電気的に再構成可能なゲートアレイを用いて論理構成を構築する方法
CN102768692B (zh) 应用于fpga测试的导航布局布线方法
Coffman Real world FPGA design with Verilog
Dally et al. Digital design using VHDL
Ho et al. Architecture and design flow for a highly efficient structured ASIC
Dally et al. Digital design: a systems approach
US7675931B1 (en) Methods and apparatus for controlling multiple master/slave connections
CN1862968B (zh) 集成电路以及设计集成电路的方法
Yu et al. Skeleton-based synthesis flow for computation-in-memory architectures
CN106560819A (zh) 通过集成电路器件中的ip迁移来减小控制块尺寸
US7813914B1 (en) Providing component connection information
Ramón et al. VLSI Design with Alliance Free CAD Tools: an Implementation Example
Lei et al. Simultaneous constrained pin assignment and escape routing considering differential pairs for FPGA-PCB co-design
Mak et al. On Constrained Pin-Mapping for FPGA–PCB Codesign
Ravikumar Chiplets for Integration of Electronic Systems
Tian Transistor-Level Programmable Fabric
CN104112033B (zh) 促进认证的划分设计
Gopalakrishnan Energy Reduction for Asynchronous Circuits in SoC Applications
Hori et al. The implementation of DES circuit on via-programmable structured ASIC architecture VPEX3

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant