CN102227809A - 非易失性存储元件 - Google Patents

非易失性存储元件 Download PDF

Info

Publication number
CN102227809A
CN102227809A CN2009801481650A CN200980148165A CN102227809A CN 102227809 A CN102227809 A CN 102227809A CN 2009801481650 A CN2009801481650 A CN 2009801481650A CN 200980148165 A CN200980148165 A CN 200980148165A CN 102227809 A CN102227809 A CN 102227809A
Authority
CN
China
Prior art keywords
layer
resistance
coating
thickness
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801481650A
Other languages
English (en)
Inventor
神泽好彦
三谷觉
魏志强
高木刚
片山幸治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102227809A publication Critical patent/CN102227809A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的非易失性存储元件具备：第一电极(103)；第二电极(109)；和电阻变化层(106)，其配置在第一电极和第二电极之间，基于施加于第一电极和第二电极之间的电信号，电阻值可逆地变化；第一电极和第二电极中的至少一个具备含有铂的含铂层(107)，电阻变化层至少具备不与含铂层物理接触的第一氧不足型过渡金属氧化物层(104)和配置在第一氧不足型过渡金属氧化物层与含铂层之间的、与含铂层物理接触的第二氧不足型过渡金属氧化物层(105)，将第一氧不足型过渡金属氧化物层中所含的氧不足型过渡金属氧化物表示为MOx、将第二氧不足型过渡金属氧化物层中所含的氧不足型过渡金属氧化物表示为MOy时，满足x＜y，含铂层的膜厚为1nm以上23nm以下，与电阻变化层物理接触。

Description

非易失性存储元件
技术领域
本发明涉及非易失性存储元件。更详细而言，涉及电阻值根据施加的电信号而变化的电阻变化型的非易失性存储元件。
背景技术
近年来，伴随着数字技术的发展，便携式信息设备和信息家电等电子设备进一步高性能化。因此，对非易失性存储元件的大容量化、写入电力的降低、写入/读取时间的高速化和长寿命化提出了更高的要求。
对于这样的要求，可以说使用现有的浮动闸门的闪存的微细化存在界限。于是，最近，将电阻变化层用作存储部的材料的新的电阻变化型的非易失性存储元件受到瞩目。
图13是表示现有的电阻变化型的非易失性存储元件的简要结构的图。如图13所示，现有的非易失性存储元件600具有将电阻变化层602在下部电极层601和上部电极层603之间而形成三明治状的非常简单的结构。在上下电极间，通过施加具有一定阈值以上的大小的电压的规定的电脉冲，使上下电极间的电阻值向高电阻值或低电阻值变化(电阻变化动作)。通过使电阻值和数值(数据)相对应，进行信息的记录。
电阻变化型的非易失性存储元件由于结构和动作简单，因此能够期待进一步的微细化和低成本化。而且，由于存在高电阻状态和低电阻状态之间的变化发生在100ns以下这样极其短的时间的情况，高速动作的观点也受到瞩目，提出有各种提案。
最近，特别是涉及在电阻变化层602中使用金属氧化物的电阻变化型的非易失性存储元件的提案增多。这样的使用了金属氧化物的电阻变化型的非易失性存储元件根据电阻变化层所用的材料可以大致分为两类。
第一类是专利文献1等所公开的、将钙钛矿型材料(Pr(1-x)CaxMnO3(PCMO)、LaSrMnO3(LSMO)、GdBaCoxOy(GBCO)等)用作电阻变化层的电阻变化型的非易失性存储元件。
第二类是专利文献2等所公开的、使用二元过渡金属氧化物(只由过渡元素和氧构成的化合物)的电阻变化型的非易失性存储元件。二元过渡金属氧化物与上述的钙钛矿型材料相比，由于组成非常简单，因此制造时的组成控制和成膜较为容易。除此以外，具有与半导体制造工艺的整合性也较好的优点。出于这样的理由，最近对用二元过渡金属氧化物的电阻变化型的非易失性存储元件，特别投入精力进行研究。
例如，在专利文献2中公开有如下电阻变化元件：作为电阻变化材料，使用镍(Ni)、铌(Nb)、钛(Ti)、锆(Zr)、铪(Hf)、钴(Co)、铁(Fe)、铜(Cu)、铬(Cr)等过渡元素的化学计量学的氧化物(oxide in stoichiometry)，和与作为过渡金属的氧化物具有化学计量学组成的氧化物相比含氧量(原子比：总原子数中所占的氧原子数的比例，以下同样)较少的氧化物(以下称为氧不足型过渡元素金属氧化物)。
在专利文献3中，公开有将氧不足型钽(Ta)氧化物用作电阻变化材料的电阻变化元件。在同文献中报道了当将氧不足型Ta氧化物表示为TaOx时，在满足0.8≤x≤1.9(换算为氧浓度，44.4％～65.5％)的范围内，可以得到电阻变化动作的元件。
这里，对氧不足型氧化物稍作详细说明。例如，Ta的情况下，作为具有化学计量学组成的氧化物，已知有Ta2O5。在Ta2O5中，以2∶5的比例(原子比，以下同样)含有Ta原子和O原子，如果用含氧率表示，则为71.4atm％。将含氧率低于71.4atm％的状态的氧化物称为氧不足型氧化物。另外，该例的情况下，由于是Ta的氧化物，因此能够表示为氧不足型Ta氧化物。
在专利文献4中，还公开有氧化氮化钛的表面而形成纳米级的钛氧化物(TiO2)晶体膜的结构用于电阻变化层的例子。
如上所述，作为电阻变化层的材料，公开有各种材料。但是，作为夹有电阻变化层的电极的材料公开的几乎都是贵金属，即金(Au)、银(Ag)、铂(Pt)、钯(Pd)、铑(Rh)、铱(Ir)、钌(Ru)、锇(Os)。在非专利文献1中记载了作为电极材料使用贵金属材料的情况下，与使用多晶硅和非金属材料的情况相比，容易引起电阻变化动作。
在贵金属中，特别是Pt使用最为频繁。在专利文献1～4中，均公开有将Pt用于电极的电阻变化型的非易失性存储元件。即，可以说作为使用金属氧化膜的电阻变化型的非易失性存储元件的电极，最希望的材料之一是Pt。
在现有技术文献中，使用了Pt的电极层的厚度(膜厚)，在专利文献3中为100～150nm，在专利文献3中为100nm。
专利文献5公开了一种电阻存储元件，其具有下部电极、形成于下部电极上的电阻存储层和形成于电阻存储层上的上部电极，存储高电阻状态和低电阻状态，通过施加电压切换高电阻状态和低电阻状态，下部电极或上部电极具有形成于电阻存储层侧的由贵金属构成的第一导电膜；和与第一导电膜相接、比第一导电膜膜厚更厚的、由非贵金属构成的第二导电膜。在专利文献5中，使用贵金属的电极层的厚度(膜厚)为10nm以上、20nm以下。
现有技术文献
专利文献
专利文献1：日本特开2005-340806号公报
专利文献2：日本特开2006-140464号公报
专利文献3：国际公开2008/059701号公报
专利文献4：日本特开2007-180202号公报
专利文献5：国际公开2008/117371号
非专利文献
非专利文献1：I.G.Beak et al.，Tech.Digest IEDM 2004，587页
发明内容
发明所要解决的课题
在电极层使用Pt的现有的电阻变化型的非易失性存储元件中，期望进一步提高电气特性(特别是初始电阻)的再现性和动作的可靠性(耐久性)。
本发明是为了解决这样的课题而作出的，目的在于提供提高了电气特性的再现性和动作的可靠性的电阻变化型的非易失性存储元件。
用于解决课题的方法
本申请的发明人为了解决上述课题进行了深入研究。其结果是发现了以下各点。
图14是表示电阻变化层中使用了氧不足型Ta氧化物的非易失性存储元件的截面的透射型电子显微镜(TEM)照片，图14(a)表示使工艺中的最高温度为400℃的情况，图14(b)表示使工艺中的最高温度为100℃的情况。
图14(a)所示的元件是通过在由膜厚为约50nm的Pt层构成的下部电极层703a上顺次层叠膜厚为约23nm的第一氧不足型Ta氧化物层704a、膜厚为约8nm的第二氧不足型Ta氧化物层705a、由膜厚为约80nm的Pt层构成的上部电极层709a而得到的。第一氧不足型Ta氧化物层704a的含氧量高于第二氧不足型Ta氧化物层705a的含氧量。图14(a)的元件使用半导体设备的制造相关的工艺技术制作而成。使工艺中的加热工序的最高温度为约400℃。所谓400℃，是指进行例如包括铜和铝的电极配线的形成时所需的热处理(烧结法：sintering process)的温度。
另外，各层的厚度基于透射型电子显微镜(TEM)照片计量。
对图14(a)进行详细探讨可知，在进行400℃的加热时，从下部电极层703a向照片上方向，或者从上部电极709a向照片下方向，即从上部和下部的电极向电阻变化层侧，形成由Pt构成的小突起(照片中以圆圈围住的部分)。突起的大部分从上下的Pt层的晶界(晶粒边界：grain boundary)附近延伸。特别受到瞩目的是，从上部电极层709a延伸的突起到达第二氧不足型Ta氧化物层的厚度的一半左右。
另一方面，图14(b)所示的元件的制造方法虽然与图14(a)的元件同样，但将工艺中的加热工序的最高温度抑制于100℃左右。如图14(b)所示，没有产生由Pt构成的突起。即，从下部电极层703b向第一氧不足型Ta氧化物层704b的突起和从上部电极层709b向第二氧不足型Ta氧化物层705b的突起全都不产生。
对各个元件测定初始电阻(刚完成包括加热工序的试样制作工序之后的、上部电极层和下部电极层之间的电阻值)，结果为图14(a)所示的试样(有Pt突起)为约102Ω左右，图14(b)所示的试样(无Pt突起)为约108Ω左右。即产生突起时，初始电阻低了6个数量级。
如后所述，第二氧不足型Ta氧化物层是为了调整元件的初始电阻而设置的，发挥稳定元件而使电阻变化动作的极为重要的作用。只要存在如图14(a)所示的突起，则可以得到如设计的初始电阻。即在突起部分中，第二氧不足型Ta氧化物层的膜厚实质上变薄，与元件无突起时相比，整体的电阻值变低。
即使产生突起，只要其再现性高，也能够考虑突起的贡献来设计电阻值。但是，现实中以高再现性对突起的产生密度和其大小进行控制是困难的。因此突起的产生成为使元件的电气特性的再现性降低的原因。
另外，如果以图14(a)所示的状态在上部电极层和下部电极层之间施加电压，则电场或电流在突起部集中。在这种状态下，如果反复施加电压，则存在突起部周边氧不足型Ta氧化物层被破坏、上部电极层和下部电极层短路从而无法发生电阻变化的可能性。即突起还可能成为使元件的可靠性(耐久性)降低主要原因。
根据以上事实，如果能够抑制从电极向氧不足型Ta氧化物层的突起的产生，则可以期待能够提高元件的电气特性的再现性和动作的可靠性。
关于突起形成的机制有如下提案。即，可以认为，试样形成过程的加热工序的Pt层的变化是一个主要原因。如果Pt层处于高温时Pt原子发生迁移，则产生突起。可以认为突起从Pt层的晶界开始成长是由于迁移容易沿着Pt层的晶界发生的缘故。
本申请的发明人还检验了作为电阻变化层中含有的过渡金属，使用Hf代替Ta时是否也发生同样的问题。图15是表示电阻变化层使用氧不足型Hf氧化物的非易失性存储元件的截面的透射型电子显微镜(TEM)照片，图15(a)表示使工艺中的最高温度为400℃的情况，图15(b)表示使工艺中的最高温度为100℃的情况。
图15(a)所示的元件是通过在由膜厚为约150nm的W(钨)构成的下部电极层703c上顺次层叠膜厚为约30nm的氧不足型Hf氧化物层706c和由膜厚为约75nm的Pt构成的上部电极层709c而得到的。图15(a)的元件也使用半导体设备的制造相关的工艺技术制作而成。使工艺中的加热工序的最高温度为约400℃。
对图15(a)进行详细探讨可知，在进行400℃的加热时，从上部电极层709c向照片下方向，即从上部电极层向电阻变化层侧，形成由Pt构成的宽突起(照片中以圆圈围住的部分)。
另一方面，图15(b)所示的元件是通过在由膜厚为约150nm的W层构成的下部电极层703c上顺次层叠膜厚为约30nm的氧不足型Hf氧化物层706c和由膜厚为约75nm的Pt层构成的上部电极层709c而得到的。在图15(b)的元件中，将工艺中的加热工序的最高温度抑制于100℃左右。如图15(b)所示，在使工艺中的最高温度为100℃的元件中，没有产生由Pt构成的突起。
根据以上结果，可以认为，在作为构成要素具有膜厚较大的Pt层(电极层)和氧不足型过渡金属氧化物的非易失性存储元件中，与该过渡金属的种类无关地，通过暴露在高温下容易形成Pt的突起。
另外，在上述例中对由Pt单体构成的电极进行了论述，但可以推测在以Pt为主成分的材料(留有较强Pt的性质的合金材料)也会形成同样的突起。即，可以认为，作为非易失性存储元件的电极材料使用铂时，工艺再现性和可靠性的提高成为问题。
这里，如果元件形成时省略加热工序，则可以期待能够抑制突起的形成。但是，在一般的半导体工艺中，数百度左右的加热工序是不可或缺的，使元件制造工艺中的加热温度的上限为100℃左右是不现实的。
基于这样的结论进一步探讨的结果，本申请的发明人发现，通过使含铂的电极层的膜厚变薄，能够抑制突起的产生。
即，为了解决上述课题，本发明的非易失性存储元件，具备：第一电极；第二电极；和电阻变化层，其配置在上述第一电极和上述第二电极之间，基于施加于上述第一电极和上述第二电极之间的电信号，电阻值可逆地变化，上述电阻变化层含有氧不足型过渡金属氧化物，该氧不足型过渡金属氧化物是过渡金属的氧化物，是与具有化学计量学组成的氧化物相比、作为原子比的氧的含量较少的氧化物，上述第一电极和上述第二电极中的至少一个具有含有铂的含铂层，上述电阻变化层至少具备不与上述含铂层物理接触的第一氧不足型过渡金属氧化物层和配置在上述第一氧不足型过渡金属氧化物层与上述含铂层之间的、与上述含铂层物理接触的第二氧不足型过渡金属氧化物层，将上述第一氧不足型过渡金属氧化物层中所含的氧不足型过渡金属氧化物表示为MOx、将上述第二氧不足型过渡金属氧化物层中所含的氧不足型过渡金属氧化物表示为MOy时，满足x＜y，上述含铂层的膜厚为1nm以上、23nm以下，与上述电阻变化层物理接触。
在这样的结构中，能够提供从Pt层向电阻变化层的突起的产生受到抑制、电气特性的再现性和动作的可靠性提高的电阻变化型的非易失性存储元件。另外，电阻变化层中电阻值发生变化的与Pt层的部分为相对的高电阻。由此，能够不需要“平整(ならし)”工序。
在上述的非易失性存储元件中，上述过渡金属可以是钽，另外，上述含铂层的膜厚为1nm以上、10nm以下。
本发明的上述目的、其它目的、特征和优点，通过参照附图，由以下合适的实施方式的详细说明而得以明确。
发明的效果
本发明具有如上所述的结构，发挥如下的效果。即，能够提供提高了电气特性的再现性和动作的可靠性的电阻变化型的非易失性存储元件。
附图说明
图1是表示本发明的第一实施方式的非易失性存储元件的简要结构的一例的截面图。
图2是本实施例中得到的元件截面的TEM照片，图2(a)表示元件A的截面，图2(b)表示元件B的截面，图2(c)表示元件C的截面。
图3是表示在本发明的第一实施方式的实施例中，将元件A、元件B、元件C的初始电阻相对于Pt层的膜厚绘点(plot)的结果的图。
图4是表示在本发明的第一实施方式的实施例中，检验元件A、元件B、元件C是否电阻变化动作的结果的图，图4(a)表示元件O的电阻变化动作的图，图4(b)是表示元件A的电阻变化动作的图，图4(c)是表示元件B的电阻变化动作的图，图4(d)是表示元件C的电阻变化动作的图。
图5是表示用X射线光电子光谱(XPS；X-ray photoelectron spectroscopy)研究以何种程度堆积Pt可以形成无间隙地覆盖整面的膜(连续膜)的结果的图，图5(a)是表示Pt层的换算膜厚(corresponding thickness：根据Pt的溅射率和溅射时间换算的膜厚)与结合能(binding energy)的关系的图，图5(b)是将图5(a)的各光谱的主峰(27eV附近)的峰值位置相对于Pt层的膜厚绘点的图。
图6是表示本发明的第一实施方式的实施例2中制作的元件的简要结构的截面图。
图7是表示本发明的第一实施方式的实施例3中制作的元件的电脉冲的电压和电阻值的关系的图，图7(a)是表示电脉冲的施加次数与电阻值的关系的图，图7(b)是表示各个电脉冲的电压的图。
图8是本发明的第二实施方式的实施例中得到的元件C′的截面的TEM照片。
图9是在本发明的第二实施方式的实施例中，将元件A′、元件B′、元件C′的初始电阻相对于Pt层的膜厚绘点的图。
图10是表示在本发明的第二实施方式的实施例中，检验元件A′、元件B′、元件C′是否电阻变化动作的结果的图，图10(a)是表示元件A′的电阻变化动作的图，图10(b)是表示元件B′的电阻变化动作的图，图10(c)是表示元件C′的电阻变化动作的图。
图11是表示本发明的变形例的非易失性存储元件的简要结构的一例的截面图，图11(a)是第一变形例，图11(b)是第二变形例。
图12是表示本发明的变形例的非易失性存储元件的简要结构的一例的截面图，图12(a)是第三变形例，图12(b)是第四变形例，图12(c)是第五变形例。
图13是表示现有的电阻变化型的非易失性存储元件的简要结构的图。
图14是表示电阻变化层中使用了氧不足型Ta氧化物的非易失性存储元件的截面的透射型电子显微镜(TEM)照片，图14(a)表示使工艺中的最高温度为400℃的情况，图14(b)表示使工艺中的最高温度为100℃的情况。
图15是表示电阻变化层中使用了氧不足型Hf氧化物的非易失性存储元件的截面的透射型电子显微镜(TEM)照片，图15(a)表示使工艺中的最高温度为400℃的情况，图15(b)表示使工艺中的最高温度为100℃的情况。
具体实施方式
以下，参照附图说明本发明的优选实施方式。
(第一实施方式)
[装置结构]
图1是表示本发明的第一实施方式的非易失性存储元件的简要结构的一例的截面图。
如图1所示，本实施方式的非易失性存储元件100顺次层叠有基板101、氧化物层102、下部电极层103(第一电极)、电阻变化层106、上部电极层109(第二电极)。电阻变化层106由形成于下部电极层103上的第一氧不足型Ta氧化物层104(第一氧不足型过渡金属氧化物层)、形成于第一氧不足型Ta氧化物层104上的第二氧不足型Ta氧化物层105(第二氧不足型过渡金属氧化物层)构成。上部电极层109由形成于第二氧不足型Ta氧化物层105上的Pt层107(含铂层)和形成于Pt层107上的导电体层108构成。
在非易失性存储元件100中，上下邻接的层以互相物理接触的方式形成。具体而言，例如，第二氧不足型Ta氧化物层105与Pt层107以物理接触的方式形成。以下，附图中上下邻接的层也同样。
将第一氧不足型Ta氧化物层104所含的氧不足型Ta氧化物表示为TaOx、将第二氧不足型Ta氧化物层105所含的氧不足型Ta氧化物表示为TaOy时，满足0＜x＜2.5、0＜y＜2.5、x＜y。
所谓氧不足型氧化物，是指与化学计量学的氧化物相比氧的含量(原子比：总原子数中所占的氧原子数的比例)较少的氧化物。例如如本实施方式所示过渡金属是Ta时，化学计量学的氧化物的组成为Ta2O5，Ta与O的原子数的比率(O/Ta)为2.5。但是，在氧不足型Ta氧化物中，Ta与O的原子比大于0、小于2.5。
Pt层107含有铂。优选Pt层107含有铂作为主成分。更优选Pt层107只由铂构成。
[制造方法]
列举非易失性存储元件100的制造方法的一例如下。
通过以热氧化法处理由单晶硅构成的基板，在基板101上形成氧化物层102(厚度200nm)。在氧化物层102上，通过溅射法形成由TaN构成的下部电极层103(厚度40nm)。
在得到的下部电极层103上，通过溅射法形成氧不足型Ta氧化物层(厚度30nm)。作为溅射法，能够采用在Ar和O2的混合气氛气中溅射Ta靶的方法。更详细而言，能够使开始溅射前的溅射装置内的真空度(背压)为7×10-4Pa左右、溅射时的功率为250W、混合氩气和氧气的总气体压力为3.3Pa、氧气的分压比为3.8％、基板的设定温度为30℃、成膜时间为7分钟。
通过使用等离子体氧化装置对所得到的氧不足型Ta氧化物层的表面进行氧化，从均质的氧不足型Ta氧化物层形成第一氧不足型Ta氧化物层104(厚度约23nm)和第二氧不足型Ta氧化物层105(厚度约8nm)。
当氧化处理结束时，通过溅射法在第二氧不足型Ta氧化物层105上形成Pt层107。能够使Pt层107的膜厚(厚度)的范围为例如1nm以上、23nm以下。关于Pt层的适宜的膜厚范围在后面叙述。当Pt层107的形成结束时，通过溅射法在其上形成由TiAlN构成的导电体层108(厚度80nm)。由此，得到非易失性存储元件100。
[实施例]
1.制造方法
在本实施例中，根据上述的制造方法，制作Pt层的膜厚不同的三种非易失性存储元件。Pt层的膜厚为：元件A为8nm，元件B为13nm，元件C为23nm。
另外在本实施例中，还制作Pt层的膜厚为5nm的元件O。
本实施例中通过溅射形成的氧不足型Ta氧化物，含氧率为约58atm％，厚30nm。将该氧不足型Ta氧化物表示为TaOx时，含氧率约58atm％时x＝1.38。将第二氧不足型Ta氧化物层所含的氧不足型Ta氧化物表示为TaOy时，y＝2.47(含氧率为约71atm％)。即，构成第二氧不足型Ta氧化物层105的氧不足型Ta氧化物是比作为化学计量学组成的TaO2.5(Ta2O5)缺少若干氧的状态，比构成第一氧不足型Ta氧化物层104的氧不足型Ta氧化物(x＝1.38)电阻值高。第一氧不足型Ta氧化物层的膜厚为23nm，第二氧不足型Ta氧化物层的膜厚为8nm。另外，这些元件以烧结法(sintering process)在400℃施行10分钟的加热。
第一氧不足型Ta氧化物层的含氧率通过以卢瑟福背散射法(RBS：Rutherford Back Scattering)对在无图案的晶片上以同样条件制作的膜厚较厚的试样进行测定和分析而求得。另外，第二氧不足型Ta氧化物层的含氧率通过以X射线反射率法(XRR：X-ray Reflectometer)对在无图案的晶片上以与上述卢瑟福背散射法进行测定和分析的试样完全相同的条件制作的膜厚较薄的氧化物层进行测定，求出卢瑟福背散射法与X射线反射率法间的相关系数，利用X射线反射率法求得。
2.截面的观察结果
以TEM观察得到的元件A、B、C的截面。
图2是本实施例中得到的元件截面的TEM照片，图2(a)表示元件A的截面，图2(b)表示元件B的截面，图2(c)表示元件C的截面。任一个元件除了Pt层的厚度以外具有相同的结构，分别顺次层叠下部电极层103a、b、c、第一氧不足型Ta氧化物层104a、b、c、第二氧不足型Ta氧化物层105a、b、c、Pt层107a、b、c、导电体层108a、b、c。
任一个元件中，第一氧不足型Ta氧化物层的厚度为23nm，第二氧不足型Ta氧化物层的厚度为8nm。
对图2进行详细的探讨可知，在元件A中完全不从Pt层107a产生突起。可知在元件B中Pt层107b产生2nm左右的凹凸，不断产生突起。在元件C中在局部产生到达第二氧不足型Ta氧化物层105c的中央附近的突起。但是，如果与图14(a)的例子(Pt层的膜厚＝80nm)相比，突起的形状不明显。
根据以上结果可知，通过使Pt层的膜厚变薄，可以大幅抑制突起的产生。另外可知，随着Pt层的膜厚变厚，这样的抑制效果变弱。
3.初始电阻
图3是在本发明的第一实施方式的实施例中，将元件A、元件B、元件C的初始电阻相对于Pt层的膜厚绘点的结果。作为比较例，也对作为上部电极层仅层叠Pt层(80nm)制作的非易失性存储元件的初始电阻绘点。
另外，图3(a)也表示在本发明的第一实施方式的实施例中，将元件O的初始电阻相对于Pt层的膜厚绘点的结果。
所谓初始电阻，是指元件刚形成后的电阻值(下部电极层和上部电极层之间的电阻值)。即，对经过包括加热处理的制造工序的元件，以一次电脉冲(使电阻值变化的、电压较大的电脉冲)都没有施加的状态测定的电阻值作为初始电阻。初始电阻的测定，通过在下部电极层和上部电极层之间施加50mV这样微弱的电压，测定流动的电流而求得。
如图3所示，元件A(Pt层的膜厚＝8nm)的初始电阻非常高，为108Ω左右，是与上述图14(b)所示的元件(将工艺中的加热工序抑制于100℃左右制作的元件)大致相等的电阻值。但是初始电阻，元件B(Pt层的膜厚＝13nm)降低到106Ω，元件C(Pt层的膜厚＝23nm)降低到800Ω左右。另一方面，作为比较例制作的元件(Pt层的膜厚＝80nm)的初始电阻为300Ω左右。即，比较例的初始电阻是元件C的一半左右。
如图3所示，元件O(Pt层的膜厚＝5nm)的初始电阻也与元件A同样非常高，为108Ω左右，是与上述图14(b)所示的元件(将工艺中的加热工序抑制于100℃左右制作的元件)大致相等的电阻值。
可以认为，随着Pt层的膜厚增加的电阻值的减少与Pt层的突起或凹凸的形成强相关。即，如果Pt层的膜厚变厚，则Pt的突起(凹凸)朝向第二氧不足型Ta氧化物层的内部成长，产生第二氧不足型Ta氧化物层的膜厚实际上变薄的部分。第二氧不足型Ta氧化物层电阻高于第一氧不足型Ta氧化物层。因此，如果Pt的突起进入第二氧不足型Ta氧化物层中，则元件的初始电阻大幅减小。反之，元件的初始电阻高，意味着Pt的突起产生受到抑制。
根据图3可以看出，当Pt层的膜厚超过20nm时初始电阻大致固定(数百Ω左右)，电阻值的减少有饱和的倾向。根据该结果可以认为，为了抑制Pt的突起和突起状的凹凸，优选使Pt层的膜厚为20nm以下。
4.突起抑制机理相关的研究
可以认为使Pt层的膜厚变薄时抑制突起产生的机理如下。
可以推测，如上所述的Pt的突起是由沿着存在于Pt层中的晶界的Pt原子的迁移而产生的。可以认为如果晶界不存在，则迁移难以发生，突起也不会产生。一般而言当在基板上堆积金属等时，膜厚越厚，晶体颗粒(grain，结晶块)成长越大，其结果，晶界是明确的。另一方面，膜厚较薄时晶粒的成长不充分，晶界无法明确地显现。在图2(a)和图2(b)中无法确认如图14(a)和图14(b)可以看到的那样明确的晶界的事实也反映了这个情况。因此，当如元件A所示Pt层非常薄(8nm左右)时，沿着晶界的Pt的迁移不发生，突起不产生。但是，如元件B和元件C所示随着Pt层的膜厚较厚，晶界变得明确，突起状的凹凸慢慢形成。
可以认为抑制突起产生的另一个主要原因是Pt原子的量。可以推测，虽然突起由Pt原子的迁移而形成，但如果迁移的Pt原子本身较少，则突起难以形成。如本实施方式所示，使Pt层的膜厚变薄，与减少Pt原子的量是同义的。即，可以认为，在元件A～C中，由于迁移的Pt原子较少，因此突起的形成受到抑制。
5.电阻变化动作
图4是表示在本发明的第一实施方式的实施例中，检验元件A、元件B、元件C是否电阻变化动作的结果的图，图4(b)是表示元件A的电阻变化动作的图，图4(c)是表示元件B的电阻变化动作的图，图4(d)是表示元件C的电阻变化动作的图。
另外，图4(a)表示元件O的电阻变化动作的图。
以下，电压的正负用以下部电极层为基准的上部电极层的电压表现。即以在上部电极层施加高于下部电极层的电压时的电压为正，反之，以在上部电极层施加低于下部电极层的电压时的电压为负。电压的施加使用脉冲为100nsec的电脉冲进行。电阻值通过在每次电脉冲施加前测定在电极间施加50mV这样微弱的电压时的电流而求得。
图4(a)中在元件O施加的电脉冲的电压如下。第一次：-3.5V；第二次：+3.6V；第三次：-1.2V；第四次：+1.6V；第五次以后与第三次以后同样地交替施加-1.2V和+1.6V。另外，在图4(a)中，施加第一次的脉冲前的电阻值(初始电阻)为106Ω以上(装置的测定界限以上)，在图的栏外。由该图可知，就元件O而言，当脉冲数超过20次时，如果施加+1.6V则电阻值为约1500Ω，如果施加-1.2V则电阻值为约140Ω，显示像这样的稳定的电阻变化动作。
图4(b)中在元件A施加的电脉冲的电压如下。第一次：-1.5V；第二次：+1.7V；第三次：-1.5V。第四次以后与第二次以后同样地交替施加+1.7V和-1.5V。另外，在图4(b)中，施加第一次的脉冲前的电阻值(初始电阻)为106Ω以上(装置的测定界限以上)，在图的栏外。由该图可知，就元件A而言，当脉冲数超过10次时，如果施加+1.7V则电阻值为约3000Ω，如果施加-1.5V则电阻值为约100Ω，显示像这样的稳定的电阻变化动作。
图4(c)中在元件B施加的电脉冲的电压如下。第一次：-1.5V；第二次：+1.7V；第三次：-1.5V。第四次以后与第二次以后同样地交替施加+1.7V和-1.5V。另外，在图4(c)中，施加第一次的脉冲前的电阻值(初始电阻)也为106Ω以上(装置的测定界限以上)，在图的栏外。如图所示可知，就元件B而言，当脉冲数超过4次时，如果施加+1.7V则电阻值为约3000Ω，如果施加-1.5V则电阻值为约100Ω，显示像这样的稳定的电阻变化动作。
图4(d)中施加到元件C的电脉冲的电压如下。第一次：+1.7V；第二次：-1.5V；第三次：+1.7V。第四次以后与第二次以后同样地交替施加-1.5V和+1.7V。另外，在图4(d)中，施加第一次的脉冲前的电阻值(初始电阻)为约3000Ω。由该图可知，就元件C而言，当脉冲数超过3次时，如果施加+1.7V则电阻值为约3000Ω，如果施加-1.5V则电阻值为约100Ω，显示像这样的稳定的电阻变化动作。
另外，虽然这里没有图示，在比较例(Pt层的膜厚＝80nm)的元件中，也观测到与元件A～C几乎同等的电阻变化动作。
根据以上结果，能够得出结论：元件是否电阻变化动作大致上不受Pt层的膜厚的影响。
[实验例1：Pt层的膜厚的适宜范围]
根据图2的讨论结果，如果使Pt层的膜厚为8nm则Pt层的突起完全不发生，如果将Pt层的膜厚增加到13nm、23nm则Pt界面的突起增加。但是，与图14(a)的元件(Pt层的膜厚＝80nm)中产生的突起若干不同，图2(b)、(c)中看到的突起全部表现为凹凸的形状。根据该事实，可以认为即使图2(c)的Pt层的膜厚为23nm，也能够一定程度抑制突起的产生。由此，可以说为了抑制突起产生，优选使Pt层的膜厚为23nm以下。
另外，图3的初始电阻的测定结果中，可以看出在20nm以下，随着Pt层的膜厚的减少，电阻值有大幅增加的倾向。但是可以看到，即使Pt层的膜厚超过20nm，电阻值也不会继续降低，而是具有大致固定的倾向。可以认为初始电阻的大小与Pt突起的形成有非常强的相关性，电阻值越小，形成越大的突起。即，可以认为，向电阻较大的第二氧不足型Ta氧化物层的内部突起成长，实际的第二氧不足型Ta氧化物层的膜厚减少的结果，可以得到如图3所示的结果。即，可以说，根据图3的初始电阻的测定结果，在Pt的膜厚为20nm以下的区域突起形成的抑制效果较大，超过20nm的区域中没有较强的突起形成的抑制效果。因此，可以说，更优选使Pt层的膜厚为20nm以下。
根据图2的仪器分析的观点得到的结果，与根据图3的电气特性的观点得到的结果大致一致，能够期待突起形成的抑制效果的Pt层的膜厚的上限值为20nm左右。另一方面，根据图2的截面TEM观察结果，能够得出结论：为了使突起完全消失，需要使Pt层的膜厚为8nm以下。
接着，对Pt的膜厚的下限值进行考察。
如上所述，Pt是容易引起电阻变化的(施加电脉冲时的电阻值容易变化)材料。存在电阻变化是由电极与氧不足型Ta氧化物层的界面附近的氧原子的移动引起的可能性。另一方面，众所周知，Pt是作为氧化还原反应的催化剂的材料。综合这些事实推测，可以考虑是不是在本实施方式的元件中，Pt对氧不足型Ta氧化物层起到催化剂的作用而促进氧原子的移动，其结果使电阻变化动作变得容易发生。
即，可以认为，在本实施方式的元件中，电阻值的上升是由对Pt层与氧不足型Ta氧化物层的界面附近的氧化物层供给氧(氧化)而发生的，电阻值的下降是由从界面附近的氧化物层除去氧(还原)而发生的。此时，可以认为Pt作为降低用于氧化物层的氧化还原反应发生的活化能而起作用，即起到催化剂作用。
根据这样的观点，可以说需要使Pt层无间隙地覆盖氧不足型Ta氧化物层的整面。假如不是连续地接触，而是岛状分离的Pt层局部地覆盖氧不足型Ta氧化物层，则根据岛状的Pt层各自的大小和密度而使显示电阻变化的区域也变化，成为电阻值波动的主要原因。
图5是表示使用X射线光电子光谱(XPS)研究以何种程度堆积Pt则可以形成无间隙地覆盖整面的膜(连续膜)的结果的图，图5(a)是表示Pt层的换算膜厚与结合能的关系的图，图5(b)是将图5(a)的各光谱的主峰(27eV附近)的峰值位置相对于Pt层的膜厚绘点的图。
图5的详细的实验方法如下。
首先，在基板上堆积氧不足型Ta氧化物层，将表面在空气中自然氧化。在这基础上，一边通过溅射法改变膜厚一边堆积Pt层，对各膜厚测定XPS光谱。Pt层的膜厚通过溅射时间进行调整。所谓“换算膜厚”，是指在膜厚与溅射时间成正比的假定下，根据溅射时间计算的假想的膜厚。如果膜厚较厚(如果是连续膜)，则换算膜厚与实际膜厚一致。如果膜厚较薄，则膜不具有一样的厚度，而是岛状分离，因此定义膜厚较为困难。可以认为膜厚较薄情况的“换算膜厚”与岛状分离的Pt层的膜厚大致一致。
图5(a)表示存在于Ta的内壳的4f电子的光谱根据Pt层的膜厚以何种方式变化。图中，为了容易比较各光谱，对各换算膜厚上下错开横轴绘图。
如图5(a)所示，Ta的4f电子的峰值随着Pt层的膜厚增加，向低能量侧移动。这样的移动可以认为是由起因于Pt堆积在Ta氧化物层上的能带结构(energyband structure)的变化(频带偏移：band bending)造成的。移动的程度随着Ta氧化物层的表面被Pt层覆盖的比例增加而变大。如果Ta氧化物层的整面被Pt层覆盖(如果成为连续膜)则不会发生更大的峰值移动。考虑这种事实，由图5(a)可知，在Pt层的换算膜厚为0nm～1nm的范围中，Ta的4f电子的峰值移动(peakshift)连续地发生。这意味着在换算膜厚不足1nm的范围中，Pt层不是连续膜，而是岛状的不连续膜。另一方面，可以认为当换算膜厚为1nm以上时，Pt层变为连续的膜。
图5(b)是将图5(a)的各光谱的主峰(27eV附近)的峰值位置相对于Pt层的膜厚绘点的图。根据该图也可以看到，Pt层的换算膜厚为1nm以上时不发生峰值移动。
根据上述结果可知，Ta氧化物上的Pt层如果膜厚为1nm以上则形成连续膜。由于只要是过渡金属的氧化物，则性质基本上类似，因此在Ta氧化物以外的过渡金属氧化物上堆积Pt时，可以认为大致同等的膜厚中Pt层形成连续膜。
根据以上结果和第一实施方式的实施例的结果，Pt层的膜厚范围为1nm以上、23nm以下，更优选为1nm以上、20nm以下。进一步，更优选为1nm以上、13nm以下，进一步优选为1nm以上、10nm以下，最优选为1nm以上8nm以下。另外，Pt层的膜厚范围的下限虽然是1nm，但优选为5nm，更优选为8nm。
[实验例2：造成电阻变化的场所]
在本实验例中，对元件中造成电阻值的变化的部位在哪里进行探讨。
图6是表示本发明的第一实施方式的实施例2制作的元件的简要结构的截面图。在本实验例中，如图所示，在本实验例的元件200中，在100nm的氧不足型Ta氧化物层205的下侧形成由Pt构成的电极202、204，在氧不足型Ta氧化物层205的上侧形成由Pt构成的电极201、203。电极201、202以夹着氧不足型Ta氧化物层205而互相相对的方式配置，电极203、204以夹着氧不足型Ta氧化物层205而互相相对的方式配置。元件200是只以确定电阻变化场所为目的制作的元件，与上述实施例的元件A～C结构非常不同。但是，以电极材料夹着氧不足型Ta氧化物这一点，与基本结构相同。
在本实验例中，以电极202为基准在电极201以脉冲宽度为100nsec交替施加电压为+2.2V和-1.8V的电脉冲。元件200当施加+2.2V的电脉冲时为高电阻状态，当施加-1.8V的电脉冲时为低电阻状态。在各电阻状态中，分别测定四电极间的电阻值。具体而言，在以电极202为基准施加+2.2V而电极201使电极201与电极202之间的电阻值为高的状态下，分别测定电极201与电极202之间、电极201与203之间、电极201与电极204之间、电极202与电极203之间、电极202与电极204之间、电极203与电极204之间的电阻值。接着，在以电极202为基准施加-1.8V而电极201使电极201与电极202之间的电阻值为低的状态下，同样地分别测定四电极间的电阻值。
反复进行10次上述测定，在表1中表示总结各电极间测定的电阻值的平均值的结果。
[表1]
Figure BPA00001378463800181
即，只有含有电极201的电极对的电阻值发生变化，而不含有电极201的电极对看不到变化。根据该事实可知，在本实验例中只有电极201的附近电阻值发生变化。
根据上述事实可知，在电阻变化层中使用的氧不足型Ta氧化物层造成电阻变化元件中电阻值的变化，在氧不足型Ta氧化物层中也只发生在接近电极的部分。另外，也可知变化为高电阻状态时形成高电位的一侧的电极附近造成电阻值的变化(在本实验例中，变化为高电阻状态时，电极201相对于电极202形成高电位[+2.2V])。
根据以上结果，重新研究图4的结果。于是，如上所述，图4(a)～图4(d)所示的电阻变化全部是表示以下部电极层为基准而对上部电极层施加正电压时高电阻化的变化。将该结果和本实验例的结果综合考虑，则可以认为元件A～C中造成电阻值的变化的不是下部电极层侧，而是上部电极层侧，即Pt层与电阻变化膜的界面附近。另一方面，根据图4的结果可知，电阻变化动作不受Pt层的膜厚影响。
将这些结果综合考虑可以推测，虽然Pt层对电阻值的变化产生某些影响，但该影响的程度不依赖于膜厚。换而言之，可以推测即使使Pt层的膜厚变薄，作为元件的特性也不会受到坏影响。
另外，在元件A～C的结构中，下部电极层使用TaN的原因在于，想要使下部电极层侧的电阻变化难以发生，尝试测定设置在Pt层的上部电极层侧的纯粹的电气特性。在本申请的范围中虽然没有详述，但在将过渡金属氧化物用于电阻变化层的非易失性存储元件中，电阻变化现象很大地依赖于电极材料。如上所述Pt是电阻变化动作容易发生的材料的代表。另一方面，TaN属于相比Pt电阻变化动作非常难以发生的材料。
[实验例3：第二氧不足型Ta氧化物层的作用]
根据实验例2(图6和表1)所示的实验结果，说明第二氧不足型Ta氧化物层的作用。图7是表示本发明的第一实施方式的实施例3制作的元件的电脉冲的电压与电阻值的关系的图，图7(a)是表示电脉冲的施加次数与电阻值的关系的图，图7(b)是表示各个电脉冲的电压的图。
在本实验例中，在具有从图1的结构中除去第二氧不足型Ta氧化物层的结构(省略由表面氧化形成第二氧不足型Ta氧化物层的结构)的元件(以下表示为元件D)中，测定施加电脉冲时的电阻值的变化。
在本实验例中，使Pt层的膜厚为13nm。即，元件D在刚形成第一氧不足型Ta氧化物层之后堆积13nm Pt层制作而成，除了不存在第二氧不足型Ta氧化物层105的点以外与元件B完全相同。
在该元件中，由图可知，为了使电阻变化出现，需要若干办法。即，需要使正电压侧的电脉冲的电压从+6.0V到+1.5V慢慢降低这样的“平整”。然后最终施加+1.5V时变化为3500Ω，施加-1.3V时变化为约750Ω，显示这样的稳定的电阻变化动作。
另一方面，作为与该元件D类似的元件的元件B，如图4(c)所示，即使不进行特别的“平整”，也显示稳定的电阻变化动作。这种电气特征的不同，可以认为原因是第二氧不足型Ta氧化物层的有无。即，通过存在第二氧不足型Ta氧化物层，具有容易实现电阻变化动作的效果。对于其理由虽然尚有许多不明点，但能够提出如下机理。
本实施方式的电阻变化型的非易失性存储元件中出现的电阻变化动作是在上部电极层施加正电压时电阻变化层的上部电极层侧高电阻化、施加负电压时电阻变化层的上部电极层侧低电阻化的现象。根据该事实可以认为，电阻变化动作由具有负电荷的氧原子的移动引起。更具体地说明，如果在上部电极层施加正电压则带负电的氧原子在电阻变化层的上部电极层侧聚集，形成高电阻层，高电阻化。反之如果施加负电压，可以认为氧原子在电阻变化层(氧不足型Ta氧化物层)内扩散，高电阻层消失，电阻降低。
第二氧不足型Ta氧化物层可以认为承担着在氧移动应该产生的部位(电阻变化层中接近电极界面的部分)从最初开始有效地施加电压、在此处形成氧的移动通路的作用。即，当在初始状态的元件施加电压时，由于第二氧不足型Ta氧化物层的电阻非常高，因此该电压几乎全部施加到第二氧不足型Ta氧化物层。这样，第二氧不足型Ta氧化物层的一部分被破坏，电阻值降低。可以认为该破坏时，氧的移动通路形成。另一方面，只要在电极界面附近作为高电阻层的第二氧不足型Ta氧化物层存在，则电压在电阻变化层整体均等地施加，氧的移动通路难以形成。其结果是，电阻变化现象难以发生。
第二氧不足型Ta氧化物层不存在时，可以认为只要通过施加高于定常动作的电压的电压(图7的结果中是+2V～+6V的电压)或者施加多个电脉冲的“平整”工序，一旦形成氧移动的通路，则其后发生稳定的电阻变化动作。
根据如上所述的研究，高电阻的第二氧不足型Ta氧化物层需要形成于想要使电阻变化动作的电极界面侧。本实施方式的情况，由于容易电阻变化动作的是存在于Pt层的上部电极层侧，因此在与上部电极层侧的界面，形成第二氧不足型Ta氧化物层。
设与Pt层物理接触的氧不足型Ta氧化物层为第二氧不足型Ta氧化物层、不与Pt层物理接触的氧不足型Ta氧化物层为第一氧不足型Ta氧化物层，Pt层和第一氧不足型Ta氧化物层夹着第二氧不足型Ta氧化物层。将第一氧不足型Ta氧化物层所含的氧不足型Ta氧化物表示为TaOx、将第二氧不足型Ta氧化物层所含的氧不足型Ta氧化物表示为TaOy。此时，通过满足x＜y，Pt层侧的氧不足型Ta氧化物层变为相对高电阻，不需要“平整”工序。
(第二实施方式)
在第二实施方式中，在导电体层的材料不用TiAlN而用Ir这一点，与第一实施方式不同。另外，在第一实施方式中使用TiAlN的原因是为了使干法蚀刻(dry etching)等加工容易进行。作为导电体层的材料，只要具有导电性的材料即可，能够使用任意材料。
本实施方式的装置结构和制造方法除了导电体层的材料不同以外与第一实施方式相同，因此详略详细说明。
[实施例]
1.制造方法
本实施例的元件制造方法，除了使导电体层的材料为Ir和Pt层的膜厚不同以外，与第一实施方式的实施例相同。在本实施例中，也制作Pt层的膜厚不同的三种非易失性存储元件。Pt层的膜厚，元件A′为5nm，元件B′为7.5nm，元件C′为10nm。由Ir构成的导电体层的膜厚为20nm。另外，对这些元件，以烧结法在400℃施行10分钟的加热。
2.截面的观察结果
以TEM观察得到的元件A′、B′、C′的截面。
图8是本发明的第二实施方式的实施例中得到的元件C′的截面的TEM照片。分别顺次层叠下部电极层303、第一氧不足型Ta氧化物层304、第二氧不足型Ta氧化物层305、由Pt层和导电体层构成的上部电极层309。另外，由于Ir与Pt性质类似，因此图8中判别导电体层与Pt层较为困难。
如图8所示，即使Pt层最厚的元件C′(Pt层的膜厚＝10nm)，也完全不从Pt层(上部电极层309)产生突起。另外，确认Pt层更薄的元件B′(Pt层的膜厚＝7.5nm)、元件A′(Pt层的膜厚＝5nm)也不从Pt层(上部电极层309)产生突起。根据上述可知，不论导电体层的材料是TiAlN还是Ir，通过使Pt层的膜厚变薄能够抑制突起产生。
3.初始电阻
图9是在本发明的第二实施方式的实施例中，将元件A′、元件B′、元件C′的初始电阻相对于Pt层的膜厚绘点的图。作为比较例，也对第一实施方式的实施例的数据(图3)绘点。初始电阻的定义和测定方法与第一实施方式的实施例相同。
如图9所示，元件A′、B′、C′均初始电阻非常高(108Ω左右)，与第一实施方式的实施例的元件A(Pt层的膜厚＝8nm)大致一致。因此，可知在本实施例中，元件A′、B′、C′均与元件A同样地能够充分抑制突起产生。
在图9中，作为Pt层的膜厚为10nm以下或者8nm以下的元件的初始电阻的108Ω，与相对于第一氧不足型Ta氧化物层(低电阻层)相对电阻率高的第二氧不足型Ta氧化物层(高电阻层)的电阻值大致相等。可以推测在Pt层的膜厚为10nm以下或者8nm以下的元件中，由于不产生突起，初始电阻与第二氧不足型Ta氧化物层105的电阻值相等。通过使Pt层的膜厚为10nm以下或者8nm以下，几乎完全地抑制突起的产生，利用第二氧不足型Ta氧化物层的组成和厚度，能够进一步确实地控制初始电阻的值。
4.电阻变化动作
图10是表示在本发明的第二实施方式的实施例中，检验元件A′、元件B′、元件C′是否电阻变化动作的结果的图，图10(a)是表示元件A′的电阻变化动作的图，图10(b)是表示元件B′的电阻变化动作的图，图10(c)是表示元件C′的电阻变化动作的图。实验方法与第一实施方式的实施例相同。
图10(a)中在元件A′施加的电脉冲的电压如下。第一次：-2.5V；第二次：+2.0V；第三次：-1.2V。第四次以后与第二次以后同样地交替施加+2.0V和-1.2V。另外，在图10(a)中，施加第一次的脉冲前的电阻值(初始电阻)为106Ω以上(装置的测定界限以上)，在图的栏外。如图所示可知，就元件A′而言，当脉冲数超过4次时，如果施加+2.0V则电阻值为约10000Ω，如果施加-1.2V则电阻值为约450Ω，显示像这样的稳定的电阻变化动作。
图10(b)中在元件B′施加的电脉冲的电压如下。第一次：-2.0V；第二次：+2.0V；第三次：-1.2V。第四次以后与第二次以后同样地交替施加+2.0V和-1.2V。另外，在图10(b)中，施加第一次的脉冲前的电阻值(初始电阻)也为106Ω以上(装置的测定界限以上)，在图的栏外。如图所示可知，就元件B′而言，当脉冲数超过2次时，如果施加+2.0V则电阻值为约9000Ω，如果施加-1.2V则电阻值为约550Ω，显示像这样的稳定的电阻变化动作。
图10(c)中在元件C′施加的电脉冲的电压如下。第一次：-1.8V；第二次：+2.0V；第三次：-1.2V。第四次以后与第二次以后同样地交替施加+2.0V和-1.2V。另外，在图10(c)中，施加第一次的脉冲前的电阻值(初始电阻)也为106Ω以上(装置的测定界限以上)，在图的栏外。如图所示可知，就元件C′而言，当脉冲数超过2次时，如果施加+2.0V则电阻值为约6000Ω，如果施加-1.2V则电阻值为约450Ω，显示像这样的稳定的电阻变化动作。
根据以上结果，可以得出结论：导电体层由Ir构成时，元件是否电阻变化动作，也大致上不受Pt层的膜厚的影响。
如上所述，作为形成于Pt层上的导电体层的材料使用Ir，只要使Pt层的膜厚变薄，也能够抑制Pt的突起的形成，且能够通过施加电脉冲使电阻值变化。如果将作为导电体层的材料使用TiAlN的第一实施方式的结果与本实施方式结果综合考虑，导电体层不对Pt的突起的形成和电脉冲造成的电阻变化现象产生影响。即，第二实施方式也能够得到与第一实施方式相同的效果。
另外，虽然原理上电极可以仅为Pt层，但存在由于Pt层较薄元件形成时的加工困难的问题(例如，干法蚀刻的加工时仅通过稍微过度蚀刻[over etching]，就存在Pt层被削减消失的可能性)。因此，为了强化较薄的Pt层，使加工容易进行，需要导电体层。但是，导电体层的材料可以认为只要具有导电性即可，可以是任意材料。
(第一实施方式和第二实施方式的变形例)
在第一实施方式和第二实施方式的实施例中，作为电阻变化层，使用含氧率为58atm％且膜厚为23nm的第一氧不足型Ta氧化物层和含氧率为71atm％且8nm的第二氧不足型Ta氧化物层的层叠结构，但并不限定于此。如用于解决课题的方法栏所述，Pt层的突起的产生是将过渡金属氧化物用于电阻变化层时共通的课题。本申请中提出的突起产生的抑制方法，可以认为基于如果使Pt层变薄则可以抑制晶界的成长、作为其结果Pt的迁移变少的机理，这样的机理不受电阻变化层的材料的影响。因此，本发明中的Pt突起的抑制方法也能够适用于将具有上述以外的组成和膜厚的第一和第二氧不足型Ta氧化物层用于电阻变化层的情况。另外，也能够适用于在电阻变化层使用Ta以外的过渡金属M(例如铪)的氧不足型氧化物的非易失性存储元件。此时，在上述说明中将Ta替换为任意的过渡金属M，由同样的结构可以得到同样的效果。
在第一实施方式和第二实施方式中，作为电极的材料使用Pt的单体。但电极的材料并不限定于此，使用作为主成分含有Pt的材料(例如合金，由于Pt为主成分因此具有与Pt单体金属类似的性质)的情况，也能够通过使膜厚变薄抑制突起产生。
元件的结构可以是将图1所示的结构上下颠倒的结构。图11(a)是表示本发明的第一变形例的非易失性存储元件的简要结构的一例的截面图。本变形例的非易失性存储元件400a在基板401a上，顺次层叠氧化物层402a；由导电体层403a和Pt层404a构成的下部电极层405a；由高电阻的(相对地进一步氧化的)第二氧不足型Ta氧化物层406a和低电阻的(相对地进一步还原的)第一氧不足型Ta氧化物层407a构成的电阻变化层408a；和上部电极层409a。
将第一氧不足型Ta氧化物层407a中含有的氧不足型Ta氧化物表示为TaOx、将第二氧不足型Ta氧化物层406a中含有的氧不足型Ta氧化物表示为TaOy，则满足0＜x＜2.5、0＜y＜2.5、x＜y。
另外在本变形例中，第二氧不足型Ta氧化物层无法使用对第一氧不足型Ta氧化物层进行氧化的方法形成。因此，需要在例如溅射等的堆积时调整含氧量。
也可以在电阻变化层的上下设置高电阻的(相对地进一步氧化的)的氧不足型Ta氧化物层和Pt层。图11(b)是表示本发明的第二变形例的非易失性存储元件的简要结构的一例的截面图。本变形例的非易失性存储元件400b在基板401b上，顺次层叠氧化物层402b；由下部导电体层403b和Pt层404b构成的下部电极层405b；由下部第二氧不足型Ta氧化物层406b、第一氧不足型Ta氧化物层407b和上部第二氧不足型Ta氧化物层408b构成的电阻变化层409b；和由上部Pt层410b和上部导电体层411b构成的上部电极层412b。但是此时，电阻变化动作在上侧的界面(上部第二氧不足型Ta氧化物层408b与上部Pt层410b的界面)和下侧的界面(下部第二氧不足型Ta氧化物层406b与下部Pt层404b的界面)双方发生。
另外，也可以是图1中没有第二氧不足型氧化物层105的结构。如图7所示的元件D的测定结果可知，即使第二氧不足型氧化物层不存在，也能够通过适当调整电压的施加方法来实现电阻变化动作。
图12是表示另一本发明的变形例的非易失性存储元件的简要结构的一例的图，图12(a)是第三变形例，图12(b)是第四变形例，图12(c)是第五变形例。
第三变形例的非易失性存储元件500a具有从图1的非易失性存储元件100中省略了第二氧不足型氧化物层105的结构。在基板501a上，顺次层叠氧化物层502a、下部电极层503a、电阻变化层504a、由Pt层505a和导电体层506a构成的上部电极层507a。
第四变形例的非易失性存储元件500b具有将图12(a)的非易失性存储元件500a上下颠倒的结构。在基板501b上，顺次层叠氧化物层502b、由导电体层503b和Pt层504b构成的下部电极层505b、电阻变化层506b、上部电极层507b。
第五变形例的非易失性存储元件500c具有在图11(b)的非易失性存储元件400b中省略了上部第二氧不足型Ta氧化物层和下部第二氧不足型Ta氧化物层的结构。在基板501c上，顺次层叠氧化物层502c、由下部导电体层503c和下部Pt层504c构成的下部电极层505c、电阻变化层506c、由上部Pt层507c和上部导电体层508c构成的上部电极层509c。
另外，如上所述，将非易失性存储元件的主要部分(上部电极层和下部电极层以及它们所夹的电阻变化层)在形成于基板上的氧化物层上形成，但并不限定于此。非易失性存储元件的主要部分也可以设置在金属配线上等。
根据上述说明，对本领域技术人员而言，本发明的许多改良和其它实施方式是明确的。因此，上述说明应该仅作为例示而解释的，以将实行本发明的最佳的方式出示给本领域技术人员为目的而提供。只要不脱离本发明的精神，能够对其结构和/或功能的详情作实质的变更。
工业上的可利用性
本发明的非易失性存储元件作为提高了电气特性的再现性和动作的可靠性的电阻变化型的非易失性存储元件是有用的。本发明的非易失性存储元件能够用于数字家电、存储器卡、便携式电话机和个人计算机等各种电子设备。
符号说明
100 非易失性存储元件
101 基板
102 氧化物层
103 下部电极层
104 第一氧不足型Ta氧化物层
105 第二氧不足型Ta氧化物层
106 电阻变化层
107 Pt层
108 导电体层
109 上部电极层
200 元件
201、202、203、204 电极
205 氧不足型Ta氧化物层
303 下部电极层
304 第一氧不足型Ta氧化物层
305 第二氧不足型Ta氧化物层
309 上部电极层
400a、b 非易失性存储元件
401a、b 基板
402a、b 氧化物层
403a 导电体层
403b 下部导电体层
404a Pt 层
404b 下部Pt层
405a、b 下部电极层
406a 第二氧不足型Ta氧化物层
406b 下部第二氧不足型Ta氧化物层
407a、b 第一氧不足型Ta氧化物层
408a 电阻变化层
408b 上部第二氧不足型Ta氧化物层
409a 上部电极层
409b 电阻变化层
410b 上部Pt层
411b 上部导电体层
412b 上部电极层
500a、b、c 非易失性存储元件
501a、b、c 基板
502a、b、c 氧化物层
503a 下部电极层
503b 导电体层
503c 下部导电体层
504a 电阻变化层
504b Pt层
504c 下部Pt层
505a Pt层
505b、c 下部电极层
506a 导电体层
506b、c 电阻变化层
507a、b 上部电极层
507c 上部Pt层
508c 上部导电体层
509c 上部电极层
600 非易失性存储元件
601 下部电极层
602 电阻变化层
603 上部电极层
703a、b、c、d 下部电极层
704a、b 第一氧不足型Ta氧化物层
705a、b 第二氧不足型Ta氧化物层
706c、d 氧不足型Hf氧化物
709a、b、c、d 上部电极层

Claims (3)

1.一种非易失性存储元件，其特征在于，具备：
第一电极；
第二电极；和
电阻变化层，其配置在所述第一电极和所述第二电极之间，基于施加于所述第一电极和所述第二电极之间的电信号，电阻值可逆地变化，
所述电阻变化层含有氧不足型过渡金属氧化物，该氧不足型过渡金属氧化物是过渡金属的氧化物，是与具有化学计量学组成的氧化物相比、作为原子比的氧的含量较少的氧化物，
所述第一电极和所述第二电极中的至少一个具有含有铂的含铂层，
所述电阻变化层至少具备不与所述含铂层物理接触的第一氧不足型过渡金属氧化物层和配置在所述第一氧不足型过渡金属氧化物层与所述含铂层之间的、与所述含铂层物理接触的第二氧不足型过渡金属氧化物层，
将所述第一氧不足型过渡金属氧化物层中所含的氧不足型过渡金属氧化物表示为MOx、将所述第二氧不足型过渡金属氧化物层中所含的氧不足型过渡金属氧化物表示为MOy时，
满足x＜y，
所述含铂层的膜厚为1nm以上、23nm以下，与所述电阻变化层物理接触。
2.如权利要求1或2所述的非易失性存储元件，其特征在于：
所述过渡金属是钽。
3.如权利要求1或2所述的非易失性存储元件，其特征在于：
所述含铂层的膜厚为1nm以上、10nm以下。
CN2009801481650A 2008-12-04 2009-12-01 非易失性存储元件 Pending CN102227809A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-310201 2008-12-04
JP2008310201 2008-12-04
PCT/JP2009/006515 WO2010064410A1 (ja) 2008-12-04 2009-12-01 不揮発性記憶素子

Publications (1)

Publication Number Publication Date
CN102227809A true CN102227809A (zh) 2011-10-26

Family

ID=42233068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801481650A Pending CN102227809A (zh) 2008-12-04 2009-12-01 非易失性存储元件

Country Status (4)

Country Link
US (1) US8445885B2 (zh)
JP (1) JP5400797B2 (zh)
CN (1) CN102227809A (zh)
WO (1) WO2010064410A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110608822A (zh) * 2018-06-15 2019-12-24 迈来芯科技有限公司 铂金属化

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4722236B2 (ja) * 2009-09-14 2011-07-13 パナソニック株式会社 不揮発性記憶装置及びその製造方法
EP2549535B1 (en) * 2010-03-19 2015-11-04 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element and production method therefor
US8675393B2 (en) 2010-03-25 2014-03-18 Panasonic Corporation Method for driving non-volatile memory element, and non-volatile memory device
JP4948688B2 (ja) * 2010-07-02 2012-06-06 パナソニック株式会社 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
US8902629B2 (en) * 2010-09-28 2014-12-02 Panasonic Corporation Forming method of performing forming on variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device
JP5270044B2 (ja) * 2010-10-01 2013-08-21 パナソニック株式会社 不揮発性記憶素子の製造方法および不揮発性記憶素子
WO2012070238A1 (ja) * 2010-11-24 2012-05-31 パナソニック株式会社 不揮発性記憶素子、その製造方法、不揮発性記憶装置及び不揮発性記憶素子の設計支援方法
US9251898B2 (en) 2011-02-10 2016-02-02 Panasonic Intellectual Property Management Co., Ltd. Method for programming nonvolatile memory element, method for initializing nonvolatile memory element, and nonvolatile memory device
KR20200115949A (ko) 2019-03-29 2020-10-08 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006075574A1 (ja) * 2005-01-14 2006-07-20 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とその製造方法
WO2008059701A1 (ja) * 2006-11-17 2008-05-22 Panasonic Corporation 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
WO2008075471A1 (ja) * 2006-12-19 2008-06-26 Fujitsu Limited 抵抗変化素子及びその製造方法
US20080278990A1 (en) * 2007-05-09 2008-11-13 Pragati Kumar Resistive-switching nonvolatile memory elements

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473332B1 (en) * 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing
JP4205938B2 (ja) * 2002-12-05 2009-01-07 シャープ株式会社 不揮発性メモリ装置
US7235407B2 (en) * 2004-05-27 2007-06-26 Sharp Laboratories Of America, Inc. System and method for forming a bipolar switching PCMO film
KR100593750B1 (ko) * 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
KR100693409B1 (ko) * 2005-01-14 2007-03-12 광주과학기술원 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
KR100622268B1 (ko) * 2005-07-04 2006-09-11 한양대학교 산학협력단 ＲｅＲＡＭ 소자용 다층 이원산화박막의 형성방법
JP3989506B2 (ja) * 2005-12-27 2007-10-10 シャープ株式会社 可変抵抗素子とその製造方法ならびにそれを備えた半導体記憶装置
JP4699932B2 (ja) * 2006-04-13 2011-06-15 パナソニック株式会社 抵抗変化素子とそれを用いた抵抗変化型メモリならびにその製造方法
KR101206034B1 (ko) * 2006-05-19 2012-11-28 삼성전자주식회사 산소결핍 금속산화물을 이용한 비휘발성 메모리 소자 및 그제조방법
JP5007724B2 (ja) * 2006-09-28 2012-08-22 富士通株式会社 抵抗変化型素子
JP5010891B2 (ja) * 2006-10-16 2012-08-29 富士通株式会社 抵抗変化型素子
WO2008117371A1 (ja) * 2007-03-23 2008-10-02 Fujitsu Limited 抵抗記憶素子及び不揮発性半導体記憶装置
KR101083166B1 (ko) * 2007-06-05 2011-11-11 파나소닉 주식회사 비휘발성 기억 소자 및 그 제조 방법, 및 그 비휘발성 기억소자를 이용한 비휘발성 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006075574A1 (ja) * 2005-01-14 2006-07-20 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とその製造方法
WO2008059701A1 (ja) * 2006-11-17 2008-05-22 Panasonic Corporation 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
WO2008075471A1 (ja) * 2006-12-19 2008-06-26 Fujitsu Limited 抵抗変化素子及びその製造方法
US20080278990A1 (en) * 2007-05-09 2008-11-13 Pragati Kumar Resistive-switching nonvolatile memory elements

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110608822A (zh) * 2018-06-15 2019-12-24 迈来芯科技有限公司 铂金属化
US11287345B2 (en) 2018-06-15 2022-03-29 Melexis Technologies Nv Sensor including oxygen getter metallic material for improved protection
CN110608822B (zh) * 2018-06-15 2022-05-27 迈来芯科技有限公司 铂金属化

Also Published As

Publication number Publication date
JP5400797B2 (ja) 2014-01-29
US20110233510A1 (en) 2011-09-29
JPWO2010064410A1 (ja) 2012-05-10
WO2010064410A1 (ja) 2010-06-10
US8445885B2 (en) 2013-05-21

Similar Documents

Publication Publication Date Title
CN102227809A (zh) 非易失性存储元件
US9397292B2 (en) Methods for forming resistive switching memory elements by heating deposited layers
US9030862B2 (en) Resistive-switching nonvolatile memory elements
US9331276B2 (en) Nonvolatile resistive memory element with an oxygen-gettering layer
US9178151B2 (en) Work function tailoring for nonvolatile memory applications
US8652923B2 (en) Nonvolatile memory device having an electrode interface coupling region
US8569104B2 (en) Transition metal oxide bilayers
CN103370790B (zh) 非易失性存储装置及其制造方法
JP5270044B2 (ja) 不揮発性記憶素子の製造方法および不揮発性記憶素子
WO2009140305A1 (en) Correlated electron material and process for making
US8351244B2 (en) Memory cell array, nonvolatile storage device, memory cell, and method of manufacturing memory cell array
CN102696107A (zh) 电阻变化型元件及其制造方法
JP5572749B2 (ja) 不揮発性記憶素子及びその製造方法
US11770985B2 (en) Resistive random access memory and method of fabricating the same
CN101689548B (zh) 非易失性存储元件、非易失性存储装置和向非易失性存储元件的数据写入方法
CN104871314B (zh) 存储元件和存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20111026