CN102208411A - 半导体装置、发光装置和电子设备 - Google Patents

半导体装置、发光装置和电子设备 Download PDF

Info

Publication number
CN102208411A
CN102208411A CN2011100814190A CN201110081419A CN102208411A CN 102208411 A CN102208411 A CN 102208411A CN 2011100814190 A CN2011100814190 A CN 2011100814190A CN 201110081419 A CN201110081419 A CN 201110081419A CN 102208411 A CN102208411 A CN 102208411A
Authority
CN
China
Prior art keywords
mentioned
electrode
connecting wiring
source electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100814190A
Other languages
English (en)
Other versions
CN102208411B (zh
Inventor
松田邦宏
松本广
田中幸一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soras Oled
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN102208411A publication Critical patent/CN102208411A/zh
Application granted granted Critical
Publication of CN102208411B publication Critical patent/CN102208411B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及半导体装置、发光装置和电子设备。半导体装置具有在基板上设置的第一晶体管和第二晶体管，上述第一晶体管的第一源电极和第一漏电极沿第一方向配置，上述第二晶体管的第二源电极和第二漏电极沿上述第一方向并按与上述第一源电极和上述第一漏电极相反的顺序配置。上述第一源电极和上述第二源电极通过源极连接布线连接，上述第一漏电极和上述第二漏电极通过漏极连接布线连接，上述第一栅电极和上述第二栅电极通过栅极连接布线连接，上述源极连接布线和上述漏极连接布线设置在除了与上述第一栅电极、上述第二栅电极以及上述栅极连接布线重叠的区域之外的区域。

Description

半导体装置、发光装置和电子设备
技术领域
本发明涉及半导体装置、发光装置和电子设备，特别是涉及在绝缘性的基板上具备具有反交错(inverted-stagger)构造的薄膜晶体管的半导体装置、应用了该半导体装置的发光装置、以及安装了该发光装置的电子设备。
背景技术
近年来，以便携式电话、数码相机/摄像机等便携式设备为代表，作为电视、个人计算机等电子设备的显示器、监视器，多是使用液晶显示装置、有机电致发光(EL)显示器、等离子体显示器等薄型显示器。
在这样的薄型显示器中，一般应用有源矩阵驱动方式，作为其显示面板、驱动驱动器，一般是使用在玻璃等绝缘性的基板上具备将硅薄膜用作沟道层的薄膜晶体管元件的面板构造。
作为设置在绝缘性的基板上的薄膜晶体管，公知有各种元件构造。在例如日本公开10-289910等中，记载了如下这样的具有沟道截断环(channel stopper)型的反交错构造(或底栅极构造)的薄膜晶体管：在半导体层的下层侧配置有栅电极，并设置成沟道保护层覆盖在半导体层的成为沟道层的区域上，源电极、漏电极设置在半导体层上，并且源电极、漏电极的一部分与沟道保护层重叠。
此外，在例如日本公开2001-264818等中记载了：在这样的具有反交错构造(或底栅极构造)的薄膜晶体管中，在半导体层上对源电极、漏电极进行构图形成时，会产生源电极、漏电极相对于沟道保护层的对准偏移。
在上述这样的具有反交错构造的薄膜晶体管中，当产生源电极、漏电极相对于沟道保护层的对准偏移时，会在薄膜晶体管的导通电流中产生偏差。因此，在将这样的薄膜晶体管用作上述的薄型显示器的显示面板、驱动驱动器的开关元件、驱动元件的情况下，会因对准偏移而招致显示画质的恶化、产品成品率的降低。
更具体地说，在具有电流驱动型的发光元件(例如有机EL元件)和用于使该发光元件发光驱动的驱动元件的像素中，在作为驱动元件而应用薄膜晶体管的情况下，当因上述的对准偏移而在供给到发光元件的发光驱动电流的电流值中产生偏差时，无法使像素以所希望的亮度灰度进行发光动作。由此，在具备将例如多个像素(发光元件)进行了二维排列的显示面板的显示器中，无法使画面整体以均匀的亮度发光，会招致显示画质的恶化、产品成品率的降低。
发明内容
本发明具有如下优点：能够提供一种能抑制因源电极、漏电极的对准偏移而引起的薄膜晶体管的导通电流的偏差的半导体装置、能使用其且具有良好的显示画质并且使产品的成品率提高的发光装置、以及安装了该发光装置的电子设备。
为了获得上述优点的本发明的半导体装置具备：基板；第一晶体管，设置在上述基板的上表面，并具有第一源电极、第一漏电极以及第一栅电极；第二晶体管，设置在上述基板的上表面，并具有第二源电极、第二漏电极以及第二栅电极；源极连接布线，电连接上述第一源电极和上述第二源电极；漏极连接布线，电连接上述第一漏电极和上述第二漏电极；以及栅极连接布线，电连接上述第一栅电极和上述第二栅电极，上述第一源电极和上述第一漏电极沿第一方向配置，上述第二源电极和上述第二漏电极沿上述第一方向且按与上述第一源电极和上述第一漏电极相反的顺序配置，上述源极连接布线和上述漏极连接布线设置在除了与上述第一栅电极、上述第二栅电极以及上述栅极连接布线重叠的区域之外的区域。
为了获得上述优点的本发明的发光装置是一种具有在基板上排列的多个像素的发光装置，其中，上述各像素具有发光元件和连接于该发光元件并驱动该发光元件的驱动元件，上述驱动元件具备：设置在上述基板的上表面并具有第一源电极、第一漏电极以及第一栅电极的第一晶体管；设置在上述基板的上表面并具有第二源电极、第二漏电极以及第二栅电极的第二晶体管；电连接上述第一源电极和上述第二源电极的源极连接布线；电连接上述第一漏电极和上述第二漏电极的漏极连接布线；以及电连接上述第一栅电极和上述第二栅电极的栅极连接布线，上述第一源电极和上述第一漏电极沿第一方向配置，上述第二源电极和上述第二漏电极沿上述第一方向且按与上述第一源电极和上述第一漏电极相反的顺序配置，上述源极连接布线和上述漏极连接布线设置在除了与上述第一栅电极、上述第二栅电极以及上述栅极连接布线重叠的区域之外的区域。
为了获得上述优点的本发明的电子设备具备：电子设备主体部；以及发光装置，被从电子设备主体部供给图像数据，根据该图像数据而被驱动，上述发光装置具有基板和排列在上述基板的上表面的多个像素，上述各像素具有发光元件和驱动该发光元件的驱动元件，上述驱动元件具备：设置在基板上并具有第一源电极、第一漏电极以及第一栅电极的第一晶体管；设置在基板上并具有第二源电极、第二漏电极以及第二栅电极的第二晶体管；电连接上述第一源电极和上述第二源电极的源极连接布线；电连接上述第一漏电极和上述第二漏电极的漏极连接布线；以及电连接上述第一栅电极和上述第二栅电极的栅极连接布线，上述第一源电极和上述第一漏电极沿第一方向配置，上述第二源电极和上述第二漏电极沿上述第一方向且按与上述第一源电极和上述第一漏电极相反的顺序配置，上述源极连接布线和上述漏极连接布线设置在除了与上述第一栅电极、上述第二栅电极以及上述栅极连接布线重叠的区域之外的区域。
附图说明
图1A是本构成例的半导体装置的概略俯视图。
图1B是本构成例的半导体装置的概略剖视图。
图1C是本构成例的半导体装置的概略剖视图。
图2A是表示在本构成例的半导体装置中所应用的晶体管的等效电路的图。
图2B是表示在本构成例的半导体装置中所应用的晶体管的等效电路的图。
图3是表示本发明的半导体装置的基本构造的其他例子的概略结构图。
图4A是针对本发明的半导体装置的比较例的半导体装置的概略俯视图。
图4B是针对本发明的半导体装置的比较例的半导体装置的概略剖视图。
图5A是比较例的薄膜晶体管的概略俯视图。
图5B是比较例的薄膜晶体管的概略俯视图。
图5C是比较例的薄膜晶体管的概略俯视图。
图5D是表示比较例的薄膜晶体管的元件特性的变化的图。
图6A是源电极和漏电极相对于沟道保护层在负方向上偏移的情况下的薄膜晶体管的概略俯视图。
图6B是未产生源电极和漏电极的对准偏移的情况下的薄膜晶体管的概略俯视图。
图6C是源电极和漏电极相对于沟道保护层在正方向上偏移的情况下的薄膜晶体管的概略俯视图。
图6D是表示薄膜晶体管中的源电极和漏电极的对准偏移量、与漏极-源极间电流的电流值及其偏差的关系的图。
图7A是本发明构成例的晶体管的概略俯视图(其1)。
图7B是表示本发明构成例的晶体管中的源电极、漏电极的对准偏移量与漏极-源极间电流的电流值的关系的图(其1)。
图8A是本发明构成例的晶体管的概略俯视图(其2)。
图8B是表示本发明构成例的晶体管中的源电极、漏电极的对准偏移量与漏极电流的电流值的关系的图(其2)。
图9A是本发明构成例的晶体管的概略俯视图(其3)。
图9B是表示本发明构成例的晶体管中的源电极、漏电极的对准偏移量与漏极-源极间电流的电流值的关系的图(其3)。
图10A是表示本发明构成例和比较例中的漏极-源极间电流相对于源电极、漏电极的对准偏移量的比较结果的图。
图10B是表示本发明构成例和比较例中的漏极-源极间电流相对于源电极、漏电极的对准偏移量的比较结果的图。
图11A是表示应用了本发明的半导体装置的显示装置的第一实施方式的概略框图。
图11B是表示应用了本发明的半导体装置的显示装置的像素的第一实施方式的等效电路图。
图12是表示第一实施方式的显示装置中所应用的像素的一个例子的平面布局图。
图13A是第一实施方式的显示装置中所应用的像素的主要部位剖视图。
图13B是第一实施方式的显示装置中所应用的像素的主要部位剖视图。
图13C是第一实施方式的显示装置中所应用的像素的主要部位剖视图。
图14A是表示应用了本发明的半导体装置的显示装置的第二实施方式的概略框图。
图14B是表示应用了本发明的半导体装置的显示装置的像素的第二实施方式的等效电路图。
图15A是表示应用了本发明的发光装置的数码相机/摄像机的构成例的立体图。
图15B是表示应用了本发明的发光装置的数码相机/摄像机的构成例的立体图。
图16是表示应用了本发明的发光装置的薄型电视的构成例的立体图。
图17是表示应用了本发明的发光装置的个人计算机的构成例的立体图。
图18是表示应用了本发明的发光装置的便携式电话的构成例的图。
具体实施方式
下面，针对本发明的半导体装置和发光装置以及电子设备，示出实施方式来详细地进行说明。
<半导体装置>
首先，针对本发明的半导体装置的基本构造，参照附图进行说明。
图1A、B、C是表示本发明的半导体装置的基本构造的一个例子(以下记述为“构成例”)的概略结构图。
图1A是本构成例的半导体装置的概略俯视图。
在此，在图1A所示的俯视图中，为了说明的方便，将附图左右方向记作x方向，将附图上下方向记作y方向(以下相同)。
图1B表示具有图1A所示的平面布局的半导体装置中的沿IA-IA线(本说明书中作为与图1A中所示的罗马数字“1”对应的记号，为了方便使用“I”。)的剖面。
图1C表示具有图1A所示的平面布局的半导体装置中的沿IB-IB线的剖面。
另外，在图1A、B、C中，将半导体装置中所应用的晶体管的电极示于中心，省略与外部的连接布线、布线层间的绝缘膜等。
图2A、B是表示本构成例的半导体装置中所应用的晶体管的等效电路的图。
图3是表示本发明的半导体装置的基本构造的其他例子的概略结构图。
如图1A、B、C所示，本构成例的半导体装置中所应用的晶体管TFT，在绝缘性的基板11上的特定方向(图1A中作为附图上下方向的y方向)上邻接设置的晶体管形成区域Rta、Rtb的各个区域中，具有沟道截断环型的反交错构造的薄膜晶体管(第一晶体管)TrA和薄膜晶体管(第二晶体管)TrB邻接设置。
此外，具有单一导体层，其在绝缘性的基板11上的上述特定方向上延伸设置，并跨晶体管形成区域Rta和Rtb地设置以形成两晶体管的栅电极Trg。薄膜晶体管TrA、TrB具有通过由该单一导体层构成的栅电极Trg来连接相互的栅电极Trg1、Trg2的元件构造。
在此，设由单一导体层构成的栅电极Trg的、晶体管形成区域Rta与Rtb之间的区域为栅极连接布线LNg。即，薄膜晶体管TrA和TrB经由连接布线LNg使栅电极相互连接。
也就是说，栅电极Trg具有薄膜晶体管TrA的第一栅电极Trg1、薄膜晶体管TrB的第二栅电极Trg2、以及栅极连接布线Lng。
薄膜晶体管TrA的第一栅电极Trg1配置于晶体管形成区域Rta内，薄膜晶体管TrB的第二栅电极Trg2配置于晶体管形成区域Rtb内，栅极连接布线LNg配置于晶体管形成区域Rta与Rtb之间。
第一栅电极Trg1、第二栅电极Trg2和栅极连接布线LNg不间断地连结起来。
第一栅电极Trg1、第二栅电极Trg2和栅极连接布线LNg一体形成。将第一栅电极Trg1、第二栅电极Trg2和栅极连接布线LNg一体化的是栅电极Trg。
薄膜晶体管TrA如图1A、B所示，具有栅电极(第一栅电极)Trg1、栅极绝缘膜12、半导体层SMC、沟道保护层BLa、杂质层OHM、源电极(第一源电极)Tras、以及漏电极(第一漏电极)Trad。源电极Tras和漏电极Trad分别是在半导体层SMC上的杂质层OHM上设置的电极。
薄膜晶体管TrB也是由与薄膜晶体管TrA相同的剖面构造构成，具有栅电极(第二栅电极)Trg2、栅极绝缘膜12、半导体层SMC、沟道保护层BLb、杂质层OHM、源电极(第二源电极)Trbs、以及漏电极(第二漏电极)Trbd。源电极Trbs和漏电极Trbd分别是在半导体层SMC上的杂质层OHM上设置的电极。
栅电极Trg1、栅电极Trg2以及栅极连接布线LNg设置在绝缘性的基板11的一面侧，被栅极绝缘膜12覆盖。
形成有沟道区的半导体层SMC分别设置于栅极绝缘膜12上的、包含栅电极Trg上并与晶体管形成区域Rta、Rtb对应的区域中。
沟道保护层BLa、BLb设置于各半导体层SMC上。
薄膜晶体管TrA的源电极Tras和漏电极Trad沿与上述特定方向正交的规定方向(x方向)，相分离并相互对置地配置。源电极Tras和漏电极Trad设置在半导体层SMC的上述规定方向的两端侧的上表面，并且，一部分在沟道保护层BLa的上述规定方向的两端侧的上表面的一部分延伸设置。而且，源电极Tras和漏电极Trad在该沟道保护层BLa的上表面分离且设置成对置。即，在沟道保护层BLa的两端侧，源电极Tras和漏电极Trad的一部分与沟道保护层BLa重叠(叠加)。
同样地，薄膜晶体管TrB的源电极Trbs和漏电极Trbd也与薄膜晶体管TrA相同地，沿上述规定方向(x方向)相分离且相互对置地配置。源电极Trbs和漏电极Trbd设置于半导体层SMC的上述规定方向的两端侧的上表面，并且，一部分在沟道保护层BLb的上述规定方向的两端侧的上表面的一部分延伸设置。而且，源电极Trbs和漏电极Trbd在该沟道保护层BLb的上表面分离且设置成对置。即，在沟道保护层BLb的两端侧，源电极Trbs和漏电极Trbd的一部分与沟道保护层BLb重叠(叠加)。
在源电极Tras和漏电极Trad与半导体层SMC之间设有由杂质层OHM构成的欧姆接触层，源电极Tras和漏电极Trad与半导体层SMC电连接。同样地，在源电极Trbs和漏电极Trbd与半导体层SMC之间设有由杂质层OHM构成的欧姆接触层，源电极Trbs和漏电极Trbd与半导体层SMC电连接。
而且，在半导体层SMC内的至少沟道保护层BLA、BLb的下表面侧的区域中，在薄膜晶体管TrA和薄膜晶体管TrB的动作时，形成有成为电流路径的沟道区。此时，薄膜晶体管TrA的源电极Tras和漏电极Trad与沟道保护层BLa的重叠区域(叠加区域)跟半导体层SMC内的沟道区重叠，薄膜晶体管TrB的源电极Trbs和漏电极Trbd与沟道保护层BLb的重叠区域(叠加区域)跟半导体层SMC内的沟道区重叠。
此外，在包含这样的薄膜晶体管TrA、TrB的基板11上，用于进行保护以免受外界环境所导致的腐蚀、损伤的保护绝缘膜13，设置成覆盖薄膜晶体管TrA、薄膜晶体管TrB以及栅极绝缘膜12。
在此，薄膜晶体管TrA的源电极Tras和漏电极Trad的y方向的尺寸(即，薄膜晶体管TrA的沟道宽度)Wca与薄膜晶体管TrB的源电极Trbs和漏电极Trbd的y方向的尺寸(即，薄膜晶体管TrB的沟道宽度)Wcb设定为相同(Wca＝Wcb)。
此外，薄膜晶体管TrA的源电极Tras和漏电极Trad以及薄膜晶体管TrB的源电极Trbs和漏电极Trbd均设置在同层，通过对在基板11上成膜的单一源极、漏极金属层进行构图，从而利用相同的工序一并形成。
此外，半导体层SMC在薄膜晶体管TrA中，例如，设置成与沟道保护层BLa和由源电极Tras和漏电极Trad构成的晶体管形成区域Rta的平面形状相匹配。此外，半导体层SMC在薄膜晶体管TrB中，设置成与沟道保护层BLb和由源电极Trbs和漏电极Trbd构成的晶体管形成区域Rtb的平面形状相匹配。
而且，在本构成例的半导体装置中所应用的晶体管TFT中，如图1A所示，薄膜晶体管TrA的源电极Tras和漏电极Trad以及薄膜晶体管TrB的源电极Trbs和漏电极Trbd设置成以被薄膜晶体管TrA、TrB所兼用的栅电极Trg(或各沟道保护层BLa、BLb)的宽度方向(x方向)的中心线CL(图1B、C中剖面的中心线)为基准配置在相反的位置。
即，如图1A所示，在薄膜晶体管TrA中，相对于中心线CL(或栅电极Trg和沟道保护层BLa)在附图左方侧设有源电极Tras，在附图右方侧设有漏电极Trad。另一方面，在薄膜晶体管TrB中，相对于中心线CL(或栅电极Trg和沟道保护层BLb)在附图右方侧设有源电极Trbs，在附图左方侧设有漏电极Trbd。
此外，在本构成例的半导体装置中所应用的晶体管TFT中，薄膜晶体管TrA的源电极Tras和薄膜晶体管TrB的源电极Trbs经由源极连接布线LNs连接。
在此，如图1A所示，源极连接布线LNs具有如下部件而构成：第一连接布线LNs1、LNs3，与源电极Tras和Trbs一体设置，对在基板11上成膜的单一源极、漏极金属层进行构图，在与源电极Tras和Trbs相同的工序中，由设置在同层的导体层形成；以及第二连接布线LNs2，由与源电极Tras、Trbs设置在不同层的导体层形成，经由接触孔CHsa、CHsb分别连接于上述第一连接布线。
源极连接布线LNs的第二连接布线LNs2例如与上述的栅电极Trg是相同层，相对于第一连接布线设置在下层侧，对在基板11上成膜的单一栅极金属层进行构图，由此，在与栅电极Trg相同的工序一并形成。
此外，如图1A、B、C所示，源极连接布线LNs在设定于基板11上的晶体管形成区域Rta、Rtb的外部，且在除去在与基板11的上表面的面方向即沿图1A所示的x方向和y方向延伸的平面的方向垂直的方向(图1B、C所示的IC方向)上与栅电极Trg和栅极连接布线LNg重叠的区域之外的区域中设置，薄膜晶体管TrA的源电极Tras和薄膜晶体管TrB的源电极Trbs在晶体管形成区域Rta、Rtb的外部连接。
薄膜晶体管TrA的漏电极Trad和薄膜晶体管TrB的漏电极Trbd经由漏极连接布线LNd连接起来。
在此，漏极连接布线LNd是第三连接布线，其与漏电极Trad和Trbd一体设置，对在基板11上成膜的单一源极、漏极金属层进行构图，由此，在与源电极Tras和漏电极Trad以及源电极Trbs和漏电极Trbd相同的工序中，由在同层设置的导体层形成。
此外，如图1A、B、C所示，漏极连接布线LNd也在设定于基板11上的晶体管形成区域Rta、Rtb的外部，且在除去在与基板11的上表面的面方向即沿图1A所示的x方向和y方向延伸的平面的方向垂直的方向(图1B、C所示的IC方向)上与栅电极Trg和栅极连接布线LNg重叠的区域之外的区域中设置，薄膜晶体管TrA的漏电极Trad和薄膜晶体管TrB的漏电极Trbd在晶体管形成区域Rta、Rtb的外部连接。
而且，具有上述这样的元件构造的晶体管TFT例如能够通过如图2A、B所示那样的等效电路来表示。即，本构成例的晶体管TFT中，薄膜晶体管TrA与薄膜晶体管TrB并联连接，并且，具有栅电极Trg被共用连接的电路构成，因此，实质上具有与具有将两者的沟道宽度Wca、Wcb合计后的沟道宽度Wca+Wcb的薄膜晶体管同等的驱动能力。
另外，在上述的构成例中，说明了如下情况，即，用于连接薄膜晶体管TrA的源电极Tras和薄膜晶体管TrB的源电极Trbs的源极连接布线LNs中的第一连接布线LNs1，由与源电极Tras和源电极Trbs设置在同层的导体层形成，用于连接薄膜晶体管TrA的漏电极Trad和薄膜晶体管TrB的漏电极Trbd的漏极连接布线LNd，由与漏电极Trad和漏电极Trbd设置在同层的导体层形成。然而，本发明的半导体装置中所应用的晶体管不限定于上述的构成例所示的元件构造。即，也可以是，用于连接薄膜晶体管TrA的源电极Tras和薄膜晶体管TrB的源电极Trbs的源极连接布线LNs中的第一连接布线LNs1，由与源电极Tras和源电极Trbs不同的导体层形成，用于连接薄膜晶体管TrA的漏电极Trad和薄膜晶体管TrB的漏电极Trbd的漏极连接布线LNd，由与漏电极Trad和漏电极Trbd不同的导体层形成。
此外，虽然在上述的构成例中，晶体管TFT是由在基板11上的y方向邻接设置的薄膜晶体管TrA和薄膜晶体管TrB构成的，但不限定于此。
构成晶体管TFT的薄膜晶体管TrA和薄膜晶体管TrB具有上述那样的相互连接关系，各晶体管的源电极和漏电极只要均沿着相同的方向配置即可。因此，例如也可以是，如图3所示，薄膜晶体管TrA、薄膜晶体管TrB的源电极和漏电极沿着x方向配置，各晶体管在x方向邻接设置。同样地，也可以是，薄膜晶体管TrA、薄膜晶体管TrB的源电极和漏电极沿y方向配置，各晶体管在y方向邻接设置。
进而，虽然薄膜晶体管TrA和薄膜晶体管TrB相接近地配置，但不限定于此。只要薄膜晶体管TrA和薄膜晶体管TrB具有上述那样的相互连接关系，则也可以两者以某程度分离配置。
总而言之，本发明的半导体装置中所应用的晶体管中，薄膜晶体管TrA和TrB的源电极彼此、漏电极彼此电连接。而且，只要将源电极彼此连接的连接布线、或将漏电极彼此连接的连接布线的任一方，经由与源极、漏极金属层不同的导体层所形成的连接布线相互连接即可。
因此，也可以是，上述构成例所示那样的用于连接薄膜晶体管TrA和TrB的源电极彼此的源极连接布线LNs以及用于连接漏电极彼此的漏极连接布线LNd的至少一方，连接于由与源极、漏极金属层不同的导体层例如源极、漏极金属层的下层或上层设置的导体层形成的连接布线。此外，也可以是，源极连接布线LNs和漏极连接布线LNd的至少一方是该下层或上层的导体层。另外，这样的元件构造的构成例会在后述的对发光元件的应用例中详细地进行说明。
(作用效果的验证)
接着，针对上述的半导体装置(晶体管)中的作用效果，示出比较例详细地进行说明。
在此，作为本发明的半导体装置的比较例，示出一般的具有沟道截断环型的反交错构造的薄膜晶体管，在验证了对准偏移带来的影响之后，对本发明的半导体装置(晶体管)的作用效果的优异性进行说明。
图4A、B是表示针对本发明的半导体装置的比较例的概略结构图。
图4A是比较例的半导体装置(薄膜晶体管)的概略俯视图。
图4B表示具有图4A所示的平面布局的半导体装置(薄膜晶体管)中的沿IIIB-IIIB线(本说明书中作为与图4A中所示的罗马数字“3”对应的记号，为了方便使用“III”。)的剖面。
在此，对于与图1A、B同等的构成，附加相同的附图标记，并简化说明。
如图4A、B所示，针对本发明的半导体装置的作为以往的构成的比较例，具有在绝缘性的基板11上设有公知的具有沟道截断环型的反交错构造的薄膜晶体管TrC的构成。在该薄膜晶体管TrC中，具有下述构成：源电极Trcs和漏电极Trcd设置在半导体层SMC上，并且，在设置于半导体层SMC上的沟道保护层BLc的、源电极Trcs和漏电极Trcd对置的方向(x方向)的两端侧的上表面的一部分中，源电极Trcs和漏电极Trcd的一部分隔着杂质层OHM延伸设置。即，在比较例的薄膜晶体管TrC中，在沟道保护层BLc的两端侧，设置成源电极Trcs和漏电极Trcd与沟道保护层BLc叠加(平面式重叠)。而且，在半导体层SMC内的至少沟道保护层BLc的下表面侧的区域中，在薄膜晶体管TrC的动作时，形成有成为电流路径的沟道区。此时，源电极Trcs和漏电极Trcd的叠加区域与在半导体层SMC中形成的沟道区平面式重叠。
在此，为了进行该比较例的晶体管与本发明的晶体管TFT的比较，薄膜晶体管TrC的沟道宽度Wcc设定为薄膜晶体管TrA和TrB的沟道宽度Wca、Wcb的合计(Wcc＝Wca+Wcb)。即，由薄膜晶体管TrA和TrB构成的晶体管TFT与薄膜晶体管TrC具有同等的驱动能力。
图5A～D是用于说明比较例的薄膜晶体管中的对准偏移及其影响的图。
图5A～C是用于说明比较例的薄膜晶体管中的、对准偏移所引起的沟道保护层BLc与源极Trcs、漏电极Trcd的叠加(平面式重叠)的状态的变化的概略俯视图。另外，在图5A～C中，为了方便，用粗框表示沟道保护层BLc与源电极、漏电极Trcs、Trcd叠加的区域。
图5D是表示薄膜晶体管TrC的元件特性(Vg-Ids特性)相对于对准偏移所引起的沟道保护层BLc与源电极、漏电极Trcs、Trcd的叠加状态变化的变化的图。
在图4A、B所示的公知的薄膜晶体管TrC中，在形成源电极Trcs和漏电极Trcd时，一般使用利用了光掩模的光刻蚀法。此时，有时会在光掩模相对于设计的图案的对位中产生微小的位置偏移，或基板11上所形成的各种膜的加工尺寸因基板上的地点不同而有微小的不同，或因制造工序中的对基板11的物理、化学的处理等而在基板11产生微小的翘曲或变形。其结果是，如图5A～C所示，有时会产生源电极、漏电极Trcs、Trcd相对于栅电极Trg或沟道保护层BLc在上下方向或左右方向或者其两方向上偏移形成的对准偏移。
在此，为了简化说明，在图5A～C中，对源电极、漏电极Trcs、Trcd的对准偏移相对于沟道保护层BLc在附图左右方向(图4A所示的x方向)产生的情况进行说明。图5A表示源电极、漏电极Trcs、Trcd因对准偏移而相对于沟道保护层BLc在附图左方向偏移的情况，图5C表示源电极、漏电极Trcs、Trcd因对准偏移而相对于沟道保护层BLc在附图右方向偏移的情况。此外，图5B表示在源电极、漏电极Trcs、Trcd不产生对准偏移的情况。
而且，在产生了这样的源电极、漏电极Trcs、Trcd的对准偏移的情况下，薄膜晶体管的元件特性(Vg-Ids特性)按图5D所示那样进行变化。
另外，在此，作为一个例子，示出在n沟道型的非晶硅薄膜晶体管(n-chTFT)中，设定为沟道比W/L＝10、漏极、源极间电压Vds＝10V的情况下的、从漏电极Trcd流向源电极Trcs方向的漏极-源极间电流Ids相对于栅极电压Vg的关系。此外，在图5D中，为了使元件特性的举动明确化而利用对数标尺表示纵轴的漏极-源极间电流Ids。
如图5B所示，未产生对准偏移的薄膜晶体管TrC的元件特性(Vg-Id特性)的举动如图5D的特性线SPb所示，以栅极电压Vg＝0V为边界线，在作为正的电压侧的导通区域中，漏极-源极间电流Ids示出例如1.0×10-6A左右的电流值。在作为负的电压侧的截止区域中，示出例如1.0×10-12A左右的电流值。
另一方面，如图5A所示，在源电极、漏电极Trcs、Trcd因对准偏移而相对于沟道保护层BLc在附图左方向偏移的情况，即，在源电极Trcs侧的叠加尺寸变小、漏电极Trcd侧的叠加尺寸变大的方向上产生了对准偏移的情况下，如图5D的特性线SPa所示，薄膜晶体管TrC的元件特性在栅极电压Vg为正的电压侧的导通区域中，漏极-源极间电流(导通电流)Ids的电流值与上述特性线SPb相比示出变大的趋势。
另一方面，如图5C所示，在源电极、漏电极Trcs、Trcd因对准偏移而相对于沟道保护层BLc在附图右方向偏移的情况，即，在源电极Trcs侧的叠加尺寸变大、漏电极Trcd侧的叠加尺寸变小的方向上产生对准偏移的情况下，如图5D的特性线SPc所示，薄膜晶体管TrC的元件特性在导通区域中，漏极-源极间电流(导通电流)Ids的电流值与上述特性线SPb相比示出变小的趋势。
这样，通过源电极、漏电极Trcs、Trcd相对于沟道保护层BLc在附图左右方向偏移，从而会使漏极-源极间电流(导通电流)Ids增减。
在将这样的薄膜晶体管TrC用作例如作为电流驱动型的发光元件的有机EL元件的驱动晶体管、将具有该有机EL元件和该驱动晶体管的多个像素排列设置在显示区域的显示面板中，各像素的有机EL元件的发光亮度大致与在该像素的驱动晶体管中流动的漏极-源极间电流Ids的电流值成比例。因此，为了在显示面板的显示区域的面内获得均匀的发光，需要抑制各像素的驱动晶体管(薄膜晶体管)的、相对于规定的栅极电压Vg的漏极-源极间电流Ids的电流值的偏差。
在此，验证源电极、漏电极Trcs、Trcd的、相对于沟道保护层BLc的对准偏移的值与漏极-源极间电流(导通电流)Ids的电流值的偏差的关系。
图6A～D是表示薄膜晶体管中的源电极、漏电极的相对于沟道保护层BLc的对准偏移量与漏极-源极间电流的电流值的偏差的关系的图。
在此，图6A、B、C是用于说明对准偏移的状态与对准偏移量的关系的图，设源电极Trcs和漏电极Trcd对置的方向为x方向、设与其正交的沟道保护层BLc的长边方向为y方向。而且，设从源电极Trcs向漏电极Trcd的方向为x方向的正方向，设从漏电极Trcd向源电极Trcs的方向为x方向的负方向。
图6A表示源电极、漏电极Trcs、Trcd相对于沟道保护层BLc在负x方向偏移的情况，图6C表示源电极、漏电极Trcs、Trcd相对于沟道保护层BLc在正x方向偏移的情况。图6B表示未产生对准偏移的情况。
设图6B所示的未产生源电极Trcs与漏电极Trcd的对准偏移时的、在对置的源电极Trcs与漏电极Trcd之间的中央位置引出的线为基准线SL。而且，设如图6A或图6C所示产生对准偏移时的、在源电极Trcs与漏电极Trcd之间的中央引出的中央线SDC相对于上述基准线SL的x方向的距离，为对准偏移量。在图6A所示的对准偏移中，对准偏移量为负的值，在图6C所示的对准偏移中，对准偏移量为正的值。
接着，图6D是表示薄膜晶体管中的源电极、漏电极的上述对准偏移量与漏极-源极间电流的电流值及其偏差的关系的图。
在此，漏极-源极间电流在n沟道型的非晶硅薄膜晶体管(n-ch TFT)设定为栅极绝缘膜的膜厚400nm、沟道保护膜BLc的膜厚240nm、与源电极Trcs和漏电极Trcd的y方向的宽度对应的沟道宽度W＝350μm、与沟道保护膜BLc的x方向的宽度对应的沟道长L＝7.4μm、且栅极电压Vg＝5V、漏极电压Vd＝10V的情况下，是在源电极与漏电极间流动的电流。
在图6D中，SP1示出在漏极(D)→源极(S)方向流动的漏极-源极间电流Ids相对于上述对准偏移量的变化特性。
SP2表示在源极(S)→漏极(D)方向流动的漏极-源极间电流Ids的变化特性。
SP3表示相对于对准偏移量的SP1和SP2中的漏极-源极间电流Ids的电流值之差的、相对于没有对准偏移时的漏极-源极间电流Ids的电流值的比率，并表示在显示面板的显示区域的面内排列的多个像素的各像素中设置为驱动晶体管的薄膜晶体管中所流动的漏极-源极间电流Ids的、因对准偏移而产生的电流值的偏差的程度。也就是说，对准偏移由于是源电极、漏电极Trcs、Trcd与沟道保护层BLc的相对位置偏移，所以在有规定量的对准偏移时，在作为驱动晶体管的多个薄膜晶体管中，有可能混合存在源电极、漏电极Trcs、Trcd相对于沟道保护层BLc在正x方向产生规定量的对准偏移的薄膜晶体管、和在负x方向产生相同量的对准偏移的薄膜晶体管。SP3表示在这样的情况下产生的各薄膜晶体管中流动的漏极-源极间电流Ids的电流值之差的、相对于没有对准偏移时的比率。
图4中，如SP1、SP2所示，在没有对准偏移的状态(对准偏移量＝0.0)下漏极-源极间电流Ids示出相同电流值。而且，伴随着对准偏移量在正负两方向变大，在漏极(D)→源极(S)方向流动的漏极-源极间电流Ids与在源极(S)→漏极(D)方向流动的漏极-源极间电流Ids之差变大，在面内的各薄膜晶体管中流动的漏极-源极间电流Ids的偏差变大。
把将具有这样的特性的薄膜晶体管作为驱动晶体管的多个像素，按如上所述地排列设置在显示面板的显示区域，为了在显示区域的面内获得均匀的发光，薄膜晶体管的、漏极电流(导通电流)Id相对于规定的栅极电压Vg的面内偏差需要大致成为±10％或者小于±10％的值。因此，如图4所示，源电极、漏电极的对准偏移量需要大致控制成±0.2μm或者小于±0.2μm的值。
然而，在大面积的显示面板中所使用的基板中，在该基板的整个区域中，将源电极、漏电极的对准偏移量控制成±0.2μm或者小于±0.2μm的值，这在目前的制造技术中是非常困难的。因此，会使各薄膜晶体管的导通电流特性的偏差大于±10％，导致产品成品率的降低、显示画质的恶化。
接着，针对本发明构成例的晶体管TFT，利用与上述相同的条件来验证相对于源电极Tras、Trbs、和漏电极Trad、Trbd的对准偏移量的漏极-源极间电流Ids的电流值。
图7A、B～图9A、B是表示本发明构成例的晶体管TFT中的源电极、漏电极的对准偏移量与漏极电流的电流值的关系的图。
在此，在图7A、B～图9A、B中，在漏极(D)→源极(S)方向流动的漏极-源极间电流Ids以及在源极(S)→漏极(D)方向流动的漏极-源极间电流Ids相对于源电极Tras、Trbs和漏电极Trad、Trbd的对准偏移量的变化，与图4D所示的情况同样地，用SP1、SP2表示。
如图1A、B、图2A、B所示，本发明构成例的晶体管TFT具有薄膜晶体管TrA和薄膜晶体管TrB并联连接并且兼用作栅电极Trg的构成。
此外，如图1A、B所示，上述构成例的晶体管TFT具有薄膜晶体管TrA的源电极Tras和漏电极Trad与薄膜晶体管TrB的源电极Trbs和漏电极Trbd以中心线CL为基准在x方向配置为成为相互相反的位置的电路构成。
由此，本发明构成例的晶体管TFT的薄膜晶体管TrA的、从漏电极Trad向源电极Tras方向流动的漏极-源极间电流Ids相对于对准偏移量的变化特性，成为如图7B～图9B所示的SP1。此外，晶体管TFT的薄膜晶体管TrB的、从漏电极Trbd向源电极Trbs方向流动的漏极-源极间电流Ids相对于对准偏移量的变化特性，成为图7B～图9B所示的SP2。
在本发明构成例的晶体管TFT中，如图7A所示，在没有对准偏移的状态(对准偏移量＝0.0)下，在图7B中，如箭头P0所示，SP1、SP2中的漏极电流Id示出相同电流值，作为晶体管TFT的导通电流，流过作为它们的合计的大致4.6(＝2.3+2.3)μA的电流。
另一方面，如图8A所示，在对准偏移在x、y轴的正方向产生、其偏移量为+1.0μm的情况下，在图8B中，如箭头P1所示，漏极电流Id在SP1中变小，在SP2中变大。而且，作为晶体管TFT的导通电流，流过作为它们的合计的大致5.1(＝1.7+3.4)μA的电流。
此外，如图9A所示，在对准偏移在x、y轴的负方向产生、其偏移量为-1.0μm的情况下，在图9B中，如箭头P2所示，漏极电流Id在SP1中变大，在SP2中变小。而且，作为晶体管TFT的导通电流Id，流过作为它们的合计的大致5.1(＝3.4+1.7)μA的电流。
将这样的本发明构成例的晶体管TFT与比较例的薄膜晶体管TrC中的漏极电流相对于源电极、漏电极的对准偏移量的比较结果示于图10A、B。
在此，图10A是漏极电流Id相对于源电极、漏电极的对准偏移量的实测值的比较结果。图10B是以未产生对准偏移时(对准偏移量＝0μm)为基准，将图10A所示的实测值进行标准化后的漏极电流的比较结果。
在此，在图10A中，表示在晶体管TFT和薄膜晶体管TrC中，在设定为沟道宽度(在晶体管TFT中薄膜晶体管TrA、TrB的合计的沟道宽度)W＝700μm、沟道长L＝7.4μm、栅极电压Vg＝5V、漏极电压Vd＝10V的情况下的漏极电流Id的电流值。
如图10A、B所示，在比较例的薄膜晶体管TrC中，当产生±1μm左右的源电极、漏电极的对准偏移量时，漏极电流(导通电流)Id最大变动50％左右。与此相对，在本发明中，漏极电流(导通电流)Id的变动抑制到最大10％左右。
因此，在将本发明的薄膜晶体管按如上所述应用于大面积的显示面板中的各像素的驱动晶体管的情况，与以往的构成相比，能抑制因源电极、漏电极的对准偏移引起的薄膜晶体管的导通电流的偏差的产生，能实现具有良好的显示画质并且可使产品的成品率提高的显示装置。
另外，在本发明构成例的晶体管TFT中，如图1A、B所示，示出了如下这样的元件构造：在基板11上使晶体管形成区域Rta、Rtb接近地设置，将薄膜晶体管TrA、TrB的源电极彼此、此外漏电极彼此，利用设置于上述晶体管形成区域Rta、Rtb的外部的连接布线进行连接。
在此，在布局设计上，还考虑使上述的晶体管形成区域Rta、Rtb相互分离设定，在其间隙设置连接布线，将源电极彼此、此外漏电极彼此直接连接起来。然而，在这样的元件构造中具有如下这样的问题。
第一是，由于使晶体管形成区域Rta、Rtb相互分离，所以包含薄膜晶体管TrA、TrB的晶体管TFT整体的形成区域的面积变大。特别是，在将那样的晶体管实际应用于显示装置的像素等的情况下，会产生通过晶体管的形成面积变大而制约了像素的开口率的降低、布局设计的自由度等的问题。另外，对于将本发明构成例的晶体管TFT应用于显示装置的像素的构成例，将在后面详细叙述。
第二是，邻接配设的薄膜晶体管TrA、TrB的栅电极由单一导体层构成，即使在晶体管形成区域Rta与Rtb的间隙，也延伸设置有形成该栅电极Trg的导体层。在此，当在晶体管形成区域Rta与Rtb的间隙设置连接布线时，形成连接布线和栅电极Trg的导体层在相对于基板11的上表面的面方向垂直的方向上重叠配置，连接布线与栅电极Trg间的寄生电容会增加。该寄生电容的增加会产生对薄膜晶体管TrA、TrB的动作给予影响并对显示动作给予影响的弊病。
第三是，特别是在反交错构造的薄膜晶体管中，由于半导体层设置在栅电极的形成层的上方，所以具有半导体层与其他布线层的距离比较短的元件构造。在此，当在晶体管形成区域Rta与Rtb的间隙设置连接布线时，有时该连接布线会设置在薄膜晶体管TrA或TrB的沟道形成区域的较近处。在该情况下，会产生连接布线作为伪栅电极发挥功能(顶栅效应(top-gate effect))、对沟道形成给予影响、对显示动作给予影响的弊病。
对于这样的问题，在本发明构成例中，在晶体管形成区域Rta、Rtb的外部且在垂直方向上不与栅电极Trg和栅极连接布线LNg重叠的区域中将薄膜晶体管TrA、TrB的源电极彼此、漏电极彼此连接。由此，能够使薄膜晶体管TrA、TrB极为接近地配置，能够抑制晶体管TFT的形成区域发生大型化，并且，能够抑制连接布线所引起的寄生电容的增加、顶栅效应的影响。
<对发光装置的应用例>
接着，对能应用上述的构成例所示的半导体装置(晶体管)的发光装置(显示装置)和像素进行说明。在此，在以下所示的应用例中，说明对具备二维排列了具有有机EL元件的多个像素的有机EL显示面板的显示装置，应用本发明的晶体管的情况。
(第一实施方式)
图11A、B是表示应用了本发明的半导体装置的显示装置的第一实施方式的概略结构图。
图11A是表示本实施方式的显示装置的概略框图，图11B是本实施方式的显示装置中所应用的像素的等效电路图。
如图11A所示，第一实施方式的显示装置(发光装置)100大体上具有：二维排列有多个像素PIX的显示面板(发光面板)110、用于将各像素PIX设定为选择状态的选择驱动器(选择驱动电路)120、用于对各像素PIX供给与图像数据相应的灰度信号的数据驱动器(信号驱动电路)130、以及控制器140。
而且，如图11B所示，在本实施方式的显示面板110中排列的像素PIX具备发光驱动电路DC和作为电流驱动型的发光元件的有机EL元件OEL。
发光驱动电路DC例如如图11B所示具备晶体管Tr11、晶体管Tr12A、Tr12B和电容器Cs。
晶体管(选择晶体管)Tr11中，栅极端子连接于选择线Ls，漏极端子连接于数据线Ld，源极端子连接于接点N11。
晶体管(驱动晶体管)Tr12A、Tr12B中，分别是栅极端子连接于接点N11，漏极端子经由各接点N13、N14连接于施加高电位的电源电压Vsa的电源线La，源极端子连接于接点(contact point)N12。
电容器Cs连接于接点N11和接点N12间。
此外，有机EL元件(显示元件)OEL中，阳极(阳极；成为阳极电极的像素电极)连接于上述发光驱动电路DC的接点N12，阴极(阴极；成为阴极电极的对置电极)连接于规定的低电位电源(基准电压Vsc；例如接地电位Vgnd)。
在此，晶体管Tr11、Tr12A、Tr12B均应用n沟道型的薄膜晶体管。此外，晶体管Tr12A、Tr12B应用具有上述的构成例所示那样的元件构造的薄膜晶体管TrA、TrB。
连接于像素PIX的选择线Ls配设于显示面板110的行方向(图11A的左右方向)，并连接于选择驱动器120。此外，数据线Ld配设于显示面板110的列方向(图11A的上下方向)，并连接于数据驱动器130。
控制器140基于从显示装置100的外部供给的图像数据，生成由包含亮度灰度数据的数字数据构成的显示数据，并供给到数据驱动器130。
此外，控制器140基于根据图像数据生成或提取出的定时信号，控制选择驱动器120和数据驱动器130的动作状态，生成并输出用于执行显示面板110中的规定的图像显示动作的选择控制信号和数据控制信号。
而且，具备具有这样的电路构成的像素PIX的显示装置的显示驱动动作，首先，在规定的选择期间，在对选择线Ls施加选择电平(高电平)的选择电压Vsel使晶体管Tr11进行导通动作的状态(选择状态)下，将与图像数据相应的电压值的灰度电压Vdata施加到数据线Ld。由此，经由晶体管Tr11对接点N11施加与灰度电压Vdata相应的电位。由此，在晶体管Tr12A、Tr12B的漏极、源极间流过与灰度电压Vdata相应的发光驱动电流，使有机EL元件OEL发光。此时，对电容器Cs蓄积(充电)基于灰度电压Vdata的电荷。
接着，在非选择期间中，对选择线Ls施加非选择电平(低电平)的选择电压Vsel使晶体管Tr11进行截止动作(非选择状态)。此时，保持蓄积于电容器Cs的电荷，对接点N11施加与灰度电压Vdata相当的电压，由此，在晶体管Tr12A、Tr12B的漏极、源极间流过与上述的发光动作状态(选择期间)同等的电流值的发光驱动电流，有机EL元件OEL持续发光状态。而且，通过使这样的显示驱动动作针对显示面板110的全部像素PIX按各行依次执行，从而显示所希望的图像信息。
接着，对具有上述那样的电路构成的像素(发光驱动电路和有机EL元件)的具体的器件构造(平面布局和剖面构造)进行说明。
在此，对具有在设置于基板的一面侧的有机EL元件OEL的有机EL层中发出的光、透过透明的基板射出到视场侧(基板的其他面侧)的底部发射型的发光构造的有机EL显示面板进行表示。
图12是表示本实施方式的显示装置中所应用的像素的一个例子的平面布局图。
在图12中，主要示出设有图11B所示的发光驱动电路DC的各晶体管和布线等的层，为了使各晶体管的电极和各布线层变得清楚，为了方便，施加阴影线进行表示。在此，施加了相同阴影线的电极和布线层设置在同层。另外，设置在同层的布线层是指在例如绝缘膜上等的一个层上同时通过相同的材料形成的布线层，该布线层的下层侧的层构造并不局限于相同。
图13A～C表示本实施方式的显示装置中所应用的像素的主要部位剖视图。
在此，图13A～C表示具有图12所示的平面布局的像素中的沿XIIC-XIIC～XIIE-XIIE线(本说明书中作为与图12中所示的罗马数字“12”对应的记号，为了方便使用“XII”。)的剖面。
具体地说，如图12、图13A～C所示，图11B所示的像素PIX按每个设定于玻璃等透明的绝缘性的基板11的一面侧(图13的上表面一侧)的像素形成区域Rpx来设置。
在图12所示的像素PIX中，在像素形成区域Rpx的附图上方和下方的边缘区域，分别在行方向(附图左右方向)配设有选择线Ls和电源线La。另一方面，在像素形成区域Rpx的附图左方侧的边缘区域，与选择线Ls和电源线La正交地在列方向(附图上下方向)配设数据线Ld。此外，在图12所示的像素PIX中，例如如图13A～C所示，设置有在像素形成区域Rpx内的EL元件形成区域Rel设有开口部的间隔壁层14。
选择线Ls例如如图12所示，设置在比数据线Ld、电源线La靠下层侧(基板11侧)。在此，选择线Ls由与晶体管Tr11的栅电极Tr11g同层设置的导体层形成。
数据线Ld例如如图12、图13A～C所示，设置在比电源线La靠上层侧。在此，数据线Ld经由接触孔CH11连接于晶体管Tr11的漏电极Tr11d。
电源线La例如如图12、图13A～C所示，设置在比数据线Ld靠下层侧。电源线La由例如与Tr12B的源电极Tr12bs同层设置的导体层形成。电源线La经由各接触孔CH13、CH15分别单独地连接于引出布线LNad、LNbd。
晶体管Tr11具有公知的反交错构造的薄膜晶体管构造，如图12所示，栅电极Tr11g与上述选择线Ls一体形成，漏电极Tr11d经由接触孔CH11连接于数据线Ld，漏电极Tr11d连接于晶体管Tr12A、Tr12B所共用的栅电极Tr12g。
此外，在图12中，BL11是沟道保护层。
此外，晶体管Tr12A、Tr12B具有与构成上述的构成例所示的晶体管TFT的薄膜晶体管TrA、TrB同等的元件构造。
如图12、图13A～C所示，晶体管Tr12A、Tr12B以兼用的方式设置有由单一导体层形成的栅电极Tr12g。具体地说，栅电极Tr12g具有晶体管Tr12A的第一栅电极Tr12ga、晶体管Tr12B的第二栅电极Tr12gb、以及栅极连接布线LNg。第一栅电极Tr12ga与晶体管Tr12A的沟道保护层BLa相对，栅极绝缘膜12和半导体层SMC被夹持于第一栅电极Tr12ga与沟道保护层BLa之间。第二栅电极Tr12gb与晶体管Tr12B的沟道保护层BLb相对，栅极绝缘膜12和半导体层SMC被夹持于第二栅电极Tr12gb与沟道保护层BLb之间。栅极连接布线LNg配置在跨晶体管Tr12A与Tr12B之间的区域。第一栅电极Tr12ga、第二栅电极Tr12gb和栅极连接布线LNg不间断地连结。第一栅电极Tr12ga、第二栅电极Tr12gb和栅极连接布线LNg一体形成。将第一栅电极Tr12ga、第二栅电极Tr12gb和栅极连接布线LNg一体化的是栅电极Tr12g。
漏电极Tr12ad、Tr12bd分别经由接触孔CH12、CH14单独地连接于引出布线LNad、LNbd，引出布线LNad、LNbd经由电源线La相互导通。
引出布线LNad、LNbd设置在除了与晶体管Tr12A、Tr12B的栅电极Tr12g在俯视中重叠的区域之外的区域中。引出布线LNad、LNbd例如由与数据线Ld同层设置的导体层形成。
源电极Tr12as、Tr12bs分别经由由与源电极Tr12as、Tr12bs同层设置的导体层形成的引出布线LNas、LNbs，共同连接于有机EL元件OEL的像素电极15。
引出布线LNas、LNbs设置在除了与晶体管Tr12A、Tr12B的栅电极Tr12g在俯视中重叠的区域之外的区域中。
另外，在图12中，BL12a、BL12b是沟道保护层。
晶体管Tr11和晶体管Tr12A、Tr12B被层间绝缘膜13a和保护绝缘膜13b覆盖。
在此，引出布线LNas、LNbs和像素电极15对应于上述构成例中的源极连接布线LNs，引出布线LNad、LNbd以及电源线La对应于上述构成例中的漏极连接布线LNd。
如图12、图13A～C所示，有机EL元件OEL具有依次层叠了上述像素电极(阳极电极)15、有机EL层(发光功能层)16和对置电极(阴极电极)17的元件构造。
在此，在本实施方式中，由于有机EL元件OEL具有底部发射型的发光构造，所以像素电极15通过锡掺杂氧化铟(ITO)等透明的电极材料形成。另一方面，对置电极17包含铝单体、铝合金等光反射率高的电极材料而形成。
如图12、图13A～C所示，有机EL层16设置在通过间隔壁层14上设置的开口部所划分的EL元件形成区域Rel露出的像素电极15上。有机EL层16由例如空穴注入层(或包含空穴注入层的空穴输送层)16a和电子输送性发光层16b形成。对置电极17相对于在基板11上排列的各像素PIX的像素电极15，以共同对置的方式，通过单一电极层(全面电极)形成。
如上所述，在本实施方式的像素PIX中，成为驱动晶体管的晶体管Tr12A、Tr12B的源电极Tr12as、Tr12bs经由由与源电极Tr12as、Tr12bs同层设置的导体层形成的引出布线LNas、LNbs，并经由像素电极15电连接。
此外，晶体管Tr12A、Tr12B的漏电极Tr12ad、Tr12bd分别连接于引出布线LNad、LNbd。而且，该引出布线LNad和LNbd经由电源线La相互电连接。
即，本实施方式的像素PIX中所应用的驱动晶体管具有：晶体管Tr12A和Tr12B并联连接并且兼用由单一导体层构成的栅电极Tr12g的元件构造。
在此，引出布线LNad、LNbd由与数据线Ld同层设置的导体层形成，在漏电极Tr12ad、Tr12bd的上层配设为呈平面式重叠。
此外，引出布线LNad、LNbd、LNas、LNbs设置在除了与晶体管Tr12A、Tr12B的栅电极Tr12g在俯视中重叠的区域之外的区域中。
因此，在本实施方式中，由于作为像素PIX的驱动晶体管能够应用本发明的半导体装置(晶体管)，所以能够抑制因源电极、漏电极的对准偏移引起的晶体管的导通电流的偏差，并且，能抑制连接布线所带来的寄生电容的增加、顶栅效应的影响，能够实现具有良好的显示画质并且可使产品的成品率提高的显示装置。
此外，在由这样的晶体管Tr12A、Tr12B构成的驱动晶体管的元件构造中，使漏电极Tr12ad、Tr12bd相互经由与该漏电极Tr12ad、Tr12bd不同层的引出布线LNad、LNbd连接起来。由此，能够呈平面式重叠配设该漏电极Tr12ad、Tr12bd和引出布线LNad、LNbd。
因此，由于能够削减或删除在晶体管形成区域外用于配设连接源电极彼此和漏电极彼此的布线的连接区域(在该情况下为源极、漏极方向的区域)，所以能够使像素的开口率(opening ratio)维持或提高。
(第二实施方式)
接着，参照附图对应用了本发明的发光装置的显示装置的第二实施方式进行说明。
图14A、B是表示应用了本发明的半导体装置的显示装置的第二实施方式的概略结构图。
图14A是表示本实施方式的显示装置的概略框图。
图14B是本实施方式的显示装置中所应用的像素的等效电路图。
在此，对于与上述的第一实施方式同等的构成，附加相同或同等的附图标记并简化其说明。
如图14A所示，第二实施方式的显示装置100除了第一实施方式所示的构成之外，还具有具备电源驱动器150的构成。
此外，在本实施方式的显示面板110中排列的像素PIX与上述的第一实施方式同样，例如如图14B所示，具备发光驱动电路DC和有机EL元件OEL。
发光驱动电路DC例如如图14B所示，具备晶体管Tr21、Tr22、晶体管Tr23A、Tr23B、以及电容器Cs。
晶体管(选择晶体管)Tr21中，栅极端子连接于选择线Ls，漏极端子连接于电源线La，源极端子连接于接点N21。
晶体管(选择晶体管)Tr22中，栅极端子连接于选择线Ls，源极端子连接于数据线Ld，漏极端子连接于接点N22。
晶体管(驱动晶体管)Tr23A、Tr23B中，分别是栅极端子连接于接点N21，漏极端子连接于电源线La，源极端子连接于接点N22。
电容器Cs设置成连接于接点21与接点N22。
连接于像素PIX的电源线La配设于显示面板110的行方向(图14A的左右方向)，并连接于电源驱动器150。
此外，有机EL元件OEL中，阳极(阳极；成为阳极电极的像素电极)连接于上述发光驱动电路DC的接点N22，阴极(阴极；成为阴极电极的对置电极)连接于规定的低电位电源(基准电压Vsc；例如接地电位Vgnd)。
在此，在本实施方式中也是，晶体管Tr23A、Tr23B应用具有上述的构成例所示那样的元件构造的薄膜晶体管TrA、TrB。
而且，具备具有这样的电路构成的像素PIX的显示装置的显示驱动动作，首先，在选择期间中，对选择线Ls施加选择电平(高电平)的选择电压Vsel，并且，在对电源线La施加非发光电平(基准电压Vsc以下的电压电平；例如负电压)的电源电压Vsa的状态(选择状态)下，将与图像数据相应的负的电压值的灰度电压Vdata施加到数据线Ld。由此，经由晶体管Tr22对接点N22施加与灰度电压Vdata相应的电位。
由此，与在晶体管Tr23A、Tr23B的栅极、源极间产生的电位差相应的写入电流，从电源线La经由晶体管Tr23A、Tr23B、晶体管Tr22向数据线Ld方向流动。此时，在电容器Cs中，蓄积与在接点N21和N22间产生的电位差相应的电荷。
此时，施加于有机EL元件OEL的阳极(接点N22)的电位由于低于阴极的电位(基准电压Vsc)，所以在有机EL元件OEL中不流过电流，有机EL元件OEL不发光(非发光动作)。
接着，在上述选择期间结束后的非选择期间中，对选择线Ls施加非选择电平(低电平)的选择电压Vsel使晶体管Tr21，Tr22进行截止动作(非选择状态)。此时，由于在电容器Cs中保持着在选择期间蓄积的电荷，所以晶体管Tr23A、Tr23B维持导通状态。
而且，通过对电源线La施加发光电平(高于基准电压Vsc的电压电平)的电源电压Vsa，从而从电源线La经由晶体管Tr23A、Tr23B，在有机EL元件OEL中流过与写入电流大致同等的发光驱动电流。
由此，各像素PIX的有机EL元件OEL以与写入动作时写入的图像数据(灰度电压Vdata)相应的亮度灰度发光，在显示面板110显示所希望的图像信息。
这样，在本实施方式中也与上述的第一实施方式同样，能够对作为像素PIX的驱动晶体管的晶体管Tr23A、Tr23B应用本发明的晶体管。由此，能够抑制因源电极、漏电极的对准偏移引起的晶体管的导通电流的偏差，并且，能够抑制连接布线所带来的寄生电容的增加、顶栅效应的影响，能够实现具有良好的显示画质并且可使产品的成品率提高的显示装置。
另外，虽然对本实施方式的显示装置中所应用的像素PIX的具体的器件构造(平面布局和剖面构造)省略了说明，但是其能够良好地应用上述的第一实施方式所示的构造。
此外，虽然在上述的各实施方式中，对应用于用来对具有有机EL元件的像素进行发光驱动的发光驱动电路的情况进行了说明，但是本发明并不限定于此。
即，本发明只要是基板上排列的像素具有发光元件或显示元件、以及用于对它们进行驱动的开关元件(薄膜晶体管)就可以良好地进行应用，例如，也可以应用于液晶显示面板等通过其他显示方法显示图像信息的显示面板。
<对电子设备的应用例>
接着，参照附图对应用了具备本发明的半导体装置(晶体管)的发光装置(显示装置)的电子设备进行说明。
具备上述那样的显示面板110、驱动驱动器(选择驱动器120、数据驱动器130、电源驱动器150)的显示装置100，能够良好地用作例如数码相机/摄像机或薄型电视、个人计算机、便携式电话等各种电子设备的显示器件。
图15A、B是表示应用了本发明的发光装置的数码相机/摄像机的构成例的立体图。
图16是表示应用了本发明的发光装置的薄型电视的构成例的立体图。
图17是表示应用了本发明的发光装置的个人计算机的构成例的立体图。
图18是表示应用了本发明的发光装置的便携式电话的构成例的图。
在图15A、B中，数码相机/摄像机210大体上具有主体部211、透镜部212、操作部213、应用了具备上述的实施方式所示的半导体装置的显示装置100的显示部214、以及快门按钮215。据此，能够抑制显示部214中的各像素的驱动晶体管的导通电流特性的偏差，能使产品的成品率提高并且能实现良好的显示画质。
此外，在图16中，薄型电视220大体上具有主体部221、应用了具备上述的实施方式所示的半导体装置的显示装置100的显示部222、以及操作用控制器(遥控器)223。据此，可抑制显示部222中的各像素的驱动晶体管的导通电流特性的偏差，能使产品的成品率提高，并且能实现良好的显示画质。
此外，在图17中，个人计算机230大体上具有主体部231、键盘232、以及应用了具备上述的实施方式所示的半导体装置的显示装置100的显示部233。在这种情况下，也能抑制显示部233中的各像素的驱动晶体管的导通电流特性的偏差，能够使产品的成品率提高，并且，能够实现良好的显示画质。
此外，在图18中，便携式电话240大体上具有操作部241、受话口242、送话口243、以及应用了具备上述的实施方式所示的半导体装置的显示装置100的显示部244。在该情况下，也能抑制显示部244中的各像素的驱动晶体管的导通电流特性的偏差，能使产品的成品率提高，并且，能实现良好的显示画质。
另外，虽然在上述的各电子设备中，对将具备本发明的半导体装置的发光装置用作显示装置(显示器件)的情况进行了说明，但是本发明并不限定于此。
具备本发明的半导体装置的发光装置，也可以应用于具备例如具有发光元件的多个像素单向地排列的发光元件阵列并对感光鼓照射根据图像数据从发光元件阵列射出的光且进行曝光的曝光装置中。

Claims (19)

1.一种半导体装置，其具备：
基板；
第一晶体管，设置在上述基板的上表面，并具有第一源电极、第一漏电极以及第一栅电极；
第二晶体管，设置在上述基板的上表面，并具有第二源电极、第二漏电极以及第二栅电极；
源极连接布线，电连接上述第一源电极和上述第二源电极；
漏极连接布线，电连接上述第一漏电极和上述第二漏电极；以及
栅极连接布线，电连接上述第一栅电极和上述第二栅电极，
上述第一源电极和上述第一漏电极沿第一方向配置，上述第二源电极和上述第二漏电极沿上述第一方向且按与上述第一源电极和上述第一漏电极相反的顺序配置，
上述源极连接布线和上述漏极连接布线设置在除了与上述第一栅电极、上述第二栅电极以及上述栅极连接布线重叠的区域之外的区域。
2.根据权利要求1所述的半导体装置，其中，
上述第一晶体管和上述第二晶体管在上述基板上沿与上述第一方向正交的第二方向邻接设置，
上述第一栅电极、上述第二栅电极以及上述栅极连接布线是设置在上述基板上的相同层的单一导体层。
3.根据权利要求1所述的半导体装置，其中，
上述源极连接布线和上述漏极连接布线的一方具有：第一连接布线、以及设置在与上述第一连接布线不同的层并与上述第一连接布线电连接的第二连接布线，
上述源极连接布线和上述漏极连接布线的另一方具有设置在隔着绝缘膜与上述第一连接布线或上述第二连接布线的一方不同的层的第三连接布线。
4.根据权利要求3所述的半导体装置，其中，
上述第一连接布线是设置在与上述第一源电极和上述第二源电极、或与上述第一漏电极和上述第二漏电极相同的层的导体层，
上述第二连接布线是隔着绝缘膜设置在上述第一源电极和上述第二源电极、或上述第一漏电极和上述第二漏电极的下层侧的导体层，
上述第三连接布线是设置在与上述第一源电极和上述第二源电极、或与上述第一漏电极和上述第二漏电极相同的层的导体层。
5.根据权利要求4所述的半导体装置，其中，
上述第一晶体管和第二晶体管是反交错构造的薄膜晶体管，
上述第二连接布线是设置在与上述第一栅电极和上述第二栅电极相同的层的导体层。
6.根据权利要求3所述的半导体装置，其中，
上述第一连接布线是隔着绝缘膜设置在上述第一源电极和上述第二源电极、或上述第一漏电极和上述第二漏电极的上层侧的导体层，
上述第三连接布线是设置在与上述第一源电极和上述第二源电极、或与上述第一漏电极和上述第二漏电极相同的层的导体层。
7.根据权利要求1所述的半导体装置，其中，上述第一晶体管和上述第二晶体管是反交错构造的薄膜晶体管。
8.一种发光装置，具有在基板上排列的多个像素，其中，
上述各像素具有发光元件和连接于该发光元件并驱动该发光元件的驱动元件，
上述驱动元件具备：设置在上述基板的上表面并具有第一源电极、第一漏电极以及第一栅电极的第一晶体管；设置在上述基板的上表面并具有第二源电极、第二漏电极以及第二栅电极的第二晶体管；电连接上述第一源电极和上述第二源电极的源极连接布线；电连接上述第一漏电极和上述第二漏电极的漏极连接布线；以及电连接上述第一栅电极和上述第二栅电极的栅极连接布线，
上述第一源电极和上述第一漏电极沿第一方向配置，上述第二源电极和上述第二漏电极沿上述第一方向的反方向且按与上述第一源电极和上述第一漏电极相反的顺序配置，
上述源极连接布线和上述漏极连接布线设置在除了与上述第一栅电极、上述第二栅电极以及上述栅极连接布线重叠的区域之外的区域。
9.根据权利要求8所述的发光装置，其中，
上述第一晶体管和上述第二晶体管在上述基板上沿与上述第一方向正交的第二方向邻接设置，
上述第一栅电极、上述第二栅电极以及上述栅极连接布线是设置在上述基板上的相同层的单一导体层。
10.根据权利要求8所述的发光装置，其中，
上述源极连接布线和上述漏极连接布线的一方具有：第一连接布线、以及设置在与上述第一连接布线不同的层并与上述第一连接布线电连接的第二连接布线，
上述源极连接布线和上述漏极连接布线的另一方具有设置在隔着绝缘膜与上述第一连接布线或上述第二连接布线的一方不同的层的第三连接布线。
11.根据权利要求10所述的发光装置，其中，
上述第一连接布线是设置在与上述第一源电极和上述第二源电极、或与上述第一漏电极和上述第二漏电极相同的层的导体层，
上述第二连接布线是隔着绝缘膜设置在上述第一源电极和上述第二源电极、或上述第一漏电极和上述第二漏电极的下层侧的导体层，
上述第三连接布线是设置在与上述第一源电极和上述第二源电极、或与上述第一漏电极和上述第二漏电极相同的层的导体层。
12.根据权利要求11所述的发光装置，其中，
上述第一晶体管和第二晶体管是反交错构造的薄膜晶体管，
上述第二连接布线是设置在与上述第一栅电极和上述第二栅电极相同的层的导体层。
13.根据权利要求10所述的发光装置，其中，
上述第一连接布线是隔着绝缘膜设置在上述第一源电极和上述第二源电极、或上述第一漏电极和上述第二漏电极的上层侧的导体层，
上述第三连接布线是设置在与上述第一源电极和上述第二源电极、或与上述第一漏电极和上述第二漏电极相同的层的导体层。
14.根据权利要求13所述的发光装置，其中，
具有设置在上述基板上并连接于上述各像素且对上述各像素供给驱动信号的多个数据线，
上述第一连接布线是设置在与上述数据线相同的层的导体层。
15.根据权利要求13所述的发光装置，其中，
具有设置在比上述各数据线靠下层侧并连接于上述各像素且对上述各像素供给驱动电压的多个电源线，
上述第二连接布线是上述电源线。
16.根据权利要求8所述的发光装置，其中，上述发光元件是有机电致发光元件。
17.一种电子设备，其具备：
电子设备主体部；以及
发光装置，被从电子设备主体部供给图像数据，根据该图像数据而被驱动，
上述发光装置具有基板和排列在上述基板的上表面的多个像素，
上述各像素具有发光元件和驱动该发光元件的驱动元件，
上述驱动元件具备：设置在基板上并具有第一源电极、第一漏电极以及第一栅电极的第一晶体管；设置在基板上并具有第二源电极、第二漏电极以及第二栅电极的第二晶体管；电连接上述第一源电极和上述第二源电极的源极连接布线；电连接上述第一漏电极和上述第二漏电极的漏极连接布线；以及电连接上述第一栅电极和上述第二栅电极的栅极连接布线，
上述第一源电极和上述第一漏电极沿第一方向配置，上述第二源电极和上述第二漏电极沿上述第一方向且按与上述第一源电极和上述第一漏电极相反的顺序配置，
上述源极连接布线和上述漏极连接布线设置在除了与上述第一栅电极、上述第二栅电极以及上述栅极连接布线重叠的区域之外的区域。
18.根据权利要求17所述的电子设备，其中，
上述第一晶体管和上述第二晶体管在上述基板上沿与上述第一方向正交的第二方向邻接设置，
上述第一栅电极、上述第二栅电极以及上述栅极连接布线是设置在上述基板上的相同层的单一导体层。
19.根据权利要求17所述的电子设备，其中，
上述源极连接布线和上述漏极连接布线的一方具有：第一连接布线、以及设置在与上述第一连接布线不同的层并与上述第一连接布线电连接的第二连接布线，
上述源极连接布线和上述漏极连接布线的另一方具有设置在隔着绝缘膜与上述第一连接布线或上述第二连接布线的一方不同的层的第三连接布线。
CN2011100814190A 2010-03-31 2011-03-31 半导体装置、发光装置和电子设备 Expired - Fee Related CN102208411B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010080460A JP4941572B2 (ja) 2010-03-31 2010-03-31 半導体装置及び発光装置並びに電子機器
JP080460/2010 2010-03-31

Publications (2)

Publication Number Publication Date
CN102208411A true CN102208411A (zh) 2011-10-05
CN102208411B CN102208411B (zh) 2013-11-06

Family

ID=44697164

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100814190A Expired - Fee Related CN102208411B (zh) 2010-03-31 2011-03-31 半导体装置、发光装置和电子设备

Country Status (5)

Country Link
US (1) US8410482B2 (zh)
JP (1) JP4941572B2 (zh)
KR (1) KR101174588B1 (zh)
CN (1) CN102208411B (zh)
TW (1) TWI440155B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103198785A (zh) * 2012-01-04 2013-07-10 群康科技(深圳)有限公司 像素电路
WO2020140793A1 (zh) * 2019-01-02 2020-07-09 京东方科技集团股份有限公司 薄膜晶体管、像素结构、显示基板、显示面板和显示装置
CN112486061A (zh) * 2020-11-23 2021-03-12 海光信息技术股份有限公司 电路结构、集成电路及电子设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6225511B2 (ja) 2013-07-02 2017-11-08 セイコーエプソン株式会社 表示装置及び電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020101547A1 (en) * 1997-10-14 2002-08-01 Lee Joo-Hyung Liquid crystal displays
US6891195B2 (en) * 1998-12-18 2005-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
WO2005062388A1 (en) * 2003-12-19 2005-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN1770243A (zh) * 2004-09-21 2006-05-10 卡西欧计算机株式会社 晶体管阵列基板和显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812923B2 (ja) * 1985-10-23 1996-02-07 ホシデン株式会社 ピクセル駆動用トランジスタ
US5367179A (en) * 1990-04-25 1994-11-22 Casio Computer Co., Ltd. Thin-film transistor having electrodes made of aluminum, and an active matrix panel using same
US5334859A (en) * 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film
JPH10289910A (ja) 1997-04-15 1998-10-27 Sharp Corp 半導体装置の製造方法
JP2001264818A (ja) 1999-12-24 2001-09-26 Matsushita Electric Ind Co Ltd 液晶装置
TW585009B (en) * 2002-05-03 2004-04-21 Ritdisplay Corp Active-driving type organic electroluminescent device
US7049636B2 (en) * 2002-10-28 2006-05-23 Universal Display Corporation Device including OLED controlled by n-type transistor
JP3870941B2 (ja) * 2002-10-31 2007-01-24 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2005019211A (ja) * 2003-06-26 2005-01-20 Casio Comput Co Ltd Ｅｌ表示パネル及びｅｌ表示パネルの製造方法
EP1843194A1 (en) * 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020101547A1 (en) * 1997-10-14 2002-08-01 Lee Joo-Hyung Liquid crystal displays
US6891195B2 (en) * 1998-12-18 2005-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
WO2005062388A1 (en) * 2003-12-19 2005-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN1770243A (zh) * 2004-09-21 2006-05-10 卡西欧计算机株式会社 晶体管阵列基板和显示面板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103198785A (zh) * 2012-01-04 2013-07-10 群康科技(深圳)有限公司 像素电路
CN103198785B (zh) * 2012-01-04 2015-12-02 群康科技(深圳)有限公司 像素电路
WO2020140793A1 (zh) * 2019-01-02 2020-07-09 京东方科技集团股份有限公司 薄膜晶体管、像素结构、显示基板、显示面板和显示装置
US11264514B2 (en) 2019-01-02 2022-03-01 Beijing Boe Technology Development Co., Ltd. Thin film transistor, pixel structure, display substrate, display panel, and display device
CN112486061A (zh) * 2020-11-23 2021-03-12 海光信息技术股份有限公司 电路结构、集成电路及电子设备

Also Published As

Publication number Publication date
KR101174588B1 (ko) 2012-08-16
JP2011216523A (ja) 2011-10-27
KR20110110026A (ko) 2011-10-06
TWI440155B (zh) 2014-06-01
US20110241002A1 (en) 2011-10-06
JP4941572B2 (ja) 2012-05-30
TW201203488A (en) 2012-01-16
CN102208411B (zh) 2013-11-06
US8410482B2 (en) 2013-04-02

Similar Documents

Publication Publication Date Title
US20220085128A1 (en) Display Device
JP7171738B2 (ja) 金属酸化物スイッチを含み小型蓄電コンデンサを備えた薄膜トランジスタ
US11437454B2 (en) Backplane substrate, method of manufacturing the same, and organic light-emitting display device using the same
KR102675912B1 (ko) 백플레인 기판과 이의 제조 방법 및 이를 적용한 유기 발광 표시 장치
US20170317155A1 (en) Backplane substrate and organic light emitting diode display using the same
US11785171B2 (en) Display device having an emission layer
US20220005890A1 (en) An array substrate, a method for manufacturing the same, and a display device
US11942032B2 (en) Display apparatus including power line comprising first power line in first direction and second power line in second direction
CN114175257B (zh) 阵列基板及其显示面板和显示装置
JP2022013773A (ja) 表示装置
KR102387791B1 (ko) 유기전계 발광표시장치 및 그 제조방법
CN102208411B (zh) 半导体装置、发光装置和电子设备
US12029073B2 (en) Display substrate and display apparatus
CN102573164B (zh) 发光装置及电子设备
US20240078971A1 (en) Display substrate and display panel
CN112740317A (zh) 显示装置及其制备方法
KR102127237B1 (ko) 유기 발광 디스플레이 장치
EP4080568A1 (en) Display device
CN116666400A (zh) 一种阵列基板和显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170124

Address after: Irish Ross Kang Wangjun

Patentee after: Soras OLED

Address before: Tokyo, Japan

Patentee before: CASIO COMPUTER Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131106