JPH10289910A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10289910A JPH10289910A JP9628897A JP9628897A JPH10289910A JP H10289910 A JPH10289910 A JP H10289910A JP 9628897 A JP9628897 A JP 9628897A JP 9628897 A JP9628897 A JP 9628897A JP H10289910 A JPH10289910 A JP H10289910A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- silicon
- contact layer
- layer
- fluorine compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 シリコン半導体層またはシリコンコンタクト
層の表面の自然酸化膜および有機物を除去して、その上
にシリコンコンタクト層またはシリコン半導体層を積層
する。 【解決手段】 半導体層5の上に、半導体層5と電気的
コンタクトするオーミックコンタクト層6、7を形成す
る半導体装置の製造方法であって、透明絶縁基板2上に
半導体層5を形成した後、半導体層5の表面をフッ素化
合物系ガスまたはフッ素化合物系ガスを含む混合ガスの
プラズマを用いてドライエッチングを行い、その後、オ
ーミックコンタクト層6、7を積層する。
層の表面の自然酸化膜および有機物を除去して、その上
にシリコンコンタクト層またはシリコン半導体層を積層
する。 【解決手段】 半導体層5の上に、半導体層5と電気的
コンタクトするオーミックコンタクト層6、7を形成す
る半導体装置の製造方法であって、透明絶縁基板2上に
半導体層5を形成した後、半導体層5の表面をフッ素化
合物系ガスまたはフッ素化合物系ガスを含む混合ガスの
プラズマを用いてドライエッチングを行い、その後、オ
ーミックコンタクト層6、7を積層する。
Description
【0001】
【発明の属する技術分野】本発明は、半導体層とそれと
電気的コンタクトするコンタクト層との界面状態を改善
する半導体装置の製造方法に関するものである。
電気的コンタクトするコンタクト層との界面状態を改善
する半導体装置の製造方法に関するものである。
【0002】
【従来の技術】シリコン半導体層とシリコンコンタクト
層とが、電気的コンタクトする構造を持つ半導体装置を
製造する場合、シリコン半導体層またはシリコンコンタ
クト層を形成した後、大気中に暴露すると、その表面が
酸化されて自然酸化膜が形成されたり、または有機物が
付着することにより汚染される。
層とが、電気的コンタクトする構造を持つ半導体装置を
製造する場合、シリコン半導体層またはシリコンコンタ
クト層を形成した後、大気中に暴露すると、その表面が
酸化されて自然酸化膜が形成されたり、または有機物が
付着することにより汚染される。
【0003】このように、表面に酸化膜が形成された状
態、または有機物で汚染された状態で、シリコン半導体
層またはシリコンコンタクト層の上に、シリコンコンタ
クト層またはシリコン半導体層を積層すると、酸化膜ま
たは有機物が電気的抵抗となり、半導体装置の電気的特
性を低下させてしまう。
態、または有機物で汚染された状態で、シリコン半導体
層またはシリコンコンタクト層の上に、シリコンコンタ
クト層またはシリコン半導体層を積層すると、酸化膜ま
たは有機物が電気的抵抗となり、半導体装置の電気的特
性を低下させてしまう。
【0004】これを防止するため、シリコン半導体層ま
たはシリコンコンタクト層を形成した後、大気中に暴露
する場合、溶液による化学反応洗浄、水素雰囲気中での
熱処理、水素プラズマ処理、またはこれらの組み合わせ
により、酸化膜および有機物を除去し、その後、シリコ
ンコンタクト層、シリコン半導体層を積層している。
たはシリコンコンタクト層を形成した後、大気中に暴露
する場合、溶液による化学反応洗浄、水素雰囲気中での
熱処理、水素プラズマ処理、またはこれらの組み合わせ
により、酸化膜および有機物を除去し、その後、シリコ
ンコンタクト層、シリコン半導体層を積層している。
【0005】前記溶液による化学反応除去の場合、フッ
酸(HF)を含む溶液、例えばバッファードフッ酸(H
F+NH4F)溶液またはその希釈液等により、シリコ
ン半導体層またはシリコンコンタクト層の表面の酸化膜
をエッチングにより除去し、有機物については、下地層
のエッチングによるリフトオフによって除去している。
酸(HF)を含む溶液、例えばバッファードフッ酸(H
F+NH4F)溶液またはその希釈液等により、シリコ
ン半導体層またはシリコンコンタクト層の表面の酸化膜
をエッチングにより除去し、有機物については、下地層
のエッチングによるリフトオフによって除去している。
【0006】また、前記水素雰囲気中での熱処理の場
合、水素雰囲気においてシリコン半導体層またはシリコ
ンコンタクト層を高温にすることで、このとき発生する
活性化された水素原子により、表面の酸化膜または有機
物を除去している。
合、水素雰囲気においてシリコン半導体層またはシリコ
ンコンタクト層を高温にすることで、このとき発生する
活性化された水素原子により、表面の酸化膜または有機
物を除去している。
【0007】また、前記水素プラズマ処理の場合、水素
雰囲気中でグロー放電等により発生するイオン化された
水素原子、または活性化された水素原子により、シリコ
ン半導体層またはシリコンコンタクト層の表面の酸化膜
または有機物を除去している。
雰囲気中でグロー放電等により発生するイオン化された
水素原子、または活性化された水素原子により、シリコ
ン半導体層またはシリコンコンタクト層の表面の酸化膜
または有機物を除去している。
【0008】
【発明が解決しようとする課題】このように、シリコン
半導体層またはシリコンコンタクト層の表面に存在する
酸化膜または有機物を、溶液による化学反応洗浄、水素
雰囲気中での熱処理、水素プラズマ処理により除去し、
その後、シリコンコンタクト層またはシリコン半導体層
を積層し、電気的特性の改善を行っている。
半導体層またはシリコンコンタクト層の表面に存在する
酸化膜または有機物を、溶液による化学反応洗浄、水素
雰囲気中での熱処理、水素プラズマ処理により除去し、
その後、シリコンコンタクト層またはシリコン半導体層
を積層し、電気的特性の改善を行っている。
【0009】しかし、溶液による化学反応洗浄は、洗浄
の直後から大気に暴露されているため、シリコンコンタ
クト層またはシリコン半導体層の積層までの時間が長時
間になる場合、再び酸化膜、有機汚染物により汚染され
てしまい、再度溶液による化学反応洗浄が必要になる。
の直後から大気に暴露されているため、シリコンコンタ
クト層またはシリコン半導体層の積層までの時間が長時
間になる場合、再び酸化膜、有機汚染物により汚染され
てしまい、再度溶液による化学反応洗浄が必要になる。
【0010】また、洗浄後からシリコンコンタクト層ま
たはシリコン半導体層の積層までの時間が短時間であっ
ても、非常に軽微であるが酸化膜および有機物の汚染が
あり、皆無にすることはできず、半導体装置の電気的特
性を低下させてしまう。これを防止するには、水素雰囲
気中での熱処理、水素プラズマ処理との組み合わせが必
要であり、一連の工程が長時間化してしまう。
たはシリコン半導体層の積層までの時間が短時間であっ
ても、非常に軽微であるが酸化膜および有機物の汚染が
あり、皆無にすることはできず、半導体装置の電気的特
性を低下させてしまう。これを防止するには、水素雰囲
気中での熱処理、水素プラズマ処理との組み合わせが必
要であり、一連の工程が長時間化してしまう。
【0011】水素雰囲気中での熱処理では、水素雰囲気
中での熱処理の終了後、大気中に暴露することなく、シ
リコンコンタクト層またはシリコン半導体層の積層を行
うことが可能である。
中での熱処理の終了後、大気中に暴露することなく、シ
リコンコンタクト層またはシリコン半導体層の積層を行
うことが可能である。
【0012】しかし、熱処理温度が非常に高温を必要と
するため、低温での処理が要求されるプロセス、例え
ば、ガラス基板上に薄膜トランジスタを形成するプロセ
スには不向きである。さらに、半導体装置の電気的特性
をより改善するためには、長時間の処理が必要となり、
工程が長時間化してしまう問題もある。
するため、低温での処理が要求されるプロセス、例え
ば、ガラス基板上に薄膜トランジスタを形成するプロセ
スには不向きである。さらに、半導体装置の電気的特性
をより改善するためには、長時間の処理が必要となり、
工程が長時間化してしまう問題もある。
【0013】水素プラズマ処理により、酸化膜および有
機物を除去する場合も、水素プラズマ処理の終了後、大
気中に暴露することなく、連続工程でシリコンコンタク
ト層またはシリコン半導体層の積層を行うことが可能で
ある。
機物を除去する場合も、水素プラズマ処理の終了後、大
気中に暴露することなく、連続工程でシリコンコンタク
ト層またはシリコン半導体層の積層を行うことが可能で
ある。
【0014】しかし、半導体装置の電気的特性を改善す
るためには長時間の処理が必要となり、工程が長時間化
してしまう問題がある。
るためには長時間の処理が必要となり、工程が長時間化
してしまう問題がある。
【0015】本発明は、前記事情を考慮してなされたも
のであり、その目的は半導体装置の電気的特性の低下を
招かないように、シリコン半導体層またはシリコンコン
タクト層の表面に存在する酸化膜および有機物を除去す
る方法を提供することにある。
のであり、その目的は半導体装置の電気的特性の低下を
招かないように、シリコン半導体層またはシリコンコン
タクト層の表面に存在する酸化膜および有機物を除去す
る方法を提供することにある。
【0016】
【課題を解決するための手段】この目的を達成するため
に、本発明は、次のような手段を用いている。すなわ
ち、本発明に係わるシリコン半導体装置またはシリコン
コンタクト層の表面に存在する酸化膜および有機汚染物
を除去する方法で、フッ素化合物系ガスまたはフッ素化
合物系ガスを含む混合ガスのプラズマによるドライエッ
チングを行うものである。
に、本発明は、次のような手段を用いている。すなわ
ち、本発明に係わるシリコン半導体装置またはシリコン
コンタクト層の表面に存在する酸化膜および有機汚染物
を除去する方法で、フッ素化合物系ガスまたはフッ素化
合物系ガスを含む混合ガスのプラズマによるドライエッ
チングを行うものである。
【0017】より具体的には、本発明の請求項1記載の
半導体装置の製造方法は、半導体層の上に、前記半導体
層と電気的コンタクトするコンタクト層を形成する半導
体装置の製造方法において、基板上に半導体層を形成し
た後、前記半導体層の表面をフッ素化合物系ガスまたは
フッ素化合物系ガスを含む混合ガスのプラズマを用いて
ドライエッチングを行い、その後、コンタクト層を積層
することを特徴としている。
半導体装置の製造方法は、半導体層の上に、前記半導体
層と電気的コンタクトするコンタクト層を形成する半導
体装置の製造方法において、基板上に半導体層を形成し
た後、前記半導体層の表面をフッ素化合物系ガスまたは
フッ素化合物系ガスを含む混合ガスのプラズマを用いて
ドライエッチングを行い、その後、コンタクト層を積層
することを特徴としている。
【0018】また、本発明の請求項2記載の半導体装置
の製造方法は、コンタクト層の上に、前記コンタクト層
と電気的コンタクトする半導体層を形成する半導体装置
の製造方法において、基板上にコンタクト層を形成した
後、前記コンタクト層の表面をフッ素化合物系ガスまた
はフッ素化合物系ガスを含む混合ガスのプラズマを用い
てドライエッチングを行い、その後、半導体層を積層す
ることを特徴としている。
の製造方法は、コンタクト層の上に、前記コンタクト層
と電気的コンタクトする半導体層を形成する半導体装置
の製造方法において、基板上にコンタクト層を形成した
後、前記コンタクト層の表面をフッ素化合物系ガスまた
はフッ素化合物系ガスを含む混合ガスのプラズマを用い
てドライエッチングを行い、その後、半導体層を積層す
ることを特徴としている。
【0019】また、本発明の請求項3記載の半導体装置
の製造方法は、前記フッ素化合物系ガスは、NF3、C
F4、SF6を少なくとも一つ以上含むことを特徴として
いる。
の製造方法は、前記フッ素化合物系ガスは、NF3、C
F4、SF6を少なくとも一つ以上含むことを特徴として
いる。
【0020】また、本発明の請求項4記載の半導体装置
の製造方法は、前記エッチング工程と積層工程とは、同
一の真空装置内で連続して行うことを特徴としている。
の製造方法は、前記エッチング工程と積層工程とは、同
一の真空装置内で連続して行うことを特徴としている。
【0021】また、本発明の請求項5記載の半導体装置
の製造方法は、前記エッチング工程と積層工程とは、エ
ッチング装置と積層装置とを真空チャンバを介して接続
された装置を搬送し、連続的に行うことを特徴としてい
る。
の製造方法は、前記エッチング工程と積層工程とは、エ
ッチング装置と積層装置とを真空チャンバを介して接続
された装置を搬送し、連続的に行うことを特徴としてい
る。
【0022】前記請求項1記載の発明に従えば、シリコ
ン半導体層の表面に存在する酸化膜および有機物を、フ
ッ素化合物系ガスまたはフッ素化合物系ガスを含む混合
ガスを高周波グロー放電等によりプラズマ化することに
より、このときに発生するフッ素ラジカルおよびフッ素
イオンにより除去することができる。
ン半導体層の表面に存在する酸化膜および有機物を、フ
ッ素化合物系ガスまたはフッ素化合物系ガスを含む混合
ガスを高周波グロー放電等によりプラズマ化することに
より、このときに発生するフッ素ラジカルおよびフッ素
イオンにより除去することができる。
【0023】フッ素化合物系ガスまたはフッ素化合物系
ガスを含む混合ガスのプラズマによる酸化膜のエッチン
グレートは比較的小さいが、自然酸化膜は非常に薄いた
め、ほぼ完全にエッチング除去することが可能である。
ガスを含む混合ガスのプラズマによる酸化膜のエッチン
グレートは比較的小さいが、自然酸化膜は非常に薄いた
め、ほぼ完全にエッチング除去することが可能である。
【0024】同時に、有機物は下地のシリコン半導体層
のフッ素ラジカルおよびフッ素イオンによるシリコン半
導体層のエッチングとともに、シリコン半導体層の表面
からリフトオフされ、排気することが可能である。
のフッ素ラジカルおよびフッ素イオンによるシリコン半
導体層のエッチングとともに、シリコン半導体層の表面
からリフトオフされ、排気することが可能である。
【0025】また、請求項2記載の発明に従えば、シリ
コンコンタクト層の表面に存在する酸化膜および有機物
を、フッ素化合物系ガスまたはフッ素化合物系ガスを含
む混合ガスを高周波グロー放電等によりプラズマ化する
ことにより、このときに発生するフッ素ラジカルおよび
フッ素イオンにより除去することができる。
コンコンタクト層の表面に存在する酸化膜および有機物
を、フッ素化合物系ガスまたはフッ素化合物系ガスを含
む混合ガスを高周波グロー放電等によりプラズマ化する
ことにより、このときに発生するフッ素ラジカルおよび
フッ素イオンにより除去することができる。
【0026】フッ素化合物系ガスまたはフッ素化合物系
ガスを含む混合ガスのプラズマによる酸化膜のエッチン
グレートは比較的小さいが、自然酸化膜は非常に薄いた
め、ほぼ完全にエッチング除去することが可能である。
ガスを含む混合ガスのプラズマによる酸化膜のエッチン
グレートは比較的小さいが、自然酸化膜は非常に薄いた
め、ほぼ完全にエッチング除去することが可能である。
【0027】同時に、有機物は下地のシリコンコンタク
ト層のフッ素ラジカルおよびフッ素イオンによるシリコ
ンコンタクト層のエッチングとともに、シリコンコンタ
クト層の表面からリフトオフされ、排気することが可能
である。
ト層のフッ素ラジカルおよびフッ素イオンによるシリコ
ンコンタクト層のエッチングとともに、シリコンコンタ
クト層の表面からリフトオフされ、排気することが可能
である。
【0028】また、請求項3記載の発明に従えば、NF
3、CF4、SF6の少なくとも一つ以上を用いることが
でき、中でもNF3は取り扱いが容易である。
3、CF4、SF6の少なくとも一つ以上を用いることが
でき、中でもNF3は取り扱いが容易である。
【0029】また、請求項4記載の発明に従えば、エッ
チング工程と積層工程とが、同一の真空装置内で連続し
て行われるので、シリコン半導体層またはシリコンコン
タクト層の表面をエッチングして清浄にした後、直ちに
連続してシリコンコンタクト層またはシリコン半導体層
が形成されるから、大気中に暴露されることがなく、酸
化膜または有機物による汚染をなくすことができる。
チング工程と積層工程とが、同一の真空装置内で連続し
て行われるので、シリコン半導体層またはシリコンコン
タクト層の表面をエッチングして清浄にした後、直ちに
連続してシリコンコンタクト層またはシリコン半導体層
が形成されるから、大気中に暴露されることがなく、酸
化膜または有機物による汚染をなくすことができる。
【0030】また、請求項5記載の発明に従えば、エッ
チング装置と積層装置とを真空チャンバを介して接続さ
れた装置を搬送して連続的に行われるから、大気中に暴
露することなく、シリコン半導体層またはシリコンコン
タクト層の上に、シリコンコンタクト層またはシリコン
半導体層を積層することができる。従って、酸化膜また
は有機物による汚染をなくすことができる。
チング装置と積層装置とを真空チャンバを介して接続さ
れた装置を搬送して連続的に行われるから、大気中に暴
露することなく、シリコン半導体層またはシリコンコン
タクト層の上に、シリコンコンタクト層またはシリコン
半導体層を積層することができる。従って、酸化膜また
は有機物による汚染をなくすことができる。
【0031】以上により、シリコン半導体層またはシリ
コンコンタクト層の表面に存在する酸化膜および有機物
を除去することができ、半導体装置の電気的特性の低下
を防止できる。
コンコンタクト層の表面に存在する酸化膜および有機物
を除去することができ、半導体装置の電気的特性の低下
を防止できる。
【0032】このとき、シリコン半導体層またはシリコ
ンコンタクト層の、フッ素化合物系ガスまたはフッ素化
合物系ガスの混合ガスのプラズマによるエッチングレー
トが小さくても、酸化膜および有機汚染物は非常に薄い
ため、処理に必要な時間は短時間である。
ンコンタクト層の、フッ素化合物系ガスまたはフッ素化
合物系ガスの混合ガスのプラズマによるエッチングレー
トが小さくても、酸化膜および有機汚染物は非常に薄い
ため、処理に必要な時間は短時間である。
【0033】また、処理後に大気中に暴露することな
く、上層のシリコン半導体層またはシリコンコンタクト
層を積層することが可能であるため、再汚染を防止する
ことができる。
く、上層のシリコン半導体層またはシリコンコンタクト
層を積層することが可能であるため、再汚染を防止する
ことができる。
【0034】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。
を参照しながら説明する。
【0035】図1は、アクティブマトリクス型液晶表示
装置に用いられる典型的な薄膜トランジスタの構造を示
す断面である。
装置に用いられる典型的な薄膜トランジスタの構造を示
す断面である。
【0036】アクティブマトリクス型液晶表示装置にお
いては、数100個×数100個の薄膜トランジスタと
画素電極との対が、縦方向および横方向にマトリクス状
に配置されるが、図1では1個の薄膜トランジタだけを
示す。
いては、数100個×数100個の薄膜トランジスタと
画素電極との対が、縦方向および横方向にマトリクス状
に配置されるが、図1では1個の薄膜トランジタだけを
示す。
【0037】この薄膜トランジスタ1は、樹脂またはガ
ラスなどの透明で、かつ電気絶縁性を有する透明絶縁基
板2上に、金属膜からなる帯状のゲート電極3と、Si
NXからなるゲート絶縁膜4と、アモルファスシリコン
からなる半導体層5と、チャネル保護膜11と、リン等
の不純物をドープしたオーミックコンタクト層6、7
と、金属からなるソース電極8およびドレイン電極9
と、保護膜10とがこの順で積層して構成される。
ラスなどの透明で、かつ電気絶縁性を有する透明絶縁基
板2上に、金属膜からなる帯状のゲート電極3と、Si
NXからなるゲート絶縁膜4と、アモルファスシリコン
からなる半導体層5と、チャネル保護膜11と、リン等
の不純物をドープしたオーミックコンタクト層6、7
と、金属からなるソース電極8およびドレイン電極9
と、保護膜10とがこの順で積層して構成される。
【0038】図1に示すような、透明絶縁基板2に、ま
ずゲート電極3が形成される構造の薄膜トランジスタ
は、逆スタガ型と呼ばれる。
ずゲート電極3が形成される構造の薄膜トランジスタ
は、逆スタガ型と呼ばれる。
【0039】以下に、図2を参照して、この薄膜トラン
ジスタ1の製造工程を説明する。
ジスタ1の製造工程を説明する。
【0040】例えば、ガラス基板、またはガラス基板上
にTa2O5またはSiO2等の絶縁膜がベースコートと
して形成された透明絶縁基板2上に、ステップS1に示
すように、Al、Mo、Ta等の電気抵抗の小さい金属
膜をスパッタリング法によって堆積し、フォトリソグラ
フィ法によるパターニングによってゲートバスライン
(図示しない)とゲート電極3とを同時にパターン形成
する。
にTa2O5またはSiO2等の絶縁膜がベースコートと
して形成された透明絶縁基板2上に、ステップS1に示
すように、Al、Mo、Ta等の電気抵抗の小さい金属
膜をスパッタリング法によって堆積し、フォトリソグラ
フィ法によるパターニングによってゲートバスライン
(図示しない)とゲート電極3とを同時にパターン形成
する。
【0041】ゲートバスラインは、薄膜トランジスタ1
と画素電極との対のマトリクス配置に合わせて数100
本平行に配置し、ゲート電極3は薄膜トランジスタ1の
配置に対応させて形成する。
と画素電極との対のマトリクス配置に合わせて数100
本平行に配置し、ゲート電極3は薄膜トランジスタ1の
配置に対応させて形成する。
【0042】次に、ステップS2に示すように、ゲート
電極3上に、プラズマCVD法によってSiNX膜を積
層し、ゲート絶縁膜4を形成する。なお、ゲート絶縁膜
4の絶縁性および信頼性を向上するため、ゲート電極3
を陽極酸化して第1の絶縁膜とし、その上にプラズマC
VD法によるSiNXを第2絶縁膜として積層した2層
絶縁膜構造としてもよい。
電極3上に、プラズマCVD法によってSiNX膜を積
層し、ゲート絶縁膜4を形成する。なお、ゲート絶縁膜
4の絶縁性および信頼性を向上するため、ゲート電極3
を陽極酸化して第1の絶縁膜とし、その上にプラズマC
VD法によるSiNXを第2絶縁膜として積層した2層
絶縁膜構造としてもよい。
【0043】続いて、ステップS3で、真性アモルファ
スシリコンからなる半導体層5、SiNXからなるチャ
ネル保護膜11およびリンを添加したn+型アモルファ
スシリコンまたはn+型微結晶シリコンからなるオーミ
ックコンタクト層6、7を形成する。
スシリコンからなる半導体層5、SiNXからなるチャ
ネル保護膜11およびリンを添加したn+型アモルファ
スシリコンまたはn+型微結晶シリコンからなるオーミ
ックコンタクト層6、7を形成する。
【0044】具体的には、まず、ステップS3aに示す
ように、真性アモルファスシリコンからなる半導体層5
をゲート絶縁膜4に連続してプラズマCVD法によって
積層する。アモルファスシリコンは熱処理、またはレー
ザー照射によりポリシリコン化させてもよい。
ように、真性アモルファスシリコンからなる半導体層5
をゲート絶縁膜4に連続してプラズマCVD法によって
積層する。アモルファスシリコンは熱処理、またはレー
ザー照射によりポリシリコン化させてもよい。
【0045】次に、ステップS3bで示すように、Si
3N4からなるチャネル保護膜11を半導体層5上にプラ
ズマCVD法によって積層する。
3N4からなるチャネル保護膜11を半導体層5上にプラ
ズマCVD法によって積層する。
【0046】続いて、ステップS3cに示すように、フ
ォトレジストをスピンコート法により塗布し、ステップ
S3dに示すように、マスクを用いてフォトレジストの
露光、現像を行って、ゲート電極3に対応した領域の
み、チャネル保護膜11を同一形状にパターニングす
る。つまり、数100個×数100個の島状チャネル保
護領域のパターンを形成する。
ォトレジストをスピンコート法により塗布し、ステップ
S3dに示すように、マスクを用いてフォトレジストの
露光、現像を行って、ゲート電極3に対応した領域の
み、チャネル保護膜11を同一形状にパターニングす
る。つまり、数100個×数100個の島状チャネル保
護領域のパターンを形成する。
【0047】次に、ステップS3eに示すように、ウェ
ットエッチングによりチャネル保護膜11を所定の形状
にパターン形成する。続いて、ステップS3fに示すよ
うに、フォトレジストを除去する。
ットエッチングによりチャネル保護膜11を所定の形状
にパターン形成する。続いて、ステップS3fに示すよ
うに、フォトレジストを除去する。
【0048】このとき、ステップS3e、S3fは大気
中で行われる。ステップS3eでチャネル保護膜11が
パターン形成された時点から、半導体層5の表面が大気
中に暴露されており、酸化膜の形成、および有機物によ
る汚染が起こる。
中で行われる。ステップS3eでチャネル保護膜11が
パターン形成された時点から、半導体層5の表面が大気
中に暴露されており、酸化膜の形成、および有機物によ
る汚染が起こる。
【0049】ここで、半導体層5のチャネル領域は、チ
ャネル保護膜11により保護されており、酸化膜および
有機物による汚染は発生しないが、ソース領域、ドレイ
ン領域は大気に暴露されて汚染が起こる。
ャネル保護膜11により保護されており、酸化膜および
有機物による汚染は発生しないが、ソース領域、ドレイ
ン領域は大気に暴露されて汚染が起こる。
【0050】半導体層5の表面の酸化膜および有機物を
除去するため、ステップS3gにおいて、フッ素化合物
系ガスまたはフッ素化合物系ガスを含むアルゴン(A
r)、ヘリウム(He)等を混合した混合ガスのプラズ
マ処理を行う。
除去するため、ステップS3gにおいて、フッ素化合物
系ガスまたはフッ素化合物系ガスを含むアルゴン(A
r)、ヘリウム(He)等を混合した混合ガスのプラズ
マ処理を行う。
【0051】ここで、フッ素化合物系ガスとしては、N
F3、CF4、SF6が使用可能であり、中でもNF3は取
り扱いの容易性の観点より最も望ましい。混合ガスとし
ては、Arが最も望ましい。
F3、CF4、SF6が使用可能であり、中でもNF3は取
り扱いの容易性の観点より最も望ましい。混合ガスとし
ては、Arが最も望ましい。
【0052】フッ素化合物系ガスまたはフッ素化合物系
ガスを混合した混合ガスは、プラズマにより発生するフ
ッ素ラジカルおよびフッ素イオンにより、酸化膜がエッ
チング除去される。有機物は、フッ素ラジカルおよびフ
ッ素イオンによって半導体層5の表面がエッチングされ
ることにより、リフトオフされ、排気ガス経路より排気
される。
ガスを混合した混合ガスは、プラズマにより発生するフ
ッ素ラジカルおよびフッ素イオンにより、酸化膜がエッ
チング除去される。有機物は、フッ素ラジカルおよびフ
ッ素イオンによって半導体層5の表面がエッチングされ
ることにより、リフトオフされ、排気ガス経路より排気
される。
【0053】半導体層5の表面酸化膜は大気中の放置時
間に影響されるが、通常膜厚が20〜30Åである。そ
して、プラズマ処理によるエッチングレートは7〜8Å
/secであり、プラズマ処理時間は2.5〜5秒程度
である。有機物の膜厚は製造条件、雰囲気により一定し
ないが、前記時間後の数秒程度のプラズマ処理により半
導体層5の表面を50〜60Å程度エッチングすること
ができるので、半導体層5の表面エッチングと同時に有
機物をリフトオフすることができる。
間に影響されるが、通常膜厚が20〜30Åである。そ
して、プラズマ処理によるエッチングレートは7〜8Å
/secであり、プラズマ処理時間は2.5〜5秒程度
である。有機物の膜厚は製造条件、雰囲気により一定し
ないが、前記時間後の数秒程度のプラズマ処理により半
導体層5の表面を50〜60Å程度エッチングすること
ができるので、半導体層5の表面エッチングと同時に有
機物をリフトオフすることができる。
【0054】このようにして表面が清浄化された半導体
層5の上に、ステップS3hに示すように、オーミック
コンタクト層6、7を積層する。
層5の上に、ステップS3hに示すように、オーミック
コンタクト層6、7を積層する。
【0055】ここで、ステップS3g、S3hは、真空
装置内で連続的に処理が行われるので、再汚染の恐れは
ない。ステップS3g、S3hの工程は、図3のプラズ
マCVD装置を用いて実施される。
装置内で連続的に処理が行われるので、再汚染の恐れは
ない。ステップS3g、S3hの工程は、図3のプラズ
マCVD装置を用いて実施される。
【0056】すなわち、プラズマCVD装置20は、真
空チャンバ21の内部下方に、ヒータ電源(図示しな
い)に接続されたヒータ22を内蔵するサセプタ23を
配置し、このサセプタ23に対向するように真空チャン
バ21の上方に、高周波電極24を配置する。
空チャンバ21の内部下方に、ヒータ電源(図示しな
い)に接続されたヒータ22を内蔵するサセプタ23を
配置し、このサセプタ23に対向するように真空チャン
バ21の上方に、高周波電極24を配置する。
【0057】サセプタ23の上に基板18が載置され、
真空チャンバ21およびサセプタ23がアースに接続さ
れるとともに、高周波電極24にプラズマ発生用の高周
波電源25が接続される。
真空チャンバ21およびサセプタ23がアースに接続さ
れるとともに、高周波電極24にプラズマ発生用の高周
波電源25が接続される。
【0058】高周波電極24は、切り換えバルブ26を
介して、エッチングガス供給経路27と堆積ガス供給経
路28とに接続される。堆積ガス供給経路28は、例え
ばSiH4、H2、PH3等を供給する。エッチングガス
供給経路27は、フッ素化合物系ガスまたはフッ素化合
物系ガスを含む混合ガスを供給する。
介して、エッチングガス供給経路27と堆積ガス供給経
路28とに接続される。堆積ガス供給経路28は、例え
ばSiH4、H2、PH3等を供給する。エッチングガス
供給経路27は、フッ素化合物系ガスまたはフッ素化合
物系ガスを含む混合ガスを供給する。
【0059】この真空チャンバ21に基板18を投入し
て、サセプタ23の所定位置に載置し、エッチングガス
供給経路27よりエッチングガスを導入して、基板18
の表面をエッチングし、その表面を清浄にする。引き続
き、切り換えバルブ26を操作して堆積ガス供給経路2
8より堆積ガスとして、SiH4、H2、PH3等を供給
する。
て、サセプタ23の所定位置に載置し、エッチングガス
供給経路27よりエッチングガスを導入して、基板18
の表面をエッチングし、その表面を清浄にする。引き続
き、切り換えバルブ26を操作して堆積ガス供給経路2
8より堆積ガスとして、SiH4、H2、PH3等を供給
する。
【0060】これにより、基板18の表面を清浄にした
後、直ちにコンタクト層を積層することができる。な
お、このプラズマCVD装置の場合、エッチングガス
は、真空チャンバ21の内壁のクリーニングにも使用す
ることができる。このように、同一の真空チャンバ21
で半導体層5の表面のエッチングと、その後のオーミッ
クコンタクト層6、7の積層を連続的に行うことができ
る。
後、直ちにコンタクト層を積層することができる。な
お、このプラズマCVD装置の場合、エッチングガス
は、真空チャンバ21の内壁のクリーニングにも使用す
ることができる。このように、同一の真空チャンバ21
で半導体層5の表面のエッチングと、その後のオーミッ
クコンタクト層6、7の積層を連続的に行うことができ
る。
【0061】または、図4に示すように、エッチング専
用の真空チャンバ31と、デポジション専用の真空チャ
ンバ33とを、真空搬送チャンバ32により接続する構
造でも本発明を実施することができる。
用の真空チャンバ31と、デポジション専用の真空チャ
ンバ33とを、真空搬送チャンバ32により接続する構
造でも本発明を実施することができる。
【0062】図4の場合、エッチング専用真空チャンバ
31もデポジション専用真空チャンバ33も、図3に示
した構造のプラズマCVD装置が用いられる。ただし、
切り換えバルブ26によるガス供給経路の切り換えは不
要にすることができる。
31もデポジション専用真空チャンバ33も、図3に示
した構造のプラズマCVD装置が用いられる。ただし、
切り換えバルブ26によるガス供給経路の切り換えは不
要にすることができる。
【0063】図4の装置では、エッチング専用真空チャ
ンバ31でエッチングが行われた後、真空搬送チャンバ
32を経由して真空中を搬送し、デポジション専用真空
チャンバ33に投入する。図4の装置によれば、半導体
層5とオーミックコンタクト層6、7との界面のエッチ
ング後の残留ガスの影響を抑制することができる。
ンバ31でエッチングが行われた後、真空搬送チャンバ
32を経由して真空中を搬送し、デポジション専用真空
チャンバ33に投入する。図4の装置によれば、半導体
層5とオーミックコンタクト層6、7との界面のエッチ
ング後の残留ガスの影響を抑制することができる。
【0064】続いて、ステップS3iで、スピンコート
によるフォトレジストの塗布が行われ、ステップS3j
で、ソース電極8、ドレイン電極9に対応した形状のマ
スクを用いて、フォトレジストの露光、現像を行い、オ
ーミックコンタクト層6、7のパターン形成を行う。
によるフォトレジストの塗布が行われ、ステップS3j
で、ソース電極8、ドレイン電極9に対応した形状のマ
スクを用いて、フォトレジストの露光、現像を行い、オ
ーミックコンタクト層6、7のパターン形成を行う。
【0065】続いて、ステップS3kに示すように、エ
ッチングを行い、各素子間の分離とオーミックコンタク
ト層6、7の形成が行われる。ステップS3kのエッチ
ングが終了すると、ステップS3lでフォトレジストが
除去される。
ッチングを行い、各素子間の分離とオーミックコンタク
ト層6、7の形成が行われる。ステップS3kのエッチ
ングが終了すると、ステップS3lでフォトレジストが
除去される。
【0066】その後、ステップS4で、スパッタリング
法により、Ta、Ti、Al等の金属膜を堆積して、こ
れをフォトリソグラフィ法によりパターニングを行うこ
とにより、ソースバスライン(図示しない)およびソー
ス電極8を形成する。ソースバスラインは、マトリクス
配置に合わせて、ゲートバスラインと直交する方向に数
100本平行に配置され、ソース電極8と接続される。
法により、Ta、Ti、Al等の金属膜を堆積して、こ
れをフォトリソグラフィ法によりパターニングを行うこ
とにより、ソースバスライン(図示しない)およびソー
ス電極8を形成する。ソースバスラインは、マトリクス
配置に合わせて、ゲートバスラインと直交する方向に数
100本平行に配置され、ソース電極8と接続される。
【0067】さらに、ステップS5において、スパッタ
リング法によりTa、Ti、Al等を堆積して、これを
フォトリソグラフィ法によりパターニングを行って、ド
レイン電極9を形成する。
リング法によりTa、Ti、Al等を堆積して、これを
フォトリソグラフィ法によりパターニングを行って、ド
レイン電極9を形成する。
【0068】ここで、ステップS4とステップS5とは
同じ工程で同時に行うことが可能であり、ソース電極8
とドレイン電極9とを同時に形成することができる。
同じ工程で同時に行うことが可能であり、ソース電極8
とドレイン電極9とを同時に形成することができる。
【0069】その後、ステップS6に示すように、Si
NXをプラズマCVD法により積層し、パターニングす
ることによって、保護膜10を形成して、薄膜トランジ
スタ1が完成する。
NXをプラズマCVD法により積層し、パターニングす
ることによって、保護膜10を形成して、薄膜トランジ
スタ1が完成する。
【0070】以上説明したように、本発明の薄膜トラン
ジスタ1は、半導体層5とオーミックコンタクト層6、
7との界面に酸化膜および有機物が存在しないため、薄
膜トランジスタ1のトランジスタ特性を改善することが
できる。
ジスタ1は、半導体層5とオーミックコンタクト層6、
7との界面に酸化膜および有機物が存在しないため、薄
膜トランジスタ1のトランジスタ特性を改善することが
できる。
【0071】前記実施の形態は、逆スタガ型薄膜トラン
ジスタについて説明したが、ゲート電極が半導体層より
表面側に形成される、スタガ型またはいわゆるトップゲ
ート型薄膜トランジスタにも応用することができる。
ジスタについて説明したが、ゲート電極が半導体層より
表面側に形成される、スタガ型またはいわゆるトップゲ
ート型薄膜トランジスタにも応用することができる。
【0072】スタガ型またはトップゲート型薄膜トラン
ジスタの場合は、基板上にコンタクト層が先に形成さ
れ、その上に半導体層が積層される構造となるが、コン
タクト層の表面をフッ素化合物系ガスまたはフッ素化合
物系を含む混合ガスでプラズマエッチングを行うことに
より、コンタクト層の表面の酸化膜および有機物を除去
して、コンタクト層の上の半導体層との界面を改善する
ことができる。このことにより、薄膜トランジスタのト
ランジスタ特性を改善することができる。
ジスタの場合は、基板上にコンタクト層が先に形成さ
れ、その上に半導体層が積層される構造となるが、コン
タクト層の表面をフッ素化合物系ガスまたはフッ素化合
物系を含む混合ガスでプラズマエッチングを行うことに
より、コンタクト層の表面の酸化膜および有機物を除去
して、コンタクト層の上の半導体層との界面を改善する
ことができる。このことにより、薄膜トランジスタのト
ランジスタ特性を改善することができる。
【0073】
【発明の効果】本発明は、シリコン半導体層またはシリ
コンコンタクト層を形成した後、大気中に暴露すること
により生じるシリコン半導体層またはシリコンコンタク
ト層の表面の酸化膜および有機物を除去し、その上にシ
リコンコンタクト層またはシリコン半導体層を積層する
方法において、酸化膜および有機物を除去するために、
フッ素化合物系ガスまたはフッ素化合物系ガスを含む混
合ガスのプラズマ処理を行うものである。
コンコンタクト層を形成した後、大気中に暴露すること
により生じるシリコン半導体層またはシリコンコンタク
ト層の表面の酸化膜および有機物を除去し、その上にシ
リコンコンタクト層またはシリコン半導体層を積層する
方法において、酸化膜および有機物を除去するために、
フッ素化合物系ガスまたはフッ素化合物系ガスを含む混
合ガスのプラズマ処理を行うものである。
【0074】これにより、シリコン半導体層またはシリ
コンコンタクト層の表面の酸化膜および有機物を短時間
に確実に除去し、清浄化された表面にシリコンコンタク
ト層またはシリコン半導体層を積層することが可能とな
る。
コンコンタクト層の表面の酸化膜および有機物を短時間
に確実に除去し、清浄化された表面にシリコンコンタク
ト層またはシリコン半導体層を積層することが可能とな
る。
【0075】このようにして、電気的抵抗として作用す
る酸化膜および有機物を確実に除去できるので、半導体
装置の電気的特性を向上することができる。しかも、シ
リコン半導体層上のシリコンコンタクト層、またはシリ
コンコンタクト層上のシリコン半導体層の積層構造を製
造する工程の所要時間が短時間となる効果がある。
る酸化膜および有機物を確実に除去できるので、半導体
装置の電気的特性を向上することができる。しかも、シ
リコン半導体層上のシリコンコンタクト層、またはシリ
コンコンタクト層上のシリコン半導体層の積層構造を製
造する工程の所要時間が短時間となる効果がある。
【図1】本発明の実施の形態を説明する薄膜トランジス
タの断面図である。
タの断面図である。
【図2】本発明の実施の形態の製造工程を説明するステ
ップ図である。
ップ図である。
【図3】本発明の実施の形態の薄膜トランジスタを製造
するプラズマCVD装置の断面図である。
するプラズマCVD装置の断面図である。
【図4】本発明の他の実施の形態に使用されるプラズマ
CVD装置の構成を説明する図である。
CVD装置の構成を説明する図である。
1 薄膜トランジスタ 2 透明絶縁基板 3 ゲート電極 4 ゲート絶縁膜 5 半導体層 6、7 オーミックコンタクト層 8 ソース電極 9 ドレイン電極 10 保護膜 11 チャネル保護膜 18 基板 20 プラズマCVD装置 21 真空チャンバ 22 ヒータ 23 サセプタ 24 高周波電極 25 高周波電源 26 切り換えバルブ 27 エッチングガス供給経路 28 堆積ガス供給経路 31 エッチング専用真空チャンバ 32 真空搬送チャンバ 33 デポジション専用真空チャンバ
Claims (5)
- 【請求項1】 半導体層の上に、前記半導体層と電気的
コンタクトするコンタクト層を形成する半導体装置の製
造方法において、基板上に前記半導体層を形成した後、
前記半導体層の表面をフッ素化合物系ガスまたはフッ素
化合物系ガスを含む混合ガスのプラズマを用いてドライ
エッチングを行い、その後、コンタクト層を積層するこ
とを特徴とする半導体装置の製造方法。 - 【請求項2】 コンタクト層の上に、前記コンタクト層
と電気的コンタクトする半導体層を形成する半導体装置
の製造方法において、基板上に前記コンタクト層を形成
した後、前記コンタクト層の表面をフッ素化合物系ガス
またはフッ素化合物系ガスを含む混合ガスのプラズマを
用いてドライエッチングを行い、その後、半導体層を積
層することを特徴とする半導体装置の製造方法。 - 【請求項3】 前記フッ素化合物系ガスは、NF3、C
F4、SF6を少なくとも一つ以上含むことを特徴とする
請求項1または請求項2記載の半導体装置の製造方法。 - 【請求項4】 前記ドライエッチング工程と積層工程と
は、同一の真空装置内で連続して行うことを特徴とする
請求項1または請求項2記載の半導体装置の製造方法。 - 【請求項5】 前記ドライエッチング工程と積層工程と
は、エッチング装置と積層装置とを真空チャンバを介し
て接続された装置を搬送し、連続的に行うことを特徴と
する請求項1または請求項2記載の半導体装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9628897A JPH10289910A (ja) | 1997-04-15 | 1997-04-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9628897A JPH10289910A (ja) | 1997-04-15 | 1997-04-15 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10289910A true JPH10289910A (ja) | 1998-10-27 |
Family
ID=14160906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9628897A Pending JPH10289910A (ja) | 1997-04-15 | 1997-04-15 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10289910A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008003319A (ja) * | 2006-06-22 | 2008-01-10 | Mitsubishi Electric Corp | Tftアレイ基板及びその製造方法 |
JP2011187859A (ja) * | 2010-03-11 | 2011-09-22 | Hitachi Displays Ltd | 表示装置およびその製造方法 |
US8410482B2 (en) | 2010-03-31 | 2013-04-02 | Casio Computer Co., Ltd. | Semiconductor device, light emitting apparatus and electronic device |
-
1997
- 1997-04-15 JP JP9628897A patent/JPH10289910A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008003319A (ja) * | 2006-06-22 | 2008-01-10 | Mitsubishi Electric Corp | Tftアレイ基板及びその製造方法 |
JP2011187859A (ja) * | 2010-03-11 | 2011-09-22 | Hitachi Displays Ltd | 表示装置およびその製造方法 |
US8410482B2 (en) | 2010-03-31 | 2013-04-02 | Casio Computer Co., Ltd. | Semiconductor device, light emitting apparatus and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9871124B2 (en) | Method of IGZO and ZnO TFT fabrication with PECVD SiO2 passivation | |
US8614442B2 (en) | Thin film transistor and method of forming the same | |
US5888855A (en) | Method of manufacturing active matrix display | |
JP2007073558A (ja) | 薄膜トランジスタの製法 | |
US6410454B1 (en) | Method and apparatus for removing contaminants from the surface of a semiconductor wafer | |
JP2003059905A (ja) | エッチング方法、キャパシタの製造方法、および半導体装置 | |
JPH0555570A (ja) | 薄膜半導体装置及びその製造方法 | |
JP4101340B2 (ja) | 半導体装置の作製方法 | |
JP3416472B2 (ja) | 半導体素子 | |
JPH10289910A (ja) | 半導体装置の製造方法 | |
TW394979B (en) | Manufacturing method of semiconductor device | |
WO2012005030A1 (ja) | 薄膜トランジスタ、その製造方法、および表示装置 | |
KR20020035747A (ko) | 보텀게이트형 박막트랜지스터와 그 제조방법 및 표시장치 | |
JPH11102907A (ja) | 半導体装置の製造方法および絶縁膜形成装置 | |
JPS58112365A (ja) | 薄膜トランジスタの製造方法 | |
JP2006013438A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP4248987B2 (ja) | アレイ基板の製造方法 | |
KR100611751B1 (ko) | 박막트랜지스터의 제조 방법 | |
JP2004165286A (ja) | 薄膜トランジスタの製造方法 | |
JPS6353929A (ja) | 半導体装置の製造方法 | |
JPH05326557A (ja) | 薄膜の堆積方法及び薄膜トランジスタの製造方法 | |
KR100234542B1 (ko) | 반도체장치의 제조방법 | |
KR970006256B1 (ko) | 박막트랜지스터 제조방법 | |
JP2003234344A (ja) | 半導体装置の製造方法 | |
JPH04256324A (ja) | 薄膜半導体素子の製造方法 |