JPH10289910A

JPH10289910A - 半導体装置の製造方法

Info

Publication number: JPH10289910A
Application number: JP9628897A
Authority: JP
Inventors: Toshinori Sugihara; 利典杉原; Kazuki Kobayashi; 和樹小林
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1997-04-15
Filing date: 1997-04-15
Publication date: 1998-10-27

Abstract

(57)【要約】【課題】シリコン半導体層またはシリコンコンタクト
層の表面の自然酸化膜および有機物を除去して、その上
にシリコンコンタクト層またはシリコン半導体層を積層
する。【解決手段】半導体層５の上に、半導体層５と電気的
コンタクトするオーミックコンタクト層６、７を形成す
る半導体装置の製造方法であって、透明絶縁基板２上に
半導体層５を形成した後、半導体層５の表面をフッ素化
合物系ガスまたはフッ素化合物系ガスを含む混合ガスの
プラズマを用いてドライエッチングを行い、その後、オ
ーミックコンタクト層６、７を積層する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体層とそれと
電気的コンタクトするコンタクト層との界面状態を改善
する半導体装置の製造方法に関するものである。

【０００２】

【従来の技術】シリコン半導体層とシリコンコンタクト
層とが、電気的コンタクトする構造を持つ半導体装置を
製造する場合、シリコン半導体層またはシリコンコンタ
クト層を形成した後、大気中に暴露すると、その表面が
酸化されて自然酸化膜が形成されたり、または有機物が
付着することにより汚染される。

【０００３】このように、表面に酸化膜が形成された状
態、または有機物で汚染された状態で、シリコン半導体
層またはシリコンコンタクト層の上に、シリコンコンタ
クト層またはシリコン半導体層を積層すると、酸化膜ま
たは有機物が電気的抵抗となり、半導体装置の電気的特
性を低下させてしまう。

【０００４】これを防止するため、シリコン半導体層ま
たはシリコンコンタクト層を形成した後、大気中に暴露
する場合、溶液による化学反応洗浄、水素雰囲気中での
熱処理、水素プラズマ処理、またはこれらの組み合わせ
により、酸化膜および有機物を除去し、その後、シリコ
ンコンタクト層、シリコン半導体層を積層している。

【０００５】前記溶液による化学反応除去の場合、フッ
酸（ＨＦ）を含む溶液、例えばバッファードフッ酸（Ｈ
Ｆ＋ＮＨ₄Ｆ）溶液またはその希釈液等により、シリコ
ン半導体層またはシリコンコンタクト層の表面の酸化膜
をエッチングにより除去し、有機物については、下地層
のエッチングによるリフトオフによって除去している。

【０００６】また、前記水素雰囲気中での熱処理の場
合、水素雰囲気においてシリコン半導体層またはシリコ
ンコンタクト層を高温にすることで、このとき発生する
活性化された水素原子により、表面の酸化膜または有機
物を除去している。

【０００７】また、前記水素プラズマ処理の場合、水素
雰囲気中でグロー放電等により発生するイオン化された
水素原子、または活性化された水素原子により、シリコ
ン半導体層またはシリコンコンタクト層の表面の酸化膜
または有機物を除去している。

【０００８】

【発明が解決しようとする課題】このように、シリコン
半導体層またはシリコンコンタクト層の表面に存在する
酸化膜または有機物を、溶液による化学反応洗浄、水素
雰囲気中での熱処理、水素プラズマ処理により除去し、
その後、シリコンコンタクト層またはシリコン半導体層
を積層し、電気的特性の改善を行っている。

【０００９】しかし、溶液による化学反応洗浄は、洗浄
の直後から大気に暴露されているため、シリコンコンタ
クト層またはシリコン半導体層の積層までの時間が長時
間になる場合、再び酸化膜、有機汚染物により汚染され
てしまい、再度溶液による化学反応洗浄が必要になる。

【００１０】また、洗浄後からシリコンコンタクト層ま
たはシリコン半導体層の積層までの時間が短時間であっ
ても、非常に軽微であるが酸化膜および有機物の汚染が
あり、皆無にすることはできず、半導体装置の電気的特
性を低下させてしまう。これを防止するには、水素雰囲
気中での熱処理、水素プラズマ処理との組み合わせが必
要であり、一連の工程が長時間化してしまう。

【００１１】水素雰囲気中での熱処理では、水素雰囲気
中での熱処理の終了後、大気中に暴露することなく、シ
リコンコンタクト層またはシリコン半導体層の積層を行
うことが可能である。

【００１２】しかし、熱処理温度が非常に高温を必要と
するため、低温での処理が要求されるプロセス、例え
ば、ガラス基板上に薄膜トランジスタを形成するプロセ
スには不向きである。さらに、半導体装置の電気的特性
をより改善するためには、長時間の処理が必要となり、
工程が長時間化してしまう問題もある。

【００１３】水素プラズマ処理により、酸化膜および有
機物を除去する場合も、水素プラズマ処理の終了後、大
気中に暴露することなく、連続工程でシリコンコンタク
ト層またはシリコン半導体層の積層を行うことが可能で
ある。

【００１４】しかし、半導体装置の電気的特性を改善す
るためには長時間の処理が必要となり、工程が長時間化
してしまう問題がある。

【００１５】本発明は、前記事情を考慮してなされたも
のであり、その目的は半導体装置の電気的特性の低下を
招かないように、シリコン半導体層またはシリコンコン
タクト層の表面に存在する酸化膜および有機物を除去す
る方法を提供することにある。

【００１６】

【課題を解決するための手段】この目的を達成するため
に、本発明は、次のような手段を用いている。すなわ
ち、本発明に係わるシリコン半導体装置またはシリコン
コンタクト層の表面に存在する酸化膜および有機汚染物
を除去する方法で、フッ素化合物系ガスまたはフッ素化
合物系ガスを含む混合ガスのプラズマによるドライエッ
チングを行うものである。

【００１７】より具体的には、本発明の請求項１記載の
半導体装置の製造方法は、半導体層の上に、前記半導体
層と電気的コンタクトするコンタクト層を形成する半導
体装置の製造方法において、基板上に半導体層を形成し
た後、前記半導体層の表面をフッ素化合物系ガスまたは
フッ素化合物系ガスを含む混合ガスのプラズマを用いて
ドライエッチングを行い、その後、コンタクト層を積層
することを特徴としている。

【００１８】また、本発明の請求項２記載の半導体装置
の製造方法は、コンタクト層の上に、前記コンタクト層
と電気的コンタクトする半導体層を形成する半導体装置
の製造方法において、基板上にコンタクト層を形成した
後、前記コンタクト層の表面をフッ素化合物系ガスまた
はフッ素化合物系ガスを含む混合ガスのプラズマを用い
てドライエッチングを行い、その後、半導体層を積層す
ることを特徴としている。

【００１９】また、本発明の請求項３記載の半導体装置
の製造方法は、前記フッ素化合物系ガスは、ＮＦ₃、Ｃ
Ｆ₄、ＳＦ₆を少なくとも一つ以上含むことを特徴として
いる。

【００２０】また、本発明の請求項４記載の半導体装置
の製造方法は、前記エッチング工程と積層工程とは、同
一の真空装置内で連続して行うことを特徴としている。

【００２１】また、本発明の請求項５記載の半導体装置
の製造方法は、前記エッチング工程と積層工程とは、エ
ッチング装置と積層装置とを真空チャンバを介して接続
された装置を搬送し、連続的に行うことを特徴としてい
る。

【００２２】前記請求項１記載の発明に従えば、シリコ
ン半導体層の表面に存在する酸化膜および有機物を、フ
ッ素化合物系ガスまたはフッ素化合物系ガスを含む混合
ガスを高周波グロー放電等によりプラズマ化することに
より、このときに発生するフッ素ラジカルおよびフッ素
イオンにより除去することができる。

【００２３】フッ素化合物系ガスまたはフッ素化合物系
ガスを含む混合ガスのプラズマによる酸化膜のエッチン
グレートは比較的小さいが、自然酸化膜は非常に薄いた
め、ほぼ完全にエッチング除去することが可能である。

【００２４】同時に、有機物は下地のシリコン半導体層
のフッ素ラジカルおよびフッ素イオンによるシリコン半
導体層のエッチングとともに、シリコン半導体層の表面
からリフトオフされ、排気することが可能である。

【００２５】また、請求項２記載の発明に従えば、シリ
コンコンタクト層の表面に存在する酸化膜および有機物
を、フッ素化合物系ガスまたはフッ素化合物系ガスを含
む混合ガスを高周波グロー放電等によりプラズマ化する
ことにより、このときに発生するフッ素ラジカルおよび
フッ素イオンにより除去することができる。

【００２６】フッ素化合物系ガスまたはフッ素化合物系
ガスを含む混合ガスのプラズマによる酸化膜のエッチン
グレートは比較的小さいが、自然酸化膜は非常に薄いた
め、ほぼ完全にエッチング除去することが可能である。

【００２７】同時に、有機物は下地のシリコンコンタク
ト層のフッ素ラジカルおよびフッ素イオンによるシリコ
ンコンタクト層のエッチングとともに、シリコンコンタ
クト層の表面からリフトオフされ、排気することが可能
である。

【００２８】また、請求項３記載の発明に従えば、ＮＦ
₃、ＣＦ₄、ＳＦ₆の少なくとも一つ以上を用いることが
でき、中でもＮＦ₃は取り扱いが容易である。

【００２９】また、請求項４記載の発明に従えば、エッ
チング工程と積層工程とが、同一の真空装置内で連続し
て行われるので、シリコン半導体層またはシリコンコン
タクト層の表面をエッチングして清浄にした後、直ちに
連続してシリコンコンタクト層またはシリコン半導体層
が形成されるから、大気中に暴露されることがなく、酸
化膜または有機物による汚染をなくすことができる。

【００３０】また、請求項５記載の発明に従えば、エッ
チング装置と積層装置とを真空チャンバを介して接続さ
れた装置を搬送して連続的に行われるから、大気中に暴
露することなく、シリコン半導体層またはシリコンコン
タクト層の上に、シリコンコンタクト層またはシリコン
半導体層を積層することができる。従って、酸化膜また
は有機物による汚染をなくすことができる。

【００３１】以上により、シリコン半導体層またはシリ
コンコンタクト層の表面に存在する酸化膜および有機物
を除去することができ、半導体装置の電気的特性の低下
を防止できる。

【００３２】このとき、シリコン半導体層またはシリコ
ンコンタクト層の、フッ素化合物系ガスまたはフッ素化
合物系ガスの混合ガスのプラズマによるエッチングレー
トが小さくても、酸化膜および有機汚染物は非常に薄い
ため、処理に必要な時間は短時間である。

【００３３】また、処理後に大気中に暴露することな
く、上層のシリコン半導体層またはシリコンコンタクト
層を積層することが可能であるため、再汚染を防止する
ことができる。

【００３４】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。

【００３５】図１は、アクティブマトリクス型液晶表示
装置に用いられる典型的な薄膜トランジスタの構造を示
す断面である。

【００３６】アクティブマトリクス型液晶表示装置にお
いては、数１００個×数１００個の薄膜トランジスタと
画素電極との対が、縦方向および横方向にマトリクス状
に配置されるが、図１では１個の薄膜トランジタだけを
示す。

【００３７】この薄膜トランジスタ１は、樹脂またはガ
ラスなどの透明で、かつ電気絶縁性を有する透明絶縁基
板２上に、金属膜からなる帯状のゲート電極３と、Ｓｉ
Ｎ_Xからなるゲート絶縁膜４と、アモルファスシリコン
からなる半導体層５と、チャネル保護膜１１と、リン等
の不純物をドープしたオーミックコンタクト層６、７
と、金属からなるソース電極８およびドレイン電極９
と、保護膜１０とがこの順で積層して構成される。

【００３８】図１に示すような、透明絶縁基板２に、ま
ずゲート電極３が形成される構造の薄膜トランジスタ
は、逆スタガ型と呼ばれる。

【００３９】以下に、図２を参照して、この薄膜トラン
ジスタ１の製造工程を説明する。

【００４０】例えば、ガラス基板、またはガラス基板上
にＴａ₂Ｏ₅またはＳｉＯ₂等の絶縁膜がベースコートと
して形成された透明絶縁基板２上に、ステップＳ１に示
すように、Ａｌ、Ｍｏ、Ｔａ等の電気抵抗の小さい金属
膜をスパッタリング法によって堆積し、フォトリソグラ
フィ法によるパターニングによってゲートバスライン
（図示しない）とゲート電極３とを同時にパターン形成
する。

【００４１】ゲートバスラインは、薄膜トランジスタ１
と画素電極との対のマトリクス配置に合わせて数１００
本平行に配置し、ゲート電極３は薄膜トランジスタ１の
配置に対応させて形成する。

【００４２】次に、ステップＳ２に示すように、ゲート
電極３上に、プラズマＣＶＤ法によってＳｉＮ_X膜を積
層し、ゲート絶縁膜４を形成する。なお、ゲート絶縁膜
４の絶縁性および信頼性を向上するため、ゲート電極３
を陽極酸化して第１の絶縁膜とし、その上にプラズマＣ
ＶＤ法によるＳｉＮ_Xを第２絶縁膜として積層した２層
絶縁膜構造としてもよい。

【００４３】続いて、ステップＳ３で、真性アモルファ
スシリコンからなる半導体層５、ＳｉＮ_Xからなるチャ
ネル保護膜１１およびリンを添加したｎ⁺型アモルファ
スシリコンまたはｎ⁺型微結晶シリコンからなるオーミ
ックコンタクト層６、７を形成する。

【００４４】具体的には、まず、ステップＳ３ａに示す
ように、真性アモルファスシリコンからなる半導体層５
をゲート絶縁膜４に連続してプラズマＣＶＤ法によって
積層する。アモルファスシリコンは熱処理、またはレー
ザー照射によりポリシリコン化させてもよい。

【００４５】次に、ステップＳ３ｂで示すように、Ｓｉ
₃Ｎ₄からなるチャネル保護膜１１を半導体層５上にプラ
ズマＣＶＤ法によって積層する。

【００４６】続いて、ステップＳ３ｃに示すように、フ
ォトレジストをスピンコート法により塗布し、ステップ
Ｓ３ｄに示すように、マスクを用いてフォトレジストの
露光、現像を行って、ゲート電極３に対応した領域の
み、チャネル保護膜１１を同一形状にパターニングす
る。つまり、数１００個×数１００個の島状チャネル保
護領域のパターンを形成する。

【００４７】次に、ステップＳ３ｅに示すように、ウェ
ットエッチングによりチャネル保護膜１１を所定の形状
にパターン形成する。続いて、ステップＳ３ｆに示すよ
うに、フォトレジストを除去する。

【００４８】このとき、ステップＳ３ｅ、Ｓ３ｆは大気
中で行われる。ステップＳ３ｅでチャネル保護膜１１が
パターン形成された時点から、半導体層５の表面が大気
中に暴露されており、酸化膜の形成、および有機物によ
る汚染が起こる。

【００４９】ここで、半導体層５のチャネル領域は、チ
ャネル保護膜１１により保護されており、酸化膜および
有機物による汚染は発生しないが、ソース領域、ドレイ
ン領域は大気に暴露されて汚染が起こる。

【００５０】半導体層５の表面の酸化膜および有機物を
除去するため、ステップＳ３ｇにおいて、フッ素化合物
系ガスまたはフッ素化合物系ガスを含むアルゴン（Ａ
ｒ）、ヘリウム（Ｈｅ）等を混合した混合ガスのプラズ
マ処理を行う。

【００５１】ここで、フッ素化合物系ガスとしては、Ｎ
Ｆ₃、ＣＦ₄、ＳＦ₆が使用可能であり、中でもＮＦ₃は取
り扱いの容易性の観点より最も望ましい。混合ガスとし
ては、Ａｒが最も望ましい。

【００５２】フッ素化合物系ガスまたはフッ素化合物系
ガスを混合した混合ガスは、プラズマにより発生するフ
ッ素ラジカルおよびフッ素イオンにより、酸化膜がエッ
チング除去される。有機物は、フッ素ラジカルおよびフ
ッ素イオンによって半導体層５の表面がエッチングされ
ることにより、リフトオフされ、排気ガス経路より排気
される。

【００５３】半導体層５の表面酸化膜は大気中の放置時
間に影響されるが、通常膜厚が２０〜３０Åである。そ
して、プラズマ処理によるエッチングレートは７〜８Å
／ｓｅｃであり、プラズマ処理時間は２．５〜５秒程度
である。有機物の膜厚は製造条件、雰囲気により一定し
ないが、前記時間後の数秒程度のプラズマ処理により半
導体層５の表面を５０〜６０Å程度エッチングすること
ができるので、半導体層５の表面エッチングと同時に有
機物をリフトオフすることができる。

【００５４】このようにして表面が清浄化された半導体
層５の上に、ステップＳ３ｈに示すように、オーミック
コンタクト層６、７を積層する。

【００５５】ここで、ステップＳ３ｇ、Ｓ３ｈは、真空
装置内で連続的に処理が行われるので、再汚染の恐れは
ない。ステップＳ３ｇ、Ｓ３ｈの工程は、図３のプラズ
マＣＶＤ装置を用いて実施される。

【００５６】すなわち、プラズマＣＶＤ装置２０は、真
空チャンバ２１の内部下方に、ヒータ電源（図示しな
い）に接続されたヒータ２２を内蔵するサセプタ２３を
配置し、このサセプタ２３に対向するように真空チャン
バ２１の上方に、高周波電極２４を配置する。

【００５７】サセプタ２３の上に基板１８が載置され、
真空チャンバ２１およびサセプタ２３がアースに接続さ
れるとともに、高周波電極２４にプラズマ発生用の高周
波電源２５が接続される。

【００５８】高周波電極２４は、切り換えバルブ２６を
介して、エッチングガス供給経路２７と堆積ガス供給経
路２８とに接続される。堆積ガス供給経路２８は、例え
ばＳｉＨ₄、Ｈ₂、ＰＨ₃等を供給する。エッチングガス
供給経路２７は、フッ素化合物系ガスまたはフッ素化合
物系ガスを含む混合ガスを供給する。

【００５９】この真空チャンバ２１に基板１８を投入し
て、サセプタ２３の所定位置に載置し、エッチングガス
供給経路２７よりエッチングガスを導入して、基板１８
の表面をエッチングし、その表面を清浄にする。引き続
き、切り換えバルブ２６を操作して堆積ガス供給経路２
８より堆積ガスとして、ＳｉＨ₄、Ｈ₂、ＰＨ₃等を供給
する。

【００６０】これにより、基板１８の表面を清浄にした
後、直ちにコンタクト層を積層することができる。な
お、このプラズマＣＶＤ装置の場合、エッチングガス
は、真空チャンバ２１の内壁のクリーニングにも使用す
ることができる。このように、同一の真空チャンバ２１
で半導体層５の表面のエッチングと、その後のオーミッ
クコンタクト層６、７の積層を連続的に行うことができ
る。

【００６１】または、図４に示すように、エッチング専
用の真空チャンバ３１と、デポジション専用の真空チャ
ンバ３３とを、真空搬送チャンバ３２により接続する構
造でも本発明を実施することができる。

【００６２】図４の場合、エッチング専用真空チャンバ
３１もデポジション専用真空チャンバ３３も、図３に示
した構造のプラズマＣＶＤ装置が用いられる。ただし、
切り換えバルブ２６によるガス供給経路の切り換えは不
要にすることができる。

【００６３】図４の装置では、エッチング専用真空チャ
ンバ３１でエッチングが行われた後、真空搬送チャンバ
３２を経由して真空中を搬送し、デポジション専用真空
チャンバ３３に投入する。図４の装置によれば、半導体
層５とオーミックコンタクト層６、７との界面のエッチ
ング後の残留ガスの影響を抑制することができる。

【００６４】続いて、ステップＳ３ｉで、スピンコート
によるフォトレジストの塗布が行われ、ステップＳ３ｊ
で、ソース電極８、ドレイン電極９に対応した形状のマ
スクを用いて、フォトレジストの露光、現像を行い、オ
ーミックコンタクト層６、７のパターン形成を行う。

【００６５】続いて、ステップＳ３ｋに示すように、エ
ッチングを行い、各素子間の分離とオーミックコンタク
ト層６、７の形成が行われる。ステップＳ３ｋのエッチ
ングが終了すると、ステップＳ３ｌでフォトレジストが
除去される。

【００６６】その後、ステップＳ４で、スパッタリング
法により、Ｔａ、Ｔｉ、Ａｌ等の金属膜を堆積して、こ
れをフォトリソグラフィ法によりパターニングを行うこ
とにより、ソースバスライン（図示しない）およびソー
ス電極８を形成する。ソースバスラインは、マトリクス
配置に合わせて、ゲートバスラインと直交する方向に数
１００本平行に配置され、ソース電極８と接続される。

【００６７】さらに、ステップＳ５において、スパッタ
リング法によりＴａ、Ｔｉ、Ａｌ等を堆積して、これを
フォトリソグラフィ法によりパターニングを行って、ド
レイン電極９を形成する。

【００６８】ここで、ステップＳ４とステップＳ５とは
同じ工程で同時に行うことが可能であり、ソース電極８
とドレイン電極９とを同時に形成することができる。

【００６９】その後、ステップＳ６に示すように、Ｓｉ
Ｎ_XをプラズマＣＶＤ法により積層し、パターニングす
ることによって、保護膜１０を形成して、薄膜トランジ
スタ１が完成する。

【００７０】以上説明したように、本発明の薄膜トラン
ジスタ１は、半導体層５とオーミックコンタクト層６、
７との界面に酸化膜および有機物が存在しないため、薄
膜トランジスタ１のトランジスタ特性を改善することが
できる。

【００７１】前記実施の形態は、逆スタガ型薄膜トラン
ジスタについて説明したが、ゲート電極が半導体層より
表面側に形成される、スタガ型またはいわゆるトップゲ
ート型薄膜トランジスタにも応用することができる。

【００７２】スタガ型またはトップゲート型薄膜トラン
ジスタの場合は、基板上にコンタクト層が先に形成さ
れ、その上に半導体層が積層される構造となるが、コン
タクト層の表面をフッ素化合物系ガスまたはフッ素化合
物系を含む混合ガスでプラズマエッチングを行うことに
より、コンタクト層の表面の酸化膜および有機物を除去
して、コンタクト層の上の半導体層との界面を改善する
ことができる。このことにより、薄膜トランジスタのト
ランジスタ特性を改善することができる。

【００７３】

【発明の効果】本発明は、シリコン半導体層またはシリ
コンコンタクト層を形成した後、大気中に暴露すること
により生じるシリコン半導体層またはシリコンコンタク
ト層の表面の酸化膜および有機物を除去し、その上にシ
リコンコンタクト層またはシリコン半導体層を積層する
方法において、酸化膜および有機物を除去するために、
フッ素化合物系ガスまたはフッ素化合物系ガスを含む混
合ガスのプラズマ処理を行うものである。

【００７４】これにより、シリコン半導体層またはシリ
コンコンタクト層の表面の酸化膜および有機物を短時間
に確実に除去し、清浄化された表面にシリコンコンタク
ト層またはシリコン半導体層を積層することが可能とな
る。

【００７５】このようにして、電気的抵抗として作用す
る酸化膜および有機物を確実に除去できるので、半導体
装置の電気的特性を向上することができる。しかも、シ
リコン半導体層上のシリコンコンタクト層、またはシリ
コンコンタクト層上のシリコン半導体層の積層構造を製
造する工程の所要時間が短時間となる効果がある。

【図面の簡単な説明】

【図１】本発明の実施の形態を説明する薄膜トランジス
タの断面図である。

【図２】本発明の実施の形態の製造工程を説明するステ
ップ図である。

【図３】本発明の実施の形態の薄膜トランジスタを製造
するプラズマＣＶＤ装置の断面図である。

【図４】本発明の他の実施の形態に使用されるプラズマ
ＣＶＤ装置の構成を説明する図である。

【符号の説明】

１薄膜トランジスタ２透明絶縁基板３ゲート電極４ゲート絶縁膜５半導体層６、７オーミックコンタクト層８ソース電極９ドレイン電極１０保護膜１１チャネル保護膜１８基板２０プラズマＣＶＤ装置２１真空チャンバ２２ヒータ２３サセプタ２４高周波電極２５高周波電源２６切り換えバルブ２７エッチングガス供給経路２８堆積ガス供給経路３１エッチング専用真空チャンバ３２真空搬送チャンバ３３デポジション専用真空チャンバ

Claims

【特許請求の範囲】

【請求項１】半導体層の上に、前記半導体層と電気的
コンタクトするコンタクト層を形成する半導体装置の製
造方法において、基板上に前記半導体層を形成した後、
前記半導体層の表面をフッ素化合物系ガスまたはフッ素
化合物系ガスを含む混合ガスのプラズマを用いてドライ
エッチングを行い、その後、コンタクト層を積層するこ
とを特徴とする半導体装置の製造方法。
【請求項２】コンタクト層の上に、前記コンタクト層
と電気的コンタクトする半導体層を形成する半導体装置
の製造方法において、基板上に前記コンタクト層を形成
した後、前記コンタクト層の表面をフッ素化合物系ガス
またはフッ素化合物系ガスを含む混合ガスのプラズマを
用いてドライエッチングを行い、その後、半導体層を積
層することを特徴とする半導体装置の製造方法。
【請求項３】前記フッ素化合物系ガスは、ＮＦ₃、Ｃ
Ｆ₄、ＳＦ₆を少なくとも一つ以上含むことを特徴とする
請求項１または請求項２記載の半導体装置の製造方法。
【請求項４】前記ドライエッチング工程と積層工程と
は、同一の真空装置内で連続して行うことを特徴とする
請求項１または請求項２記載の半導体装置の製造方法。
【請求項５】前記ドライエッチング工程と積層工程と
は、エッチング装置と積層装置とを真空チャンバを介し
て接続された装置を搬送し、連続的に行うことを特徴と
する請求項１または請求項２記載の半導体装置の製造方
法。