CN102193304A

CN102193304A - 光掩模版和使用所述光掩模版的测试方法

Info

Publication number: CN102193304A
Application number: CN 201010123603
Authority: CN
Inventors: 洪齐元; 张斌; 邓泽希; 张立国
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-03-12
Filing date: 2010-03-12
Publication date: 2011-09-21
Anticipated expiration: 2030-03-12
Also published as: US20110318673A1; US8921013B2; US20130302725A1; CN102193304B; US8501376B2

Abstract

一种光掩模版和使用所述光掩模版的测试方法，所述光掩模版包括第一掩模结构和第二掩模结构，所述第一掩模结构用于形成电路图形，所述第二掩模结构用于形成测试图形；所述第二掩模结构中的图形类型涵盖第一掩模结构中图形的所有图形类型。在使用所述光掩模版的测试方法中，只要测试第二掩模结构在硅晶圆上所形成的测试图形即可，无需再去查找位于电路图形不同位置的图形类型，从而节省时间、提高效率。

Description

光掩模版和使用所述光掩模版的测试方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及光掩模版和使用所述光掩模版的测试方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展。而半导体芯片的集成度越高，半导体器件的特征尺寸(CD，Critical Dimension)越小。目前，超大规模集成电路中，特征尺寸已经进入到几十到几百纳米的范围。

光刻是集成电路制造的主要工艺之一，在光刻工艺中，光掩模版放置于曝光光源和投影物镜之间，曝光光源发射出的具有一定波长的光透过光掩模版，通过投影物镜使光掩模版的图形成像在硅晶圆上，所述硅晶圆上涂敷有光刻胶，所述光刻胶被光照射的部分溶解特性会发生改变，通过后续的去胶、蚀刻等的过程，将光掩模版的图形转移到硅晶圆上。然而，当特征尺寸接近甚至小于曝光光源的波长，光透过光掩模版时很容易发生光的干涉和衍射，这使硅晶圆上的图形与光掩模版图形之间存在一定的变形和偏差，这便是光学临近效应(OPE，optical proximity effect)。

为了得到理想的图形，现有技术通过各类光学临近矫正(OPC，opticalproximity correction)方法来克服上述缺陷，其中一种方法是预先修正光掩模版上的掩模版电路图形，例如在光掩模版上使用亚衍射极限辅助散射条(SRAF)作为辅助图形的方法。具体如专利号为ZL95102281.4的中国专利所公开的技术方案，如图1所示，在光学临近矫正的电路布局图100中，在相邻的电路布局图形110之间加入至少一个布局辅助图形115，其中布局辅助图形115与电路布局图形110平行，布局辅助图形115为亚衍射极限辅助散射条，用以减弱通过相邻电路布局图形110之间的光强度；然后再将在OPC软件中设计好的电路布局图形110和布局辅助图形115一起输入至光掩模版制造设备中，设备根据输入的电路布局图形110和布局辅助图形115大小和位置，在光掩模版上，用铬膜层或移相器形成掩模版电路图形和掩模版辅助图形。

除此之外，在光刻工艺将光掩模版上的图形转移到硅晶圆上的过程中，还会对在硅晶圆上形成的电路图形进行测试，并根据测试结果调整光刻工艺参数和/或光掩模版图形，以减弱光学临近效应。

由于电路图形由各类图形类型按照一定的数量和位置关系组合而成。在测试时，为了确认各类图形类型是否都符合要求，需将测试工具聚焦到各类图形类型上，由于各类图形类型位于硅晶圆的不同位置，需要将检测工具从一个图形类型移动到另一图形类型，这会花费较多时间，所以测试过程效率较低。

发明内容

本发明提供一种光掩模版和使用所述光掩模版的测试方法，改善光刻工艺测试过程效率低的问题。

为解决上述问题，本发明提供一种光掩模版，所述光掩模版包括第一掩模结构和第二掩模结构，所述第一掩模结构用于形成电路图形，所述第二掩模结构用于形成测试图形；所述第二掩模结构中的图形类型涵盖第一掩模结构中图形的所有图形类型。

可选的，电路图形特征尺寸为90nm，所述第二掩模结构的面积小于或等于16μm×16μm。

可选的，电路图形特征尺寸为45nm，所述第二掩模结构的面积小于或等于8μm×8μm。

可选的，电路图形特征尺寸为30nm，所述第二掩模结构的面积小于或等于4μm×4μm。

可选的，所述第二掩模结构位于第一掩模结构之间。

可选的，所述第二掩模结构位于对角线相邻的第一掩模结构之间。

可选的，所述第二掩模结构位于行相邻或列相邻的第一掩模结构之间。

相应地，本发明还提供一种所述光掩模版的测试方法，包括：提供光掩模版，所述光掩模版包括用于形成电路图形的第一掩模结构和用于形成测试图形的第二掩模结构，所述第二掩模结构中的图形类型涵盖第一掩模结构中图形的所有图形类型；将光掩模版上的所述第一掩模结构和所述第二掩模结构转移到硅晶圆上，在硅晶圆上形成电路图形和测试图形；检查硅晶圆上的测试图形。

可选的，所述检查硅晶圆上的测试图形通过扫描电子显微镜完成。

可选的，所述测试图形是接触孔，所述检查硅晶圆上的测试图形的步骤包括：检查硅晶圆上形成的接触孔的直径、孔间距和对称性。

与现有技术相比，本技术方案具有以下优点：所述光掩模版的第二掩模结构至少包括第一掩模结构所有的图形类型，所以在进行光刻工艺的测试过程中，只要测试第二掩模结构在硅晶圆上所形成的测试图形即可，无需再去查找位于电路图形不同位置的图形类型，从而节省时间、提高效率。

附图说明

图1是现有技术进行光学临近矫正的光掩模版的示意图；

图2是本发明光掩模版一实施方式的示意图；

图3是本发明光掩模版另一实施方式的示意图；

图4是本发明光掩模版上第二掩模结构一实施例的示意图；

图5是本发明光掩模版上第二掩模结构另一实施例的示意图；

图6是本发明使用光掩模版的测试方法的流程图；

图7是图5所示第二掩模结构形成的测试图形的示意图；

图8是扫描电子显微镜测试到的测试图形的示意图。

具体实施方式

设计人发现在光刻工艺测试时，为了检查位于不同位置的各类图形，需将检测工具从一个图形类型移动到另一图形类型，这需要耗费较多的时间，设计人考虑设计一种光掩模版，所述光掩模版包括测试图形，通过测试所述测试图形，即可判断电路图形是否满足要求。

参考图2，示出了本发明光掩模版200一实施方式的示意图。本发明提供一种光掩模版200，所述光掩模版200包括第一掩模结构201和第二掩模结构202。所述第一掩模结构201用于形成电路图形，所述第二掩模结构202用于形成对所述电路图形进行测试的测试图形。

通常，电路图形由多种图形类型按照一定的数量和位置关系组合而成，相应地，用于形成电路图形的所述第一掩模结构也包括多种图形类型，并且所述第一掩模结构201也由相应的各图形类型按照相同的数量和位置关系组合而成。所述图形类型是构成所述第一掩模结构201的基本图形单元。

所述第二掩模结构202中的图形类型涵盖第一掩模结构201中图形的所有图形类型，即所述第二掩模结构202至少由所述第一掩模结构201中图形的所有图形类型构成。例如，第一掩模结构201的图形由10种图形类型按照特定位置关系、特定的数量组合形成，第二掩模结构202可以包括所述第一掩模结构201图形中的10种图形类型，除此之外还可包括其他图形类型。

此外，所述第二掩模结构202至少包括单个数量的各类型图形类型，即所述第二掩模结构202只要包括各图形类型即可，为了减少第二掩模结构202所占用的光刻版面积，第二掩模结构包括单个数量的第一掩模结构中图形的图形类型。

本技术方案并不限定第二掩模结构中的各类图形类型的位置。为了提高光掩模版200的利用率，使掩模版大部分面积用于形成第一掩模结构。较佳地，通过优化第二掩模结构中的各图形类型的位置，可使各图形类型紧凑排布，从而使所述第二掩模结构202占据光掩模版200较小的面积。设计人发现，对于电路图形特征尺寸为90nm的情况，常用的所有图形类型紧凑排布，所形成的第二掩模结构面积为16μm×16μm，实际应用中的电路图形不会包括所有图形类型，相应地，用于对电路图形测试的测试图形也可以不包括所有图形类型，那么第二掩模结构的面积会小于或等于16μm×16μm。同样地，设计人发现，对于电路图形特征尺寸为45nm的情况，所述第二掩模结构的面积小于或等于8μm×8μm。对于电路图形特征尺寸为30nm的情况，所述第二掩模结构的面积小于或等于4μm×4μm。

光掩模版200通常包括多个第一掩模结构201，所述第二掩模结构202位于第一掩模结构201之间。例如，所述第二掩模结构对角线相邻的第一掩模结构之间(如图3所示)，或者，所述第二掩模结构位于行相邻(如图2所示)或列相邻的第一掩模结构之间。

光掩模版200可以包括一个第二掩模结构，也可以包括多个第二掩模结构，所述多个第二掩模结构均匀分散地设置于光掩模版上。分散于光掩模版上的多个第二掩模结构，在光刻工艺中，在硅晶圆上形成分散分布的多个测试图形。在检查时，可在不同测试图形处同时进行测试，提高测试的便利性。

下面结合具体实施例对本发明技术方案做详细说明。

光刻工艺中，常用的图形类型有45种。为了适用于测试所述45种图形类型，第二掩模结构需包括所述45种图形类型。参考图4，示出了第二掩模结构一实施例的示意图。本实施例的第二掩模结构包括45种常用图形类型，所述图形类型包括：全密集线1、疏松线2、半密集线3、半密集凹槽4、疏松凹槽5、美格结构(bigmag)6、疏松头对头结构7、密集T形8、嵌套类H-H形9、密集梳形10、对称密集T形11、类T形12、类凹槽H-H形13、对称梳形14、密集梳形15、半密集梳形16、半凹槽梳形17、类线端短路结构18、45°管19、类管结构20、密集管21、135°角22、45°角23、45°凹槽24、90°类角25、90°类凹槽26、90°密集角27、类孔洞28、类岛29、栅形30、类凹坑31、凹形32、双散射条33、单散射条34、垂直类H-H形35、垂直密集H-H形36、2到1凹槽37、D&C弯管38、T形塞39、实心圆40、空心圆41、45°T形塞42、凹槽漏斗43、梯度线44、梯度凹槽45。其中，所述45种图形类型之间的位置关系可以有所不同，较佳地，为了提高光掩模版的利用率，合理安排各图形类型之间的位置关系，可以使测试图形占据较小的面积。

本实施例的第二掩模结构包括常用的45种图形类型，本实施例具普遍适用性。例如，对于第一掩模结构包括其中10种常用图形类型的情况，本实施例的第二掩模结构可以适用；对于第一掩模结构包括其中30种常用图形类型的情况，本实施例的第二掩模结构也可以适用。设计人无需针对第一掩模结构再去设计第二掩模结构，从而提高光掩模设计的使用效率。

在光刻工艺中，需要形成接触孔的电路图形，其中所述接触孔的电路图形包括：密集结构的接触孔、疏松结构的接触孔以及线性结构的接触孔。参考图5，示出了第二掩模结构另一实施例的示意图。所述第二掩模结构301用于测试接触孔的电路图形。所述第二掩模结构包括密集结构，所述密集结构包括第一密集结构301和第二密集结构302，所述第一密集结构301和第二密集结构302在二维方向上均包括多个密集排列的接触孔图形，其中：第一密集结构301的多个接触孔在二维方向上均整齐排列；第二密集结构302的多个接触孔在其中一维方向上整齐排列、在另一维方向上错开排列；所述第二掩模结构还包括连接第一密集结构301和第二密集结构302的线性结构306，所述线性结构306包括线性排列的多个接触孔图形；所述第二掩模结构还包括疏松结构304，所述疏松结构304包括第一疏松结构和第二疏松结构，所述第一疏松结构和第二疏松结构包括疏松排列的接触孔图形，其中：所述第一疏松结构包括一个接触孔；所述第二疏松结构包括两个接触孔，所述第一疏松结构和第二疏松结构被线性结构306分隔。

如图5所示的第二掩模结构中，第一密集结构301、第二密集结构302、线性结构306、第一疏松结构以及第二疏松结构的位置关系排布紧凑，占用面积较小。除此之外，第一密集结构301、第二密集结构302、线性结构306、第一疏松结构以及第二疏松结构的还可以按照其他位置关系进行排布，本领域技术人员根据具体情况，可以进行其他变形、修改和替代。

相应地，本发明还提供一种使用所述光掩模版的测试方法，参考图6，示出了所述测试方法的流程图，所述测试方法包括以下步骤：

步骤s1，提供光掩模版，所述光掩模版包括用于形成电路图形的第一掩模结构和用于形成测试图形的第二掩模结构，所述第二掩模结构中的图形类型涵盖第一掩模结构中图形的所有图形类型；

步骤s2，将光掩模版上的所述第一掩模结构和所述第二掩模结构转移到硅晶圆上，在硅晶圆上形成电路图形和测试图形；

步骤s3，检查硅晶圆上的测试图形。

下面分别对每一步骤作进一步说明。

对于步骤s1，设计光掩模版时，在光掩模版的中心区域布置用于形成电路图形的第一掩模结构，在所述第一掩模结构周围布置第二掩模结构。所述第二掩模结构至少包括了第一掩模结构中图形的所有图形类型。

对于步骤s2，通过光刻和刻蚀将光掩模版上的第一掩模结构和第二掩模结构转移到硅晶圆上。由于所述第二掩模结构涵盖了第一掩模结构中所有的图形类型，相应地在硅晶圆上，测试图形涵盖了所有的电路图形类型。

参考图7，示出了图5所示第二掩模结构形成的测试图形的示意图。与第二掩模结构相对应地，所述测试图形包括：第一密集结构接触孔401、第二密集结构接触孔402、疏松结构接触孔404以及线性结构接触孔406。

对于步骤s3，由于测试图形的图形类型涵盖了电路图形中的所有接触孔结构，所以，只检查测试图形就可以获得电路图形的测试结果，而不需要花较多时间去检查位于电路图形不同位置的各图形类型。通常，通过扫描电子显微镜检查硅晶圆上的测试图形。

参考图8，示出了扫描电子显微镜下接触孔的示意图，在扫描电子显微镜下，可以测试出接触孔501的直径、接触孔间距和对称性等参数，以确认接触孔501是否符合要求。

将测试到的结果与设计规格值比较，如果测试结果符合设计规格值的要求，由于测试图形涵盖了电路图形的所有图形类型，则电路图形也符合设计规格值的要求，可按照现有工艺参数进行生产；如果不符合设计规格值的要求，则需要改进工艺参数。例如通过测试发现测试图形中受光学临近效应影响较大，则可通过对光掩模版的第一掩模结构、第二掩模结构进行光学临近矫正，以使电路图形符合工艺要求。

本发明提供的使用所述光掩模版的测试方法，只需测试第二掩模结构在硅晶圆上所形成的测试图形即可，不必查找位于电路图形不同位置的各图形类型，从而节省时间、提高效率。

综上，本发明提供一种光掩模版，光掩模版中的第二掩模结构的图形类型涵盖第一掩模结构图形的所有图形类型。同时，所述第二掩模结构中各图形类型紧凑，只占据的光掩模版较小面积，这样一方面不会影响光掩模版的利用率，另一方面第二掩模结构形成的测试图形面积较小，易于测试。在使用所述光掩模版的测试方法中，只要测试第二掩模结构在硅晶圆上所形成的测试图形即可，无需再去查找位于电路图形不同位置的图形类型，从而节省时间、提高效率。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种光掩模版，其特征在于，所述光掩模版包括第一掩模结构和第二掩模结构，所述第一掩模结构用于形成电路图形，所述第二掩模结构用于形成测试图形；所述第二掩模结构中的图形类型涵盖第一掩模结构中图形的所有图形类型。

2.如权利要求1所述光掩模版，其特征在于，电路图形特征尺寸为90nm，所述第二掩模结构的面积小于或等于16μm×16μm。

3.如权利要求1所述光掩模版，其特征在于，电路图形特征尺寸为45nm，所述第二掩模结构的面积小于或等于8μm×8μm。

4.如权利要求1所述光掩模版，其特征在于，电路图形特征尺寸为30nm，所述第二掩模结构的面积小于或等于4μm×4μm。

5.如权利要求1所述光掩模版，其特征在于，所述第二掩模结构位于第一掩模结构之间。

6.如权利要求5所述光掩模版，其特征在于，所述第二掩模结构位于对角线相邻的第一掩模结构之间。

7.如权利要求5所述光掩模版，其特征在于，所述第二掩模结构位于行相邻或列相邻的第一掩模结构之间。

8.一种使用权利要求1所述光掩模版的测试方法，包括：

提供光掩模版，所述光掩模版包括用于形成电路图形的第一掩模结构和用于形成测试图形的第二掩模结构，所述第二掩模结构中的图形类型涵盖第一掩模结构中图形的所有图形类型；

将光掩模版上的所述第一掩模结构和所述第二掩模结构转移到硅晶圆上，在硅晶圆上形成电路图形和测试图形；

检查硅晶圆上的测试图形。

9.如权利要求8所述的测试方法，所述检查硅晶圆上的测试图形通过扫描电子显微镜完成。

10.如权利要求8所述的测试方法，其特征在于，所述测试图形是接触孔，所述检查硅晶圆上的测试图形的步骤包括：检查硅晶圆上形成的接触孔的直径、孔间距和对称性。