CN102176498A - Led芯片的制作方法 - Google Patents

Abstract

本发明公开了一种LED芯片的制作方法。其中，移除部分外延层包括以下步骤，在外延层上形成第一掩膜层，第一掩膜层包括多个相互间隔开的掩膜层单元，各掩膜层单元间留有预定大小的第一间隙；移除第一间隙所在区域的第二半导体层，发光层以及部分第一半导体层，以形成凹槽；清除第一掩膜层；重复上述步骤N次，移除部分外延层及缓冲层至基板，各掩膜层单元间留有预定大小的第N间隙，第N间隙的宽度大于第N-1间隙的宽度，形成具有N个台阶的隔离槽，N≥2。应用本发明的技术方案，隔离槽具备较浅的深度、较大的宽度、一定的倾斜角度，有利于绝缘材料的覆盖，金属连接线的附着，解决了金属连接线跨越较深的沟槽时可能造成的断裂问题。

Description

LED芯片的制作方法

技术领域

本发明涉及发光元件阵列的制造方法，具体而言，涉及一种LED芯片的制作方法。

背景技术

相对于大功率芯片，中小功率芯片由于采用小电流驱动，具有良好的光效和散热性能以及较高的可靠性，在照明以及辅助照明领域应用非常广泛。为了获得足够的亮度以及照度，就需要将足够多的LED灯珠通过串并联的方式焊接在基板或者印刷电路板上，即先封装，后集成。阵列式高压交流LED芯片具有多个LED晶胞(子芯片)，按照需求适当的串联或并联以满足特定电气需求，即先集成，后封装。

鉴于N型GaN的良好导电能力，要获得分立器件，则必需将各晶胞间的N型GaN去除形成电学隔离槽，接着在隔离槽以及晶胞间形成绝缘层以电绝缘各个晶胞，最后在绝缘层上形成电学连接。要实现上述目的，在现有技术条件下，首先需要将彼此连通N型GaN部分蚀刻直至蓝宝石衬底形成电气隔离槽，同时不损伤发光区上的P型GaN以及透明电极。

现有的技术手段，通过ICP蚀刻可实现隔离槽的形成，但是需要将GaN刻蚀直至蓝宝石衬底，刻蚀深度就需要达到5微米以上(5-7μm)，这样在进行ICP刻蚀时对掩蔽层就提出了很高的要求，传统技术上可采用蒸发等方式形成镍、金等金属掩蔽层，光刻剥离后进行ICP刻蚀。考虑到掩蔽层的形成过程繁杂，以及长时间等离子体轰击器件表面产生的热量和给器件带来的损伤，使得这一方法在正常的生产工艺中存在诸多弊端。

另外，通过电子束蒸发或化学镀金等方式形成的金属互联线在跨越过深的隔离槽时容易断裂，尤其是较为垂直的侧壁，从而影响到LED芯片彼此间的连接。普遍的解决方法是采用电镀，化镀等手段增加电连接线厚度以填满隔离槽致使可以完整的覆盖在侧壁上。过高的电连接线可能会导致在后续的减薄切割容易脱落，同时也增加了生产成本，工序复杂，可靠性也无法保障。

又如晶元光电在专利号为200810169439.1<制造发光阵列的方法>中描述了可以利用绝缘层在形成时其水平方向上的成长速率大于垂直方向成长速率这一特性来封闭隔离槽，前提是隔离槽的宽度不大于绝缘层厚度的两倍。根据其说明书附图中所理解，依据上述“宽厚比”之所限定，则必须要求只能是形成很窄的隔离槽，或者极厚的绝缘层，才有可能满足“宽厚比”的限定要求。过窄的隔离槽对光刻工艺、ICP刻蚀技术及其掩蔽技术提出了巨大的挑战，而依靠气相沉积、蒸镀、溅镀等方法形成的微米级厚度的薄膜也往往耗时并且难以控制，即使是增设次沟槽，其技术上的实施难度和最终产品的可靠性也不适用于量产化。

发明内容

本发明旨在提供一种LED芯片的制作方法，以解决现有技术中存在的以下技术问题：ICP形成隔离槽时等离子体长时间轰击器件表面而产生的热量给器件带来损伤，且对掩蔽层要求高，一般需要镍、金等金属掩蔽层，该掩蔽层的形成过程繁杂；以及金属互联线在跨越较深、尤其具有较为垂直侧壁的隔离槽时容易断裂，影响到LED芯片彼此间的连接等技术问题。

本发明提供的LED芯片的制作方法，包括以下步骤：步骤S10，提供基板，形成缓冲层于基板之上；步骤S20，形成外延层于缓冲层之上，具体包括以下步骤：步骤S21，形成第一半导体层于缓冲层上，步骤S22，形成发光层在第一半导体层上，以及步骤S23，形成第二半导体层在发光层上；步骤S30，移除部分外延层及缓冲层至基板，形成隔离槽，隔离槽将芯片分成多个子芯片；以及步骤S40，在外延层上安装电极并完成电极间的电气连接；其中，步骤S30，移除部分外延层包括以下步骤：步骤S31，在外延层上形成第一掩膜层，第一掩膜层包括多个相互间隔开的掩膜层单元，各掩膜层单元间留有预定大小的第一间隙；步骤S32，移除第一间隙所在区域的第二半导体层，发光层以及部分第一半导体层，以形成凹槽；步骤S33，清除第一掩膜层；重复步骤S30N次，移除部分外延层至基板，其中步骤S31中，各掩膜层单元间留有预定大小的第N间隙，第N间隙的宽度大于第N-1间隙的宽度，形成具有N个台阶的隔离槽，N≥2。

优选地，N等于3。

进一步地，步骤S31中第一掩膜层各单元间预留第一间隙的宽度为5～15μm。

进一步地，步骤S32中，移除第二半导体层，发光层以及部分第一半导体层的深度为2～3μm。

进一步地，掩膜层由SiO₂、铬、镍或光刻胶制成。

进一步地，掩膜层由光刻胶制成。

进一步地，清除第二掩膜层后，在第二半导体层上形成透明导电层，在隔离槽之上和透明导电层边缘、第二半导体层、发光层以及第一半导体层的侧壁上形成电绝缘层。

进一步地，电绝缘层预留有供完成电气连接的电连接线通过的通孔。

进一步地，在外延层上安装电极并完成电极间的电气连接具体包括以下步骤：在第一半导体层上形成第一电极；在第二半导体层上形成第二电极；以及完成各单元之间第一电极和第二电极之间的电气连接。

应用本发明的技术方案，采用分步蚀刻的方法，配合光刻胶作为掩蔽材料，工艺相对简单，容易实现，且形成的台阶式隔离槽具备较浅的深度、较大的宽度、一定的倾斜角度，有利于绝缘材料的覆盖，金属连接线的附着，解决了金属互联线跨越较深的沟槽时可能造成的断裂问题。

附图说明

说明书附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1至图6示出了本发明LED芯片的制作方法示意图；以及

图7示出了两颗串联LED子芯片的结构示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

本发明提供的LED芯片的制作方法，包括以下步骤：

如图1所示，提供基板10；其中基板10是蓝宝石材质。在基板10上形成缓冲层20，缓冲层20由不掺杂的氮化镓单质制作。形成外延层30于缓冲层20之上，具体包括以下步骤：形成第一半导体层31于缓冲层20上，形成发光层32在第一半导体层31上，以及形成第二半导体层33在发光层32上。在经过表面清洗后的外延层30上形成第一掩膜层41，第一掩膜层41包括多个相互间隔开的掩膜层单元，各掩膜层单元间留有预定大小的第一间隙。依据具体的设计需要，将第一掩膜层41各单元间预留第一间隙的宽度设为5～15μm。其中，掩膜层的材料可以是SiO₂、铬、镍、光刻胶或者其他掩膜材料，优选地，以光刻胶作为掩膜材料。一方面，因为光刻胶本身也可以作为ICP刻蚀的掩蔽材料，易加工，易去除，良率高；另一方面，使用其他材料如氧化硅，需要利用光刻胶做一次图形的转移，也就是湿法蚀刻，本发明直接采用光刻胶作为掩膜材料更加方便；再一方面，本发明旨在解决由于隔离槽太深而导致的金属线断裂问题，而光刻胶很容易做成梯形，即具有坡度的斜面，这样经过ICP刻蚀后，很容易将隔离槽的侧壁做成斜坡状而不是垂直的，这样才更有利于金属线的附着和连接。

如图1、2所示，经过ICP移除第一间隙所在区域的第二半导体层33、发光层21、部分第一半导体层31，在外延层30上形成深度在2-3μm的第一凹槽，清除第一掩膜层41。

如图3所示，在外延层30上形成，形成第二掩蔽层42，该第二掩膜层42的尺寸限制在图1所示的第一掩膜层41的轮廓范围内，并且边缘内缩5-15μm为佳。

如图3、4所示，第二次ICP刻蚀，深度为2-3μm，形成第二凹槽，此时第一凹槽被进一步向下刻蚀达到4-6μm的深度，第一凹槽与第二凹槽之间形成阶梯，第二凹槽中包含第一凹槽。然后，清除第二掩膜层42。

如图5所示，在外延层30上形成，形成第三掩膜层43，经过光刻、化学蚀刻等工艺后使得第一、第二凹槽以及部分第二半导体层裸露，即第三掩膜层43边缘较第二掩膜层42内缩5-15μm。

如图5、6所示，第三次ICP刻蚀，深度为1.2-1.8μm，形成第三凹槽，此时凹槽已刻蚀至蓝宝石衬底，实现芯片间的电气隔离。第一凹槽、第二凹槽以及第三凹槽三者形成具有一定倾斜角度台阶的隔离槽；清除第三掩膜层43。

如图7所示，在第二半导体层33上形成透明导电层54，隔离槽之上，透明导电层边缘54以及第一半导体层31、发光层32、第二半导体层33侧壁形成电绝缘层60，电绝缘层60厚度5000-10000埃。电绝缘层60预留有供完成电气连接的电连接线通过的通孔。在第一半导体层31上形成第一电极51；在第二半导体层33上形成第二电极52；完成各单元之间第一电极和第二电极之间的电气连接。

进一步地，通过化学气相沉积法、物理气相沉积法、电子束蒸镀法、化镀或电镀方法形成电极和电连接线。

采用本发明提供的方法形成的隔离槽具有较浅的深度、较大的宽度、一定的倾斜角度，有利于绝缘层的附着，并且可以保证金属线跨越不致断裂；本发明采用分步蚀刻的方法，配合光刻胶作为掩蔽材料，工艺简单，而且能够有效避免芯片长时间物理化学蚀刻带来的器件损伤；采用较薄的金属材料形成电气连接线，节约了成本；本发明不需要形成大厚度的绝缘层覆盖台面和侧壁，也可以获得良好的绝缘效果而不致短路；采用本发明的技术方案，可以从总体上降低生产成本，提高工艺的可操作性和产品的可靠性。

实施例一

提供蓝宝石基板，形成缓冲层于基板上；在缓冲层上形成外延层，具体包括以下步骤：形成第一半导体层于缓冲层上，形成发光层在第一半导体层上，以及形成第二半导体层在发光层上。在经过表面清洗后的外延层上形成第一掩膜层，依据设计将第一掩膜层各单元间预留第一间隙的宽度为10μm。其中，掩膜层的材料可以是光刻胶。

经过ICP移除第一间隙位置的第二半导体层、发光层、部分第一半导体层，外延层上形成深度在2μm的第一凹槽，清除第一掩膜层。

在外延层上形成，形成第二掩蔽层，该第二掩膜层的尺寸限制在第一掩膜层的轮廓范围内，并且边缘内缩5μm。

第二次ICP刻蚀，深度为2μm，形成第二凹槽，此时第一凹槽被进一步向下刻蚀达到4μm的深度，第一凹槽与第二凹槽之间形成阶梯，第二凹槽中包含第一凹槽。然后，清除第二掩膜层。

在外延层上形成，形成第三掩膜层，经过光刻、化学蚀刻等工艺后使得第一、第二隔离槽以及部分第二半导体层裸露，第三掩膜层边缘较第二掩膜层内缩5μm。

第三次ICP刻蚀，深度为1.2μm，形成第三凹槽，此时凹槽已刻蚀至蓝宝石衬底，实现芯片间的电气隔离。第一凹槽、第二凹槽以及第三凹槽三者形成具有一定倾斜角度台阶的隔离槽；清除第三掩膜层。

在第二半导体层上形成透明导电层，隔离槽之上，透明导电层边缘以及第一半导体层、发光层、第二半导体层侧壁形成电绝缘层，电绝缘层厚度5000埃。电绝缘层预留有供完成电气连接的电连接线通过的通孔。在第一半导体层上形成第一电极；在第二半导体层上形成第二电极；完成各单元之间第一电极和第二电极之间的电气连接。通过化学气相沉积法形成电极和电连接线。

实施例二

提供蓝宝石基板；在基板上形成缓冲层，在缓冲层上形成外延层，具体包括以下步骤：形成第一半导体层于缓冲层上，形成发光层在第一半导体层上，以及形成第二半导体层在发光层上。其余操作方法同实施例一，不同之处在于，第一间隙的宽度为15μm，外延层上形成深度3μm的第一凹槽，第二掩膜层边缘比第一掩膜层内缩15μm，第二次ICP刻蚀，深度为3μm，第三掩膜层边缘较第二掩膜层内缩15μm，第三次ICP刻蚀，深度为1.5μm，电绝缘层厚度为8000埃。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种LED芯片的制作方法，包括以下步骤：

步骤S10，提供基板，形成缓冲层于所述基板之上；

步骤S20，形成外延层于所述缓冲层之上，具体包括以下步骤：

步骤S21，形成第一半导体层于所述缓冲层上，

步骤S22，形成发光层在所述第一半导体层上，以及

步骤S23，形成第二半导体层在所述发光层上；

步骤S30，移除部分所述外延层及缓冲层至所述基板，形成隔离槽，所述隔离槽将所述芯片分成多个子芯片；以及

步骤S40，在所述外延层上安装电极并完成电极间的电气连接；

其特征在于，所述步骤S30，移除部分所述外延层包括以下步骤：

步骤S31，在所述外延层上形成第一掩膜层，所述第一掩膜层包括多个相互间隔开的掩膜层单元，各掩膜层单元间留有预定大小的第一间隙；

步骤S32，移除所述第一间隙所在区域的所述第二半导体层，发光层以及部分第一半导体层，以形成凹槽；

步骤S33，清除所述第一掩膜层；

重复所述步骤S30N次，移除部分所述外延层及缓冲层至所述基板，其中步骤S31中，各掩膜层单元间留有预定大小的第N间隙，第N间隙的宽度大于第N-1间隙的宽度，形成具有N个台阶的隔离槽，N≥2。

2.根据权利要求1所述的制作方法，其特征在于，所述N等于3。

3.根据权利要求1所述的制作方法，其特征在于，所述步骤S31中第一间隙的宽度为5～15μm。

4.根据权利要求3所述的制作方法，其特征在于，所述步骤S32中，所述第一次移除第二半导体层，发光层以及部分第一半导体层的深度为2～3μm。

5.根据权利要求1-4任一项所述的制作方法，其特征在于，所述掩膜层由SiO₂、铬、镍或光刻胶制成。

6.根据权利要求5所述的制作方法，其特征在于，所述掩膜层由光刻胶制成。

7.根据权利要求1所述的制作方法，其特征在于，清除所述第N掩膜层后，在所述第二半导体层上形成透明导电层，在所述隔离槽之上和所述透明导电层边缘、第二半导体层、发光层以及第一半导体层的侧壁上形成电绝缘层。

8.根据权利要求7所述的制作方法，其特征在于，所述电绝缘层预留有供完成电气连接的电连接线通过的通孔。

9.根据权利要求1所述的制作方法，其特征在于，所述步骤S40具体包括以下步骤：

步骤S41，在所述第一半导体层的各个单元上形成第一电极；

步骤S42，在所述第二半导体层上形成第二电极；以及

步骤S43，完成各单元之间第一电极和第二电极之间的电气连接。

Images