CN102169860B

CN102169860B - 具有被动组件结构的半导体结构及其制造方法

Info

Publication number: CN102169860B
Application number: CN 201110037396
Authority: CN
Inventors: 陈建桦; 李德章; 张勇舜; 张添贵; 吴怡婷
Original assignee: Advanced Semiconductor Engineering Inc
Current assignee: Advanced Semiconductor Engineering Inc
Priority date: 2011-01-31
Filing date: 2011-01-31
Publication date: 2013-03-27
Anticipated expiration: 2031-01-31
Also published as: CN102169860A

Abstract

一种具有被动组件结构的半导体结构及其制造方法。半导体结构包括中介层基板、第一介电层、被动组件层、第二介电层及重布层。第一介电层形成于中介层基板，中介层基板具有导通孔，第一介电层具有第一开孔，导通孔从第一开孔露出。被动组件层形成于第一介电层上且具有第二开孔，第一开孔从第二开孔露出。第二介电层形成于被动组件层。重布层形成于被动组件层，重布层经由第二介电层、被动组件层的第二开孔及第一介电层的第一开孔电性连接于导通孔。

Description

具有被动组件结构的半导体结构及其制造方法

技术领域

本发明是有关于一种半导体结构及其制造方法，且特别是有关于一种具有被动组件结构的半导体结构及其制造方法。

背景技术

传统的中介层包括硅基板、第一绝缘层、第二绝缘层及线路层。第一绝缘层及第二绝缘层分别形成于硅基板的相对二面上。硅基板具有至少一导通孔，线路层形成于第一绝缘层与第二绝缘层其中一者上，并电性连接于导通孔。

然而，传统中介层的线路层仅单纯作为电性连接导通孔的作用，除此之外并无其它用途，使得线路层的用途受到限制。

发明内容

本发明有关于一种半导体结构及其制造方法，在制作中介层的过程中，利用中介层的线路层形成被动组件结构，以增加中介层的线路层的用途，扩展中介层的应用领域。

根据本发明的第一方面，提出一种半导体结构。半导体结构包括一中介层基板、一第一介电层、一被动组件层、一被动组件层、一第二介电层及一重布层(re-distribution layer，RDL)。中介层基板具有一导通孔(conductive via)。第一介电层形成于中介层基板，其中第一介电层具有一第一开孔，第一开孔露出导通孔。被动组件层形成于第一介电层上，其中被动组件层具有一第二开孔，其中第二开孔露出第一开孔。第二介电层形成于被动组件层。重布层形成于第二介电层，重布层经由第二介电层、被动组件层的第二开孔及第一介电层的第一开孔电性连接于导通孔。

根据本发明的第二方面，提出一种半导体结构的制造方法。制造方法包括以下步骤。提供一中介层基板，中介层基板具有一导通孔；形成一第一介电层于中介层基板；形成一被动组件层于第一介电层；邻近第一介电层形成一图案化正光阻层；以图案化正光阻层作为屏蔽(mask)，于第一介电层形成一第一开孔，其中，第一开孔露出导通孔；移除图案化正光阻层；形成一第二介电层于被动组件层；以及，形成一重布层于第二介电层，其中重布层经由第一介电层的第一开孔性电性连接于导通孔。

为了对本发明的上述及其它方面有更佳的了解，下文特举至少一实施例，并配合附图，作详细说明如下：

附图说明

图1绘示依照本发明一实施例的半导体结构的剖视图。

图2绘示图1中电感结构、电容结构及电阻结构的上视图。

图3绘示依照本发明另一实施例的半导体结构的剖视图。

图4A至4L绘示图1的半导体结构的制造示意图。

图5A至5E绘示图3的半导体结构的制造示意图。

主要组件符号说明：

100、200：半导体结构

102：中介层基板

102a：第一面

102b：第二面

104、204：第一介电层

104a、204a：第一开孔

106、206：被动组件层

106a、206a：第二开孔

106a1、206a1：第一子开孔

106a2、206a2：第二子开孔

108、208：第二介电层

108a、208a：第三开孔

108b、108b：第一电极开孔

108c、208c：第二电极开孔

110、210：重布层

110a、210a：第一电性连接部

110b、210b：第二电性连接部

110c、210c：第三电性连接部

112：导通孔

114、214：第一金属层

114′：第一金属材料

114s、116s、204s、214s、216s、218s、220s：侧面

116、216：第二金属层

116a、216a：电阻电极

116b：第一电容电极

116c、204b：一部分

116′：第二金属材料

118、218：电容介电层

118′：电容介电材料

120、220：第三金属层

120′：第三金属材料

122：第一电性触点

124：第二电性触点

126：第一介电保护层

126a：第四开孔

132、232：图案化正光阻层

132a、232a：开孔

134：第二介电保护层

134a：第五开孔

136：载板

C：电容结构

D1、D2：内径

L：电感结构

R：电阻结构

具体实施方式

请参照图1，其绘示依照本发明一实施例的半导体结构的剖视图。半导体结构100包括中介层基板102、第一介电层104、被动组件层106、第二介电层108及重布层(re-distribution layer，RDL)110。

半导体结构100可说是具有被动组件结构之中介层(interposer)，因此增加半导体结构100的用途，扩展其应用领域，而其被动组件层106于中介层的制作过程中形成。

中介层基板102具有至少一导通孔(conductive via)112及相对的第一面102a与第二面102b。

中介层基板的导通孔延伸于中介层基板的第一面与第二面之间。例如，导通孔112从中介层基板102的第一面102a延伸至第二面102b，即导通孔112贯穿中介层基板102。第一介电层104的材质例如是高分子材料，其形成于中介层基板102的第一面102a上并具有至少一第一开孔104a，第一开孔104a露出对应的导通孔112。

被动组件层106形成于第一介电层104上，其中被动组件层106具有至少一第二开孔106a，第二开孔106a露出对应的第一开孔104a。

重布层形成于被动组件层且经由第二介电层、被动组件层与第一介电层电性连接于中介层基板的导通孔。例如，第二介电层108具有至少一第三开孔108a，重布层110经由第二介电层108的第三开孔108a、被动组件层106的第二开孔106a及第一介电层104的第一开孔104a电性连接于中介层基板102的导通孔112。

第一开孔、第二开孔、第三开孔与导通孔重迭。例如，第一开孔104a、第二开孔106a、第三开孔108a与导通孔112沿导通孔112的延伸方向重迭。如此，第一开孔104a、第二开孔106a及第三开孔108a可共同露出导通孔112，然此非用以限制本实施例。

半导体结构100具有电感结构、电容结构与电阻结构中至少一者。例如，请同时参照图1及图2，图2绘示图1中电感结构、电容结构及电阻结构的上视图。被动组件层106包括第一金属层114、第二金属层116、电容介电层118及第三金属层120。第一金属层114形成于第一介电层104上，第二金属层116形成于第一金属层114上，电容介电层118形成于第二金属层116上，而第三金属层120形成于电容介电层118上。其中，第一金属层114与第二金属层116构成至少一电阻结构R，而第二金属层116、电容介电层118与第三金属层120构成至少一电容结构C。第一金属层114、第二金属层116、电容介电层118及第三金属层120例如是图案化结构，以构成电阻结构R及电容结构C。

第二介电层形成于被动组件层。例如，第二介电层108至少覆盖被动组件层106的电容介电层118及第三金属层120。

此外，第二介电层108更具有第一电极开孔108b及第二电极开孔108c。第三金属层120从第一电极开孔108b露出，而第二金属层116从第二电极开孔108c露出。

重布层形成于被动组件层上且具有电感结构。例如，重布层110具有电感结构L，且重布层110更具有第一电性连接部110a、第二电性连接部110b及第三电性连接部110c。重布层110的第一电性连接部110a经由第三开孔108a及第二开孔106a电性接触于被动组件层106的第一金属层114及第二金属层116，且更经由第一介电层104的第一开孔104a电性接触于导通孔112。重布层110的第二电性连接部110b经由第一电极开孔108b电性接触于被动组件层106的第三金属层120，重布层110的第三电性连接部110c经由第二电极开孔108c电性接触于被动组件层106的第二金属层116。

第一金属层114具有至少一第一子开孔106a1，第二金属层116具有至少一第二子开孔106a2。上述第二开孔106a包括第一金属层114的第一子开孔106a1及第二金属层116的第二子开孔106a2。

第一金属层114的材质高电阻值材料，例如第一金属层114选自于氮化钽(TaN)、PbTiO3、二氧化钌(RuO2)、磷化镍(NiP)、铬化镍(NiCr)、NCAlSi及其组合所构成的群组。第二金属层116及第三金属层120的材质例如导电性佳的材质，例如是铜化铝(AlCu)。电容介电层118的材质绝缘体，例如是五氧化二钽(Ta2O5)。虽然图未绘示，然一钽(Ta)层可形成于第一金属层114上，该钽层在阳极氧化后，其至少一部分形成五氧化二钽，即电容介电层118。

此外，半导体结构100更包括第一介电保护层126、第二介电保护层134、至少一第一电性触点122及至少一第二电性触点124。

第一介电保护层露出重布层。例如，第一介电保护层126形成于重布层110上并具有至少一第四开孔126a。第四开孔126a露出重布层110，例如，第四开孔126a露出重布层110的第一电性连接部110a。

半导体结构的第一电性触点电性连接于重布层，使一外部电路可通过第一电性触点电性连接于半导体结构。例如，第一电性触点122形成于重布层110的第一电性连接部110a上，藉以电性连接于重布层110与被动组件层106中至少一者。

半导体结构的第二介电保护层露出导通孔。例如，第二介电保护层134形成于中介层基板102的第二面102b上并具有至少一第五开孔134a，第五开孔134a露出对应的导通孔112。

半导体结构100的第二电性触点124形成于第五开孔134a内并电性接触于导通孔112。

请参照图3，其绘示依照本发明另一实施例的半导体结构的剖视图。半导体结构200与上述半导体结构100的不同处之一在于，第二介电层208隔离重布层210与被动组件层206的侧面。进一步地说，重布层210未接触到被动组件层206的侧面，例如未接触到被动组件层206的第一金属层214的侧面214s及第二金属层216的侧面216s。

半导体结构200包括中介层基板102、第一介电层204、被动组件层206、第二介电层208及重布层210。第一介电层204具有至少一第一开孔204a，被动组件层206具有至少一第二开孔206a，被动组件层206的第二开孔206a露出对应的第一开孔204a，第一开孔204a露出对应的导通孔112。

第二介电层208具有至少一第三开孔208a，第三开孔208a露出对应的第二开孔206a、第一开孔204a及导通孔112。

第二介电层包覆第一金属层及第二金属层的侧面，使其不外露。例如，被动组件层206包括第一金属层214、第二金属层216、电容介电层218及第三金属层220。第二介电层208覆盖被动组件层206的第一金属层214的侧面214s、第二金属层216的侧面216s、第三金属层220的侧面220s及电容介电层218的侧面218s，使第一金属层214、第二金属层216、第三金属层220及电容介电层218的侧面未从第三开孔208a露出。于其它实施方面中，第二介电层208更可覆盖第一介电层204的侧面，使第一介电层204的侧面204s不从第二介电层208的第三开孔208a或从第一介电层204的第一开孔204a露出。

以下以图4A至4L说明半导体结构100的制造方法。图4A至4L绘示图1的半导体结构的制造示意图。

提供如图4A所示之中介层基板102。中介层基板102具有至少一导通孔112。

然后，如图4A所示，形成第一介电层于中介层基板。例如，以例如是印刷(printing)、旋涂(spinning)或喷涂(spraying)等涂布方式形成第一介电层104于中介层基板102的第一面102a上。其中，第一介电层104的材质例如是负型光阻。

然后，形成被动组件层106于第一介电层104上。被动组件层106的形成方法有很多种，以下举出其中一种作说明。

首先，形成第一金属材料于第一介电层上。例如，以例如是数种材料方法的任一种，形成如图4B所示的第一金属材料114’于第一介电层104上。第一金属材料114’的材质电阻材料，使第一金属材料114’可作为后续电阻结构R的电阻层材料。

上述材料形成方法例如是化学气相沉积、无电镀法(electroless plating)、电解电镀(electrolytic plating)、印刷、旋涂、喷涂、溅镀(sputtering)或真空沉积法(vacuum deposition)。

然后，如图4B所示，形成第二金属材料116’于第一金属材料114’上。第二金属材料116’可作为后续形成的电容结构C的电极及后续形成的电阻结构R的电极。第二金属材料116’的形成方法相似于第一金属材料114’，容此不再赘述。

然后，如图4B所示，形成电容介电材料118’于第二金属材料116’上。

电容介电材料可以是氧化层。例如，于形成电容介电材料118’的步骤之前，可形成一钽层(未绘示)于第二金属材料116’上；然后，以例如是阳极氧化方法，氧化该钽层，以于该钽层的表面形成氧化层，该氧化层即电容介电材料118’。

然后，如图4C所示，形成第三金属材料120’于电容介电材料118’上。第三金属材料120’可作为后续电容结构C的电极材料。

然后，如图4D所示，图案化第一金属材料114’、第二金属材料116’、电容介电材料118’及第三金属材料120’，以分别形成第一金属层114、第二金属层116、电容介电层118及第三金属层120。其中，第一金属层114及第二金属层116形成至少一电阻结构R，第二金属层116、电容介电层118及第三金属层120形成至少一电容结构C。至此，形成被动组件层106。

第二金属层116包括至少一电阻电极116a及至少一第一电容电极116b。电阻电极116a可作为电阻结构R的电极，第一电容电极116b作为电容结构C的下电极，第三金属层120可作为电容结构C的上电极，电容介电层118夹设于第一电容电极116b与第三金属层120之间。

上述图案化方法例如是微影工艺(photolithography)、化学蚀刻(chemicaletching)、激光钻孔(laser drilling)或机械钻孔(mechanical drilling)。

然后，如图4E所示，邻近第一介电层104形成图案化正光阻层132。例如，形成图案化正光阻层132于第一介电层104上方的被动组件层206，其中图案化正光阻层132的一部分位于导通孔112上方的第一介电层104、第一金属层114及第二金属层116。

图案化正光阻层露出被动组件层的一部分。例如，图案化正光阻层132具有至少一开孔132a，开孔132a露出被动组件层106的第二金属层116的一部分116c，第二金属层116的该部分116c位于导通孔112的正上方。

然后，如图4F所示，以图案化正光阻层132作为屏蔽(mask)，于第一介电层104形成至少一第一开孔104a及于被动组件层106形成至少一第二开孔106a。其中，第一开孔104a露出导通孔112，而第二开孔106a露出第一开孔104a。例如，以蚀刻(etching)方式，蚀刻液通过图案化正光阻层132的开孔132a，蚀刻第一介电层104以形成第一开孔104a，以及蚀刻被动组件层106以形成第二开孔106a。其中，第一开孔104a及第二开孔106a可于不同或相同的蚀刻条件中形成。

于其它实施方面中，以图案化正光阻层132作为屏蔽，仅于被动组件层106形成第二开孔106a而不形成第一开孔104a。第一介电层104的第一开孔104a可于第二介电层108形成后(如图4G所示)形成，例如，第一开孔104a可与第二介电层108的第三开孔108a(绘示于图4G)同时形成。第一开孔104a形成后，导通孔112露出。

第二开孔106a包括第一子开孔106a1及第二子开孔106a2，第一子开孔106a1贯穿被动组件层106的第一金属层114，使第一金属层114露出一侧面114s，而第二子开孔106a2贯穿被动组件层106的第二金属层116，使第二金属层116露出一侧面116s。其中，第一子开孔106a1及第二子开孔106a2可于不同或相同的蚀刻条件中形成。

第二开孔106a先于第一开孔104a形成，使第一介电层104从第一开孔104a露出。具有第二开孔106a的被动组件层106的金属层(第一金属层114及第二金属层116)形同一金属屏蔽。由于金属屏蔽的特性，使第一开孔104a形成后，其形同直孔或锥度甚小的孔且其孔径也较小，例如，第一开孔104a的最小内径D1实质上约10微米(μm)。进一步地说，金属屏蔽限制了第一开孔204a的扩孔量，因此可精准地控制第一开孔204a的尺寸。如此一来，可形成更多第一开孔104a、增加更多输出入接点的数量及缩小半导体结构的尺寸。

由于图案化正光阻层132的正光阻特性，使得在湿蚀刻工艺下，第一开孔204a形成后，其最小内径D2较小。进一步地说，图案化正光阻层232限制了第一开孔204a的扩孔量，因此可精准地控制第一开孔204a的尺寸。如此一来，可形成更多第一开孔104a、增加更多输出入接点的数量及缩小半导体结构的尺寸。

然后，移除图案化正光阻层132，移除后的结构如图4F所示。

然后，如图4G所示，形成第二介电层于被动组件层。例如，第二介电层108覆盖被动组件层106的第一金属层114、第二金属层116、第三金属层120与电容介电层118中至少一者，其中第二介电层108未覆盖第一金属层114的侧面114s及第二金属层116的侧面116s，即第二介电层108露出第一金属层114的侧面114s及第二金属层116的侧面116s。第二介电层108并具有至少一第三开孔108a，第三开孔108a露出第一电容电极116b。

形成第二介电层108的方式相似于形成第一介电层104的方式，容此不再赘述。第二介电层108的材质可相似于第一介电层104，容此不再赘述。

第二介电层更具有至少一第一电极开孔及至少一第二电极开孔，以露出被动组件层。例如，第二介电层108的第一电极开孔108b露出对应的第三金属层120。第二介电层108的第二电极开孔108c露出对应的第二金属层116的电阻电极116a。

然后，如图4H所示，形成重布层110于第二介电层108上。其中，重布层110经由第二介电层108的第三开孔108a、被动组件层106的第二开孔106a及第一介电层104的第一开孔104a电性连接于导通孔112。此外，重布层110可具有电感结构L，然于其它实施方面中，重布层110亦可省略电感结构L。

在形成重布层的步骤中，重布层电性连接于被动组件层。例如，重布层110包括第一电性连接部110a、第二电性连接部110b及第三电性连接部110c。重布层110的第一电性连接部110a经由第二介电层108的第三开孔108a及被动组件层106的第二开孔106a覆盖于被动组件层106的第一金属层114的侧面114s及第二金属层116的侧面116s，且更经由第一介电层104的第一开孔104a电性接触于导通孔112。重布层110的第二电性连接部110b经由第二介电层108的第一电极开孔108b电性接触于被动组件层106的第三金属层120。重布层110的第三电性连接部110c经由第二介电层108的第二电极开孔108c电性接触于被动组件层106的第二金属层116。

然后，形成第一介电保护层于重布层上，以保护重布层。例如，以例如是微影工艺，形成如图4I所示的第一介电保护层126于重布层110上。其中，第一介电保护层126具有至少一第四开孔126a，第四开孔126a露出重布层110中对应的第一电性连接部110a。

然后，形成第一电性触点电性连接于重布层。例如，以例如是电镀方法，形成如图4I所示的第一电性触点122于重布层110的第一电性连接部110a上，以使第一电性触点122电性接触于重布层110。

本步骤完成后(图4I)，即形成具有被动组件层106且可对外电性连接的半导体结构。一实施例中，可通过以下步骤进一步于中介层基板102的第二面102b形成电性触点，可使半导体结构的多侧具有电性接点，然此非用以限制本发明实施例。

倒置图4I的半导体结构100’，使中介层基板102朝上，如图4J所示。

然后，如图4J所示，设置图4J的半导体结构100’至一载板136的黏贴层(未绘示)上。

然后，以例如是磨削方式，减少中介层基板102的厚度，并露出中介层基板102的第二面102b，如图4J所示。其中，导通孔112从第一面102a延伸至第二面102b。

另一实施方面中，亦可省略本磨削步骤。例如，只要在提供中介层基板102的步骤中，中介层基板102的导通孔112从第一面102a延伸至第二面102b，则可省略本磨削步骤。

然后，形成如图4K所示的第二介电保护层134于中介层基板102的第二面102b。

然后，如图4K所示，形成至少一第五开孔134a于第二介电保护层134上，第五开孔134a露出对应的导通孔112。

形成第二介电保护层134的方式相似于形成第一介电保护层126的方式，容此不再重复赘述。

然后，如图4L所示，以例如是电镀方法，形成至少一第二电性触点124于对应的第五开孔134a内，以使第二电性触点124电性连接于导通孔112。

然后，移除图4L的载板136。至此形成图1所示的半导体结构100。

以下以图5A至5E说明半导体结构200的制造方法。图5A至5E绘示图3的半导体结构的制造示意图。半导体结构200的制造方法中，提供中介层基板的步骤至形成第三金属材料的步骤相似于半导体结构100的制造方法，容此不再赘述。以下从图案化第一金属材料、第二金属材料、电容介电材料及第三金属材料的步骤开始说明。

如图5A所示，图案化第一金属材料114’、第二金属材料116’、电容介电材料118’及第三金属材料120’，以分别形成第一金属层214、第二金属层216、电容介电层218及第三金属层220。至此，形成被动组件层206。其中，被动组件层的第二开孔隔着第一介电层与导通孔重迭，即中介层基板的导通孔仅被第一介电层覆盖。例如，被动组件层206具有第二开孔206a，其包括第一子开孔206a1及第二子开孔206a2。第一金属层214具有第一子开孔206a1，第二金属层216具有第二子开孔206a2，第一子开孔206a1的位置及第二子开孔206a2的位置重迭且对应导通孔112，以露出导通孔112上方的第一介电层204。

第一金属层214及第二金属层216形成至少一电阻结构R，而第二金属层216、电容介电层218及第三金属层220形成至少一电容结构C。

第二金属层216包括至少一电阻电极216a及至少一第一电容电极216b。电阻电极216a可作为电阻结构R的电极，第一电容电极216b作为电容结构C的下电极，第三金属层220可作为电容结构C的上电极，电容介电层218夹设于第一电容电极216b与第三金属层220之间。

然后，如图5B所示，邻近第一介电层204形成图案化正光阻层232。例如，形成图案化正光阻层232覆盖第一介电层204及被动组件层206，其中图案化正光阻层232的一部分位于导通孔112上方的第一介电层204上。

图案化正光阻层232露出第一介电层204的一部分。例如，图案化正光阻层232具有至少一开孔232a，开孔232a露出第一介电层204的一部分204b，第一介电层204的该部分204b位于导通孔112的正上方。

然后，如图5C所示，以图案化正光阻层232作为屏蔽，于第一介电层204形成至少一第一开孔204a。其中，第一开孔204a露出对应的导通孔112。例如，以蚀刻方式，蚀刻液通过图案化正光阻层232的开孔232a蚀刻第一介电层204，以形成第一开孔204a。

由于图案化正光阻层232的正光阻的特性，使得在湿蚀刻工艺下，第一开孔204a形成后，其最小内径D2约可控制在10μm内。进一步地说，图案化正光阻层232限制了第一开孔204a的扩孔量，因此可精准地控制第一开孔204a的尺寸。

然后，移除图案化正光阻层232，移除后的结构如图5C所示。

然后，形成第二介电层于被动组件层。例如，如图5D所示，第二介电层208覆盖被动组件层206的第一金属层214、第二金属层216、第三金属层220与电容介电层218中至少一者。第二介电层208并具有至少一第三开孔208a，第三开孔208a露出第一介电层204中对应的第一开孔204a。形成第二介电层208的方式相似于形成第一介电层204的方式，容此不再赘述。

第二介电层更具有至少一第一电极开孔及至少一第二电极开孔，以露出被动组件层。例如，第二介电层208的第一电极开孔208b露出对应的第三金属层220。第二介电层208的第二电极开孔208c露出对应的第二金属层216的电阻电极216a。

于另一实施方面中，第二介电层208亦可包覆第一介电层204的侧面204s，使第一介电层204的侧面204s不从第三开孔208a或第一开孔204a露出。

然后，如第5E图所示，形成重布层210于被动组件层206上。其中，重布层210经由第二介电层208的第三开孔208a及第一介电层204的第一开孔204a电性连接于导通孔112。此外，重布层210具有电感结构L。

重布层电性连接于被动组件层，例如，重布层210包括第一电性连接部210a、第二电性连接部210b及第三电性连接部210c。重布层210的第一电性连接部210a经由第二介电层208的第三开孔208a及第一介电层204的第一开孔204a电性接触于导通孔112。重布层210的第二电性连接部210b经由第二介电层208的第一电极开孔208b电性接触于被动组件层206的第三金属层220。重布层210的第三电性连接部210c经由第二介电层208的第二电极开孔208c电性接触于被动组件层206的第二金属层216。

在一实施方面中，半导体结构200的接下来制造步骤可相似于图1的半导体结构100的制造步骤，容此不再重复赘述。

本发明上述实施例的半导体结构及其制造方法，具有多项特征，列举部份特征说明如下：

(1).在制作中介层的过程中，一并形成被动组件结构，以增加中介层的用途，扩展中介层的应用领域。

(2).露出中介层基板的导通孔的开孔，其形同直孔或锥度甚小的孔。

综上所述，虽然本发明已以多个实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims

1.一种具有被动组件结构的半导体结构，包括：

一中介层基板，具有一导通孔；

一第一介电层，形成于该中介层基板上，其中该第一介电层具有一第一开孔，该第一开孔露出该导通孔；

一被动组件层，形成于该第一介电层上，该被动组件层包括：

一第一金属层，形成于该第一介电层上；

一第二金属层，形成于该第一金属层上；

一电容介电层，形成于该第二金属层上；以及

一第三金属层，形成于该电容介电层上；

其中，该第一金属层及该第二金属层构成至少一电阻结构，以及该第二金属层、该电容介电层及该第三金属层构成至少一电容结构，其中该被动组件层具有一第二开孔，其中该第二开孔露出该第一开孔；

一第二介电层，形成于该被动组件层，其中该第二介电层具有一第三开孔；以及

一重布层，形成于该第二介电层上，该重布层经由该第二介电层的该第三开孔、该被动组件层的该第二开孔及该第一介电层的该第一开孔电性连接于该导通孔。

2.如权利要求1所述的半导体结构，其中该重布层具有一电感结构。

3.如权利要求1所述的半导体结构，其中该第一开孔、该第二开孔、该第三开孔及该导通孔重迭。

4.如权利要求1所述的半导体结构，其中该第一金属层的材质选自于氮化钽(TaN)、PbTiO₃、二氧化钌(RuO₂)、磷化镍(NiP)、铬化镍(NiCr)、NCAlSi及其组合所构成的群组。

5.如权利要求1所述的半导体结构，其中该被动组件层从该第二开孔露出，该重布层覆盖从该第二开孔露出的该被动组件层。

6.如权利要求1所述的半导体结构，其中该第二介电层覆盖该被动组件层的一侧面，该第二介电层隔离该重布层与该被动组件层的该侧面。

7.一种具有被动组件结构的半导体结构的制造方法，包括：

提供一中介层基板，该中介层基板具有一导通孔；

形成一第一介电层于该中介层基板上；

形成一被动组件层于该第一介电层上，包括：

形成一第一金属材料于该第一介电层上；

形成一第二金属材料于该第一金属材料上；

形成一电容介电材料于该第二金属材料上；

形成一第三金属材料于该电容介电材料上；以及

图案化该第一金属材料、该第二金属材料、该电容介电材料及该第三金属材料，以分别形成一第一金属层、一第二金属层、一电容介电层及一第三金属层，其中，该第一金属层及该第二金属层形成一电阻结构，以及该第二金属层、该电容介电层及该第三金属层形成一电容结构；

邻近该第一介电层形成一图案化正光阻层；

以该图案化正光阻层作为屏蔽，于该第一介电层形成一第一开孔，其中，该第一开孔露出该导通孔；

移除该图案化正光阻层；

形成一第二介电层于该被动组件层上；以及

形成一重布层于该第二介电层上，其中该重布层经由该第一介电层的该第一开孔性电性连接于该导通孔。

8.如权利要求7所述的制造方法，其中该第一金属层的材质是电阻材料。

9.如权利要求8所述的制造方法，其中该第一金属层的材质选自于氮化钽、PbTiO₃、二氧化钌、磷化镍、铬化镍与NCAlSi所构成的群组。

10.如权利要求7所述的制造方法，其中于该图案化的该步骤后，该被动组件层形成一第二开孔，该第二开孔隔着该第一介电层与该导通孔重迭；

于形成该第二介电层的该步骤中，该第二介电层覆盖该被动组件层的一侧面，使形成该重布层的该步骤中，该第二介电层隔离该重布层与该被动组件层的该侧面。

11.如权利要求7所述的制造方法，其中于该图案化的该步骤后，该导通孔被该第一金属层、该第二金属层及该第一介电层所覆盖；

于以该图案化正光阻层作为屏蔽形成该第一开孔贯穿该第一介电层的该步骤中更包括：

形成一第二开孔贯穿该第一金属层及该第二金属层，其中该第一金属层及该第二金属层各露出一侧面；

于形成该重布层的该步骤中，该重布层覆盖该第一金属层的该侧面及该第二金属层的该侧面。

12.如权利要求11所述的制造方法，其中于形成该第二介电层的该步骤中，该第二介电层具有一第三开孔；于形成该重布层的该步骤中，该重布层经由该第三开孔、该第二开孔及该第一开孔电性连接于该导通孔。

13.如权利要求12所述的制造方法，其中该第一开孔、该第二开孔、该第三开孔及该导通孔重迭。