KR20020077923A - 금속-절연체-금속 커패시터를 포함하는 집적 소자 - Google Patents

금속-절연체-금속 커패시터를 포함하는 집적 소자 Download PDF

Info

Publication number
KR20020077923A
KR20020077923A KR1020027011177A KR20027011177A KR20020077923A KR 20020077923 A KR20020077923 A KR 20020077923A KR 1020027011177 A KR1020027011177 A KR 1020027011177A KR 20027011177 A KR20027011177 A KR 20027011177A KR 20020077923 A KR20020077923 A KR 20020077923A
Authority
KR
South Korea
Prior art keywords
metal
dielectric
insulator
interlayer
electrode
Prior art date
Application number
KR1020027011177A
Other languages
English (en)
Inventor
쉬렝크미카엘
쉬베르트마르쿠스
Original Assignee
인피네온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피네온 테크놀로지스 아게 filed Critical 인피네온 테크놀로지스 아게
Publication of KR20020077923A publication Critical patent/KR20020077923A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

집적된 금속-절연체-금속 커패시터(7)를 포함하는 집적 소자를 제조하기 위해, 먼저 유전 중간층(11) 및 상부 전극(12)이 구리 하부 전극(6)의 전체 표면에 디포짓된다. 그리고 나서, 금속-절연체-금속 커패시터(7)가 유전 중간층(11)에서 에칭 스톱에 의해 구조화된다. 이로 인해, 상부 전극(12)과 하부 전극(6) 사이의 단락이 방지된다.

Description

금속-절연체-금속 커패시터를 포함하는 집적 소자{Integrated component comprising a metal-insulator-metal capacitor}
BIPOLAR, BICMOS 및 CMOS 기술의 고주파 회로는 높은 전압 선형성, 정확히 세팅 가능한 커패시턴스 값 및 특히 낮은 기생 용량을 가진 집적 커패시터를 필요로 한다. 지금까지 사용된 종래의 MOS 커패시터는 전압 유도 공간 전하 구역으로 인해 불충분한 전압 선형성을 갖는다. 또한, 기판에 대한 작은 간격은 많은 기생 용량을 야기한다. 이러한 어려움은 소위 금속-절연체-금속 커패시터(MIM 커패시터)의 사용에 의해 피해질 수 있다. 상기 금속-절연체-금속 커패시터는 가급적 인접한 스트립 도체의 변동 및 영향 없이 다층 금속화를 위한 기존 컨셉에 통합되어야 한다.
현재로선, 구리 함유 스트립 도체를 가진 집적 소자에서 금속-절연체-금속 커패시터의 집적을 위한 컨셉은 공지되어 있지 않다.
본 발명은 구리 함유 합금으로 이루어진 스트립 도체 및 금속-절연체-금속 커패시터를 포함하는 집적 소자에 관한 것이다.
도 1은 집적된 금속-절연체-금속 커패시터를 가진 집적 소자의 횡단면도.
본 발명의 목적은 구리 함유 함금으로 이루어진 스트립 도체 및 집적된금속-절연체-금속 커패시터를 포함하는 집적 소자 및 그 제조 방법을 제공하는 것이다.
상기 목적은 청구항 제 1항에 따른 집적 소자 및 청구항 제 10항에 따른 방법에 의해 달성된다.
금속-절연체-금속 커패시터는 스트립 도체용 금속 평면에 형성된 전극을 포함한다. 유전 중간층 및 금속화 층이 얇게 유지될 수 있기 때문에, 금속-절연체-금속 커패시터는 큰 어려움 없이 패시브 소자를 가진 집적 소자의 제조를 위한 최상의 컨셉에 통합될 수 있다.
금속-절연체-금속 커패시터의 제조시, 유전 중간층은 바람직하게는 에칭 스톱으로 사용된다. 이로 인해, 그 아래 놓인 구리 함유 전극이 에천트에 의해 침식되지 않게 된다. 또한, 에칭 스톱으로 사용되는 유전 중간층이 완전히 제거되지 않기 때문에, 금속화 층과 그 아래 놓인 전극 사이의 단락이 방지된다.
바람직하게 금속-절연체-금속 커패시터는 스트립 도체용 금속 평면 내의 노출된 전극 상에 먼저 에칭 스톱으로서 사용되는 유전 중간층이, 그리고 그 다음에 금속화 층이 전체 표면을 커버하도록 디포짓됨으로써 제조된다. 후속하는 금속화 층의 구조화에서 유전 중간층이 에칭 스톱으로 사용되기 때문에 실질적으로 전체 표면에 유지된다. 따라서, 금속-절연체-금속 커패시터의 에지에서의 단락이 효과적으로 억제된다.
본 발명의 또 다른 실시예는 종속 청구항에 제시된다.
이하, 본 발명의 실시예를 첨부한 도면을 참고로 구체적으로 설명한다.
도 1은 통상적으로 집적 회로의 패시브 소자를 포함하는 층의 횡단면도를 도시한다. 제 1 금속 평면(1)에서 비도전성 확산 배리어(2)들 사이에 스트립 도체(3)가 배치된다. 스트립 도체(3)가 비어(via)(4)를 통해 제 2 금속 평면(5)에 배치된 금속-절연체-금속 커패시터(7)의 하부 전극(6)에 접속된다. 도 1의 단면도에서 금속 평면(5)에는 하부 전극(6) 옆에 부가의 스트립 도체(8)가 배치된다. 스트립 도체(8) 및 하부 전극(6)은 중간층 유전체(9)내로 매립된다. 바람직하게는 금속 평면(1) 내의 분리 유전체(10)로서 스트립 도체(3)를 서로 절연시키는 재료와 동일한 재료가 다루어진다. 하부 전극(6)상에는 유전 중간층(11)이 제공되고, 상기 중간층 상에는 상부 전극(12)을 형성하는 금속화 층이 배치된다. 유전 중간층(11)은 금속-절연체-금속 커패시터(7)의 영역에서 금속-절연체-금속 커패시터(7)의 외부에서 보다 큰 두께를 가지며, 중간층 유전체(9)의 전체 표면에 연장된다.
금속-절연체-금속 커패시터(7)의 상부 전극(12) 및 스트립 도체(3)는 비어(13)를 통해 제 3 금속 평면(5) 내의 스트립 도체(14)와 접속된다. 제 3 금속 평면(15)내의 상부 전극(12), 비어(13) 및 스트립 도체(14)는 중간층 유전체(16)내에 배치된다. 제 3 금속 평면(15)의 상부에는 부가의 비도전성 확산 배리어(17) 및 부가의 커버 층(18)이 배치된다.
스트립 도체(3, 8 및 14), 하부 전극(5) 및 비어(4 및 13)는 구리 함유 합금, 바람직하게는 순수한 구리로 이루어진다. 스트립 도체(3, 8 및 14), 하부 전극(5) 및 비어(4 및 13)의 제조를 위해, 소위 대머신(damascene) 방법이 적용된다.
특히, 스트립 도체(8 및 14), 하부 전극(6) 및 비어(4 및 13)의 제조를 위해 듀얼 대머신(dual-damascene) 방법이 사용된다.
대머신 방법에서는 예컨대 먼저 분리 유전체(10)가 기판 상에 놓인 확산 배리어(2)의 전체 표면에 디포짓된다. 이것과 관련해서, 상기 기판은 균일한 베이스 바디 및 층 구조를 가진 베이스 바디를 의미한다. 분리 유전체(10)에서 스트립 도체(3)를 위한 트렌치가 에칭된다. 일치하는 디포짓에 의해, 트렌치가 도전 배리어(19)로 커버된다. 배리어(19)는 후속하는 전해 프로세스에서 스트립 도체(3)용 구리의 디포짓을 위한 전극으로 사용된다.
전술한 바와 같이, 스트립 도체(8), 하부 전극(6) 및 비어(4)는 듀얼 대머신 방법으로 제조된다. 이것을 위해, 먼저 중간층 유전체(9)가 확산 배리어(2)의 전체 표면에 디포짓된다. 스트립 도체(8)용 트렌치 및 하부 전극(6)은 중간층 유전체(9)로부터 에칭된다. 후속 에칭 공정에서, 상기 트렌치는 비어(4)가 제공되는 지점에서 보다 깊게 파인다. 이렇게 형성된 홈에는 배리어(20)가 일치하는 방식으로 디포짓된다. 후속하는 전해 프로세스에서 석출된 구리가 전극으로 사용되는 배리어(19)에 부착된다.
유전 충간층(11) 및 상부 전극(12)을 위해 제공된 금속화 층이 평탄화된 표면의 전체 표면에 디포짓된다. 상부 전극(12)을 위해 제공된 금속화 층으로는 하나의 합금으로 이루어진 균일한 층 또는 금속 층 및 도전 배리어로 이루어진 스택이 사용될 수 있다. 그리고 나서, 금속-절연체-금속 커패시터(7)가 유전 중간층(11)내에 에칭 스톱에 의해 구조화된다. 따라서, 유전 중간층(11)은 금속-절연체-금속 커패시터 외부에도 유지된다. 상부 전극(12)과 하부 전극(6)이 넓은 공간으로 전기적으로 분리됨으로써, 하부 전극(6)과 상부 전극(12) 사이의 단락 위험이 없다. 또 다른 장점은 유전 중간층(11)과 상부 전극(12)이 평탄화된 표면 상에 제공될 수 있다는 것이다. 이로 인해, 유전 중간층(11)과 상부 전극(12)의 평탄성이 보장된다.
금속-절연체-금속 커패시터(7)의 형성에 이어서, 중간층 유전체(16)가 디포짓된다. 그리고 나서, 듀얼 대머신 방법으로 스트립 도체(14) 및 비어(13)가 형성된다. 이 때, 배리어(21)는 구리의 디포짓을 위해 필요한 전극의 역할을 한다. 비어(13)용 트렌치의 에칭시, 에칭이 금속-절연체-금속 커패시터(7)의 상부 전극(12)과 스트립 도체(14)에서 동시에 끝난다.
유전 중간층(11)의 재료로는 예컨대 Si3N4또는 SiO2가 사용된다. 유전 중간층(11)에는 또한 높은 유전 상수를 가진 재료, 예컨대 Ta2O5또는 Bi2Sr3TiO3및 BaxSr1-xTiO3가 적합하며, 여기서 0≤x≤1이다. 바람직하게는 상기 재료의 에칭 특성이 상세히 공지될 필요가 없는데, 그 이유는 유전 중간층(11)에서 중간에 중단되기 때문이다. 상부 전극(12)에는 Ta, TaN 및 규화물 그리고 Ti, TiN, TiW. W 및 WNx과 같은 재료가 적합하며, 여기서 0≤x≤2 이다. 상부 전극에는 또한 Si, W,Cu, Au, Ag, Ti 및 Pt와 같은 도전성 재료 그리고 그 합금이 사용될 수 있다.
도면에 도시되지 않는 변형예에서는 상부 전극(12) 및 유전 중간층(11)이 SiN으로 이루어진 보호층에 의해 커버된다. 상기 보호층은 비어(13)의 에칭에 대한 스톱으로 사용되고, 비어(13)의 에칭시 상부 전극(12)이 침식되는 것을 방지한다. 또한, 상부 전극(12)이 측면에 대해 캡슐화됨으로써, 부가로 하부 전극(6)에 대해 절연된다.
끝으로, 본 발명의 집적 소자는 고주파 기술에 사용하기에 특히 적합하다.

Claims (12)

  1. 구리 함유 합금으로 이루어진 스트립 도체(3, 8, 14) 및 금속-절연체-금속 커패시터(7)를 포함하는 집적 소자에 있어서,
    상기 커패시터(7)는 스트립 도체용 금속 평면(5)내의 제 1 전극(6), 처음에 에칭 스톱으로 사용되는 유전 중간층(11) 및 금속화 층(12)으로 형성되는 것을 특징으로 하는 집적 소자.
  2. 제 1항에 있어서,
    상기 유전 중간층(11)이 부가로 확산 배리어로서 사용되는 것을 특징으로 하는 집적 소자.
  3. 제 1항 또는 제 2항에 있어서,
    상기 금속화 층(12)이 금속층 및 도전 배리어의 스택인 것을 특징으로 하는 집적 소자.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 금속화 층(12)이 Al, Si, W, Cu, Au, Ag, Ti 및 Pt 중 적어도 하나의 금속을 함유하는 것을 특징으로 하는 집적 소자.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 스트립 도체(3, 8, 14) 및 상기 제 1 전극(6)이 배리어(19, 20, 21)에 의해 중간층 유전체(9, 16)에 대해 경계지어지는 것을 특징으로 하는 집적 소자.
  6. 제 3항 또는 제 5항에 있어서,
    상기 배리어(19, 20, 21)가 Ta, TaN, TiW, WNx, Ti, TiN 또는 규화물의 원소들로 제조되며, 여기서 0≤x≤2 인 것을 특징으로 하는 집적 소자.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 유전 중간층(11)이 SiO2또는 Si3N4로 제조되는 것을 특징으로 하는 집적 소자.
  8. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 유전 중간층(11)이 유전 상수 > 80을 가진 유전 재료로 형성되는 것을 특징으로 하는 집적 소자.
  9. 제 8항에 있어서,
    상기 유전 중간층(11)이 Ta2O5, Bi2Sr3TiO3및 BaxSr1-xTiO3의 재료로 제조되고, 여기서 0≤x≤1인 것을 특징으로 하는 집적 소자.
  10. 먼저 중간층 유전체(16)내에 매립된 제 1 전극(6)을 형성하는 방식으로, 구리 함유 합금으로 이루어진 스트립 도체(3, 8, 14) 및 금속-절연체-금속 커패시터(7)를 포함하는 집적 소자를 제조하는 방법에 있어서,
    상기 제 1 전극(6)의 상부에 먼저 유전 중간층(11)이, 그 다음에 금속화 층(12)이 전체 표면을 커버하도록 디포짓된 다음, 상기 금속화 층(12)이 구조화되는 것을 특징으로 하는 제조 방법.
  11. 제 10항에 있어서,
    상기 유전 중간층(11)이 에칭 스톱으로 사용되는 것을 특징으로 하는 제조 방법.
  12. 제 10항 또는 제 11항에 있어서,
    상기 제 1 전극(6)이 대머신(damascene) 방법으로 제조되는 것을 특징으로 하는 제조 방법.
KR1020027011177A 2000-03-01 2001-02-19 금속-절연체-금속 커패시터를 포함하는 집적 소자 KR20020077923A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP00104264.7 2000-03-01
EP00104264A EP1130654A1 (de) 2000-03-01 2000-03-01 Integriertes Bauelement mit Metall-Isolator-Metall-Kondensator
PCT/EP2001/001853 WO2001065610A1 (de) 2000-03-01 2001-02-19 Integriertes bauelement mit metall-isolator-metall-kondensator

Publications (1)

Publication Number Publication Date
KR20020077923A true KR20020077923A (ko) 2002-10-14

Family

ID=8167998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027011177A KR20020077923A (ko) 2000-03-01 2001-02-19 금속-절연체-금속 커패시터를 포함하는 집적 소자

Country Status (7)

Country Link
US (1) US20030040161A1 (ko)
EP (2) EP1130654A1 (ko)
JP (1) JP2003526211A (ko)
KR (1) KR20020077923A (ko)
CN (1) CN1194418C (ko)
TW (1) TW504832B (ko)
WO (1) WO2001065610A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100793200B1 (ko) * 2006-01-09 2008-01-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 집적 회로를 위한 개선된 서로 맞물린 용량성 구조

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429877B1 (ko) * 2001-08-04 2004-05-04 삼성전자주식회사 금속-절연체-금속 커패시터 및 비아 컨택을 갖는 반도체소자의 제조 방법
KR100428789B1 (ko) * 2001-12-05 2004-04-28 삼성전자주식회사 금속/절연막/금속 캐퍼시터 구조를 가지는 반도체 장치 및그 형성 방법
DE10161285A1 (de) * 2001-12-13 2003-07-03 Infineon Technologies Ag Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
US6593185B1 (en) * 2002-05-17 2003-07-15 United Microelectronics Corp. Method of forming embedded capacitor structure applied to logic integrated circuit
US6784478B2 (en) * 2002-09-30 2004-08-31 Agere Systems Inc. Junction capacitor structure and fabrication method therefor in a dual damascene process
US6709918B1 (en) * 2002-12-02 2004-03-23 Chartered Semiconductor Manufacturing Ltd. Method for making a metal-insulator-metal (MIM) capacitor and metal resistor for a copper back-end-of-line (BEOL) technology
KR100505658B1 (ko) * 2002-12-11 2005-08-03 삼성전자주식회사 ＭＩＭ(Ｍｅｔａｌ-Ｉｎｓｕｌａｔｏｒ-Ｍｅｔａｌ)커패시터를 갖는 반도체 소자
US6999298B2 (en) 2003-09-18 2006-02-14 American Semiconductor, Inc. MIM multilayer capacitor
DE10350752A1 (de) 2003-10-30 2005-06-09 Infineon Technologies Ag Verfahren zum Ausbilden eines Dielektrikums auf einer kupferhaltigen Metallisierung und Kondensatoranordnung
US7029972B2 (en) * 2004-07-20 2006-04-18 Texas Instruments Incorporated Method of manufacturing a metal-insulator-metal capacitor
CN100359664C (zh) * 2004-11-26 2008-01-02 上海华虹Nec电子有限公司 一种金属电容的刻蚀方法
US7151052B2 (en) * 2005-04-28 2006-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple etch-stop layer deposition scheme and materials
US7485968B2 (en) * 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
JP4524680B2 (ja) * 2006-05-11 2010-08-18 セイコーエプソン株式会社 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器
US7439151B2 (en) * 2006-09-13 2008-10-21 International Business Machines Corporation Method and structure for integrating MIM capacitors within dual damascene processing techniques
DE102008006962B4 (de) * 2008-01-31 2013-03-21 Advanced Micro Devices, Inc. Verfahren zur Herstellung von Halbleiterbauelementen mit einem Kondensator im Metallisierungssystem
US7879681B2 (en) * 2008-10-06 2011-02-01 Samsung Electronics Co., Ltd. Methods of fabricating three-dimensional capacitor structures having planar metal-insulator-metal and vertical capacitors therein
US8766417B2 (en) 2009-05-04 2014-07-01 Mediatek Inc. Integrated circuit chip with reduced IR drop
US8476745B2 (en) * 2009-05-04 2013-07-02 Mediatek Inc. Integrated circuit chip with reduced IR drop
CN101807517B (zh) * 2010-02-25 2011-09-21 中国科学院上海微***与信息技术研究所 形成铜互连mim电容器结构的方法
US8598593B2 (en) * 2011-07-15 2013-12-03 Infineon Technologies Ag Chip comprising an integrated circuit, fabrication method and method for locally rendering a carbonic layer conductive
CN104395721A (zh) * 2012-03-16 2015-03-04 维塔尔传感器控股有限公司 介电常数屏蔽
FR2994019B1 (fr) * 2012-07-25 2016-05-06 Commissariat Energie Atomique Procede pour la realisation d'une capacite
JP6356536B2 (ja) * 2014-08-25 2018-07-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
US5708559A (en) * 1995-10-27 1998-01-13 International Business Machines Corporation Precision analog metal-metal capacitor
US5926359A (en) * 1996-04-01 1999-07-20 International Business Machines Corporation Metal-insulator-metal capacitor
US5969422A (en) * 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
US6025226A (en) * 1998-01-15 2000-02-15 International Business Machines Corporation Method of forming a capacitor and a capacitor formed using the method
US5946567A (en) * 1998-03-20 1999-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making metal capacitors for deep submicrometer processes for semiconductor integrated circuits
US6016000A (en) * 1998-04-22 2000-01-18 Cvc, Inc. Ultra high-speed chip semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectrics

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100793200B1 (ko) * 2006-01-09 2008-01-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 집적 회로를 위한 개선된 서로 맞물린 용량성 구조

Also Published As

Publication number Publication date
WO2001065610A1 (de) 2001-09-07
EP1264351A1 (de) 2002-12-11
CN1408126A (zh) 2003-04-02
CN1194418C (zh) 2005-03-23
EP1130654A1 (de) 2001-09-05
JP2003526211A (ja) 2003-09-02
US20030040161A1 (en) 2003-02-27
TW504832B (en) 2002-10-01

Similar Documents

Publication Publication Date Title
KR20020077923A (ko) 금속-절연체-금속 커패시터를 포함하는 집적 소자
US6876028B1 (en) Metal-insulator-metal capacitor and method of fabrication
US7687867B2 (en) Inexpensive method of fabricating a higher performance capacitance density MIMcap integrable into a copper interconnect scheme
KR100773256B1 (ko) 평행한 커패시터들에 대한 스택형 구조 및 제조 방법
JP3895126B2 (ja) 半導体装置の製造方法
US7329585B2 (en) Method of manufacturing semiconductor device
KR100803489B1 (ko) 반도체 집적 회로 및 반도체 장치 제조 방법
US7479424B2 (en) Method for fabricating an integrated circuit comprising a three-dimensional capacitor
US7091542B1 (en) Method of forming a MIM capacitor for Cu BEOL application
KR20020018172A (ko) 금속-산화물-금속 커패시터의 조립 방법 및 그 결합 장치
KR100652298B1 (ko) 반도체 소자의 ｍｉｍ 캐패시터 제조 방법
KR20010076367A (ko) 커패시터, 반도체 소자 및 커패시터 제조 방법
US6495877B1 (en) Metal capacitors with damascene structures and method for forming the same
US20020192921A1 (en) Method for forming a metal capacitor in a damascene process
JP2005311299A (ja) 半導体装置及びその製造方法
US6838352B1 (en) Damascene trench capacitor for mixed-signal/RF IC applications
US6934143B2 (en) Metal-insulator-metal capacitor structure
US7169680B2 (en) Method for fabricating a metal-insulator-metal capacitor
US20030006480A1 (en) MIMCap with high dielectric constant insulator
JP2001320026A (ja) 半導体装置およびその製造方法
US6504205B1 (en) Metal capacitors with damascene structures
JP2001203329A (ja) 半導体装置およびその製造方法
KR100662504B1 (ko) 반도체 소자의 캐패시터 및 그 제조방법
CN100373546C (zh) 金属-绝缘层-金属电容的制作方法
KR100532851B1 (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application