CN102157562A - 底栅金属氧化物薄膜晶体管的制备方法 - Google Patents

底栅金属氧化物薄膜晶体管的制备方法 Download PDF

Info

Publication number
CN102157562A
CN102157562A CN201110009722XA CN201110009722A CN102157562A CN 102157562 A CN102157562 A CN 102157562A CN 201110009722X A CN201110009722X A CN 201110009722XA CN 201110009722 A CN201110009722 A CN 201110009722A CN 102157562 A CN102157562 A CN 102157562A
Authority
CN
China
Prior art keywords
metal oxide
film transistor
oxide thin
meant
bottom gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110009722XA
Other languages
English (en)
Other versions
CN102157562B (zh
Inventor
董承远
施俊斐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong core Juneng Semiconductor Co., Ltd
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN 201110009722 priority Critical patent/CN102157562B/zh
Publication of CN102157562A publication Critical patent/CN102157562A/zh
Application granted granted Critical
Publication of CN102157562B publication Critical patent/CN102157562B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

一种半导体制造技术领域的底栅金属氧化物薄膜晶体管的制备方法,通过依次制备栅电极、金属氧化物材料;然后在金属氧化物材料表面涂敷光刻胶并对光刻胶层采用化学机械抛光进行平坦化处理;再通过退火处理或等离子体处理未被光刻胶掩蔽的金属氧化物;最后剥离光刻胶并磁控溅射沉积源漏电极材料并通过光刻和湿法刻蚀形成源漏电极。本发明利用金属氧化物材料经特殊处理后可以由绝缘体转化为半导体的特点,制造有源层具有特殊结构的金属氧化物薄膜晶体管,能有效防止源漏极薄膜断裂现象的发生。

Description

底栅金属氧化物薄膜晶体管的制备方法
技术领域
本发明涉及的是一种半导体技术领域的晶体管制备方法,具体是一种底栅金属氧化物薄膜晶体管的制备方法。
背景技术
目前,在薄膜晶体管(TFT)技术中有源层多采用非晶硅(a-Si)和多晶硅(p-Si)等半导体材料。其中,a-Si TFT应用最广泛,可以覆盖几乎所有尺寸的平板显示(FPD)产品。p-Si TFT受膜质均一性的限制,目前只能适用于中小尺寸产品。从器件特性上讲,a-Si TFT具有构造简单、量产均一性比较好等优点,但同时具有迁移率低(约0.5cm2/V·s)、光照稳定性差等缺点;p-Si TFT尽管具有比a-Si TFT高出很多的迁移率(>10cm2/V·s),但同时具有构造复杂、漏电流大和量产均一性差等缺点。随着FPD技术的快速发展,对TFT的性能提出了越来越高的要求。从a-Si TFT和p-Si TFT的特性来看是无法完全满足上述要求的,所以更先进的TFT技术有待开发。从目前来看,金属氧化物TFT是最有希望的替代者之一。
金属氧化物作为TFT的有源层材料具有以下两方面优点:(1)禁带宽(>3.0eV),由此带来非常好的光照稳定性,所以与a-Si TFT不同,金属氧化物TFT可以制作成全透明器件,从而显著增加面板的开口率,进而降低显示器的功耗;(2)高迁移率(约10cm2/V·s)。总体而言,金属氧化物TFT兼具a-Si TFT和p-Si TFT的技术优势,且在大规模量产上具有可行性,所以极有可能在不久的将来取代a-Si TFT成为平板显示有源电子驱动器件的主流。
目前金属氧化物薄膜晶体管尚处于量产前的研究与开发阶段。从公开发表的文献看,研究所采用金属氧化物TFT的器件结构和制造工艺多采用与a-Si TFT相类似的技术。最常见的就是已在a-Si TFT实际生产中广泛采用的底栅错排型(Inverted-Staggered)结构及相关制造工艺流程。图1为金属氧化物薄膜晶体管常见结构的剖面示意图,包括玻璃衬底110,设置于衬底上的栅电极层120,设置于衬底和栅电极层的栅绝缘层130,设置于栅绝缘层上的金属氧化物半导体层140、漏电极层151和源电极层152。器件保护层、像素电极层等因为与本发明无关而在此略去。图2为制造图1所示器件结构通常采用的工艺流程,包括形成栅电极图案T10,形成栅绝缘层T20,形成金属氧化物半导体层图案T30,以及形成源漏电极层图案T40。
研究经验表明,采用图1所示的器件结构时在虚线框A和B位置处容易发生源漏极薄膜的断裂,这是因为在有源层的边界处存在台阶导致该处的源漏极薄膜会发生应力集中所致。当器件用于平板显示驱动时,上述断裂会导致点缺陷的发生。
发明内容
本发明针对现有技术存在的上述不足,提供一种底栅金属氧化物薄膜晶体管的制备方法,利用金属氧化物材料经特殊处理后可以由绝缘体转化为半导体的特点,制造有源层具有特殊结构的金属氧化物薄膜晶体管,能有效防止源漏极薄膜断裂现象的发生。
本发明是通过以下技术方案实现的,本发明包括以下步骤:
第一步、在衬底上采用磁控溅射一层栅电极薄膜并通过光刻和湿法刻蚀形成栅电极;
所述的湿法刻蚀是指:将刻蚀材料浸泡在成分为55wt%H3PO4、15%HNO3以及5wt%CH3COOH的刻蚀液内进行腐蚀。
第二步、在栅电极上依次采用等离子体增强化学气相沉积栅绝缘层材料,并采用交流磁控溅射金属氧化物材料;
所述的等离子体增强化学气相沉积是指:在等离子体放电过程的辅助下反应物质在气态条件下发生化学反应,生成固态物质沉积在加热的基板表面,进而制得固体薄膜,其中的栅绝缘层材料是指:二氧化硅或氮化硅。
所述的金属氧化物材料是指:氧化锌、氧化铟镓锌、氧化铟锌或氧化铟镓,其载流子浓度在1010/cm3以下。
第三步、在金属氧化物材料表面涂敷光刻胶并对光刻胶层采用化学机械抛光进行平坦化处理;
所述的光刻胶层的厚度为1.2-2.0微米;所述的采用化学机械抛光是指:采用100-150gm/cm2的压力,以60-200rpm的转速将光刻胶层进行抛光平坦。
第四步、通过退火处理或等离子体处理未被光刻胶掩蔽的金属氧化物,使之转化为载流子浓度增加至1013-1015cm-3以上的半导体;
所述的退火是指:在真空或还原性气氛下在200~400℃加热处理的过程;所述的等离子体处理是指:采用氩气等离子体对器件进行1~3分钟表面处理的过程。
第五步、剥离光刻胶并磁控溅射沉积源漏电极材料并通过光刻和湿法刻蚀形成源漏电极。
所述的剥离是指:采用二甲基亚砜和一乙醇胺按重量比为7∶3的混合剥离液将光刻胶去除。
第一步、第二步和第五步中所述的磁控溅射是指:利用氩气等离子体在电场和磁场的作用下,被加速的高能离子轰击靶材表面,能量交换后,靶材表面的原子脱离原晶格而逸出,转移到基板表面而成膜,溅射功率为100W,气体压力为1Pa,溅射气体中氧气与氩气的比例范围为:1∶20~1∶100且氩气流量为30sccm,其中的栅电极薄膜的材质为:铝、钼或铬金属或其合金。
本发明涉及到的金属氧化物薄膜晶体管的结构为:一种金属氧化物薄膜晶体管,形成于玻璃衬底上,包含一栅电极层,一栅绝缘层,一金属氧化物层和一源漏电极层。所述栅电极层位于玻璃衬底上,所述栅绝缘层位于栅电极和玻璃衬底之上并覆盖栅电极层,所述金属氧化物层位于栅绝缘层之上并完全覆盖栅绝缘层,所述源漏电极层位于金属氧化物层之上并在沟道区域附近与金属氧化物层交叠。其特征是:金属氧化物层根据导电特性的不同分成两个区域,即半导体区域和绝缘体区域。位于沟道区域附近的金属氧化物薄膜呈现半导体特性;其它区域金属氧化物呈现绝缘体特性。
利用本发明制备的金属氧化物薄膜晶体管的结构与常见的器件结构的不同之处在于消除了有源层岛的边界。与现有技术相比,本发明充分利用了金属氧化物材料在不同工艺条件下可分呈半导体和绝缘体的特点,将金属氧化物薄膜晶体管常见结构中的有源层岛转为镶嵌在等厚度的绝缘层材料中,这样就去除了因有源层岛边界存在而导致的台阶,从而大幅度降低了上层源漏极薄膜材料中的应力集中,进而解决了源漏极薄膜易断裂的难题,有效提高了生产合格率。
附图说明
图1为底栅金属氧化物薄膜晶体管常见结构示意图。
图2为底栅金属氧化物薄膜晶体管常见工艺流程示意图。
图3为本发明金属氧化物薄膜晶体管结构示意图。
图4为实施例1工艺流程图。
图5为实施例2工艺流程图。
图6为实施例3工艺流程图。
具体实施方式
下面对本发明的实施例作详细说明,本实施例在以本发明技术方案为前提下进行实施,给出了详细的实施方式和具体的操作过程,但本发明的保护范围不限于下述的实施例。
实施例1
如图4所示,本发明的底栅金属氧化物薄膜晶体管的制造工艺包括如下步骤:
a)在玻璃衬底上沉积一层栅电极薄膜并通过光刻和刻蚀等工艺形成所需图案(如图4(a)所示)。
b)沉积一层栅绝缘层材料(如图4(b)所示)。
c)沉积一层金属氧化物材料,通过控制工艺条件使其呈绝缘体特性(如图4(c)所示)。
d)涂敷光刻胶710并采用化学机械抛光(CMP)技术对光刻胶进行平坦化处理,使除沟道区域附近外其它区域均被光刻胶覆盖(如4(d)所示)。
e)通过采用真空退火处理的方法810对外露的氧化物薄膜进行处理使其转化成半导体特性(如4(e)所示)。
f)去除光刻胶(如4(f)所示)。
g)沉积一层源漏电极薄膜并通过光刻和刻蚀等工艺形成所需图案,最终完成器件的制备(如图3所示)。
所述工艺步骤a),成膜工艺通常采用磁控溅射技术,靶材采用AlNd与MoNb合金;刻蚀工艺采用传统的湿法刻蚀技术,刻蚀液采用磷酸、硫酸和醋酸的混合溶液。
所述工艺步骤b),通常采用等离子体增强化学气相沉积技术。以沉积二氧化硅为例,采用硅烷和氧气为反应气体,放电功率为200W,基板加热温度为300℃。
所述工艺步骤c),通常采用交流磁控溅射溅射技术成膜,靶材采用ZnO,InGaZnO,InZnO,InGaO等氧化物陶瓷烧结体。溅射气压为1Pa,通过调整溅射气体中氧气与氩气的比例使金属氧化物薄膜中载流子浓度在1010/cm3以下,从而表现出绝缘体特性。刻蚀工艺通常采用传统的湿法刻蚀技术。刻蚀液采用磷酸和双氧水的混合液。
所述工艺步骤d),光刻胶厚度通常采用1.2-2.0微米,化学机械抛光压力范围100-150gm/cm2,转速为60-200rpm。
所述工艺步骤e),在真空下将样品加热至300℃,保持60分钟后在空气中冷却。使被处理的氧化物薄膜的载流子浓度增加至1013~1015cm-3范围内,从而呈现半导体特性。
所述工艺步骤f),剥离液通常采用DMSO∶MEA=7∶3(重量比)。
所述工艺步骤g),成膜工艺通常采用磁控溅射技术,靶材采用AlNd与MoNb合金;刻蚀工艺采用传统的湿法刻蚀技术,刻蚀液采用磷酸、硫酸和醋酸的混合溶液。
实施例2
如图5所示,本实施例的工艺流程与实施例1相似。不同之处在于在图5(e)中采用在还原性气氛中退火处理的方法(820)实现金属氧化物由绝缘体向半导体的转变。
所述工艺步骤820,在氢气或氮气等还原性气氛下将样品加热至300℃,保持30分钟后在空气中冷却。使被处理的金属氧化物薄膜的载流子浓度增加至1013~1015cm-3范围内,从而呈现半导体特性。
实施例3
如图6所示,本实施例的工艺流程与实施例1相似。不同之处在于在图6(e)中采用等离子体处理处理的方法(830)实现金属氧化物由绝缘体向半导体的转变。
所述工艺步骤830,将样品置于真空腔室中,采用氩气等离子体对样品作3~5分钟的等离子体表面处理,放电功率为150W。使被处理的金属氧化物薄膜的载流子浓度增加至1013~1015cm-3范围内,从而呈现半导体特性。
采用上述实施例1-3中的工艺流程,节省了有源层光刻和刻蚀的工艺步骤,代之以化学机械抛光和退火(或等离子体处理)工艺,较图2所示的传统工艺流程简单。
图3为采用本发明方法制备获得的一种底栅金属氧化物薄膜晶体管结构示意图,其基本结构如下:形成于玻璃基板衬底310上,包含一栅电极层320,一栅绝缘层330,一金属氧化物层340,一漏电极层351和一源电极层352。
所述栅电极层310位于玻璃基板上,通常由金属铝、钼、铬等材料构成。在大尺寸平板显示背板技术中栅电极层一般由铝钕/钼铌合金构成,既能获得好的导电特性又能防止薄膜表面出现“小丘”等不良。栅电极层厚度通常为300纳米左右。
所述栅绝缘层位于栅电极和玻璃基板之上并覆盖栅电极层,通常由二氧化硅或氮化硅构成,薄膜厚度为300纳米左右。
所述金属氧化物层位于栅绝缘层之上,可以为氧化锌(ZnO)为代表的多晶金属氧化物材料,也可以是铟镓锌氧(IGZO)为代表的非晶金属氧化物材料。其特征是:金属氧化物层根据导电特性的不同分成两个区域,即半导体区域和绝缘体区域;位于沟道区域附近的金属氧化物薄膜呈现半导体特性;其它区域的金属氧化物薄膜呈现绝缘体特性。金属氧化物层的厚度可以在100-300纳米范围内。
所述源漏电极层位于栅绝缘层上且在沟道附近与金属氧化物层交叠,通常由金属铝、钼、铬等材料构成,在大尺寸平板显示背板技术中栅电极层一般由钼铌/铝钕/钼铌合金构成,既能获得好的导电特性又能防止薄膜上下表面出现“小丘”等不良。源漏电极层的厚度通常为300纳米左右。
与现有技术相比,本发明制备的金属氧化物薄膜晶体管的结构特点在于消除了有源层岛的边界。本发明充分利用了金属氧化物材料在不同工艺条件下可分呈半导体和绝缘体的特点,将金属氧化物薄膜晶体管常见结构中的有源层岛转为镶嵌在等厚度的绝缘层材料中,这样就去除了因有源层岛边界存在而导致的台阶,从而大幅度降低了上层源漏极薄膜材料中的应力集中,进而解决了源漏极薄膜易断裂的难题,有效提高了生产合格率。

Claims (8)

1.一种底栅金属氧化物薄膜晶体管的制备方法,其特征在于,包括以下步骤:
第一步、在衬底上采用磁控溅射一层栅电极薄膜并通过光刻和湿法刻蚀形成栅电极;
第二步、在栅电极上依次采用等离子体增强化学气相沉积栅绝缘层材料,并采用交流磁控溅射金属氧化物材料;
第三步、在金属氧化物材料表面涂敷光刻胶并对光刻胶层采用化学机械抛光进行平坦化处理;
第四步、通过退火处理或等离子体处理未被光刻胶掩蔽的金属氧化物,使之转化为载流子浓度增加至1013-1015cm-3以上的半导体;
第五步、剥离光刻胶并磁控溅射沉积源漏电极材料并通过光刻和湿法刻蚀形成源漏电极。
2.根据权利要求1所述的底栅金属氧化物薄膜晶体管的制备方法,其特征是,第一步、第二步和第五步中所述的磁控溅射是指:利用氩气等离子体在电场和磁场的作用下,被加速的高能离子轰击靶材表面,能量交换后,靶材表面的原子脱离原晶格而逸出,转移到基板表面而成膜,溅射功率为100W,气体压力为1Pa,溅射气体中氧气与氩气的比例范围为:1∶20~1∶100且氩气流量为30sccm,其中的栅电极薄膜的材质为:铝、钼或铬金属或其合金。
3.根据权利要求1所述的底栅金属氧化物薄膜晶体管的制备方法,其特征是,所述的湿法刻蚀是指:将刻蚀材料浸泡在成分为55wt%H3PO4、15%HNO3以及5wt%CH3COOH的刻蚀液内进行腐蚀。
4.根据权利要求1所述的底栅金属氧化物薄膜晶体管的制备方法,其特征是,所述的等离子体增强化学气相沉积是指:在等离子体放电过程的辅助下反应物质在气态条件下发生化学反应,生成固态物质沉积在加热的基板表面,进而制得固体薄膜,其中的栅绝缘层材料是指:二氧化硅或氮化硅。
5.根据上述任一权利要求所述的底栅金属氧化物薄膜晶体管的制备方法,其特征是,所述的金属氧化物材料是指:氧化锌、氧化铟镓锌、氧化铟锌或氧化铟镓,其载流子浓度在1010/cm3以下。
6.根据权利要求1所述的底栅金属氧化物薄膜晶体管的制备方法,其特征是,第三步中所述的光刻胶层的厚度为1.2-2.0微米;所述的采用化学机械抛光是指:采用100-150gm/cm2的压力,以60-200rpm的转速将光刻胶层进行抛光平坦。
7.根据权利要求1所述的底栅金属氧化物薄膜晶体管的制备方法,其特征是,第四步中所述的退火是指:在真空或还原性气氛下在200~400℃加热处理的过程;所述的等离子体处理是指:采用氩气等离子体对器件进行1~3分钟表面处理的过程。
8.根据权利要求1所述的底栅金属氧化物薄膜晶体管的制备方法,其特征是,第五步中所述的剥离是指:采用二甲基亚砜和一乙醇胺按重量比为7∶3的混合剥离液将光刻胶去除。
CN 201110009722 2011-01-18 2011-01-18 底栅金属氧化物薄膜晶体管的制备方法 Active CN102157562B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110009722 CN102157562B (zh) 2011-01-18 2011-01-18 底栅金属氧化物薄膜晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110009722 CN102157562B (zh) 2011-01-18 2011-01-18 底栅金属氧化物薄膜晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN102157562A true CN102157562A (zh) 2011-08-17
CN102157562B CN102157562B (zh) 2013-07-10

Family

ID=44438894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110009722 Active CN102157562B (zh) 2011-01-18 2011-01-18 底栅金属氧化物薄膜晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN102157562B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022044A (zh) * 2013-03-01 2014-09-03 北京京东方光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN104425518A (zh) * 2013-09-11 2015-03-18 三星显示有限公司 显示面板及其制造方法
WO2017143678A1 (zh) * 2016-02-25 2017-08-31 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制备方法
CN107146818A (zh) * 2017-06-27 2017-09-08 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN110634882A (zh) * 2018-06-25 2019-12-31 三星电子株式会社 半导体装置和用于制造该半导体装置的方法
CN112420519A (zh) * 2020-11-19 2021-02-26 绵阳惠科光电科技有限公司 一种铟镓锌氧化物薄膜晶体管器件的制备方法
CN114171457A (zh) * 2021-12-07 2022-03-11 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN114509903A (zh) * 2022-02-10 2022-05-17 武汉华星光电技术有限公司 显示面板
CN115274454A (zh) * 2022-08-29 2022-11-01 延边大学 氧化物半导体薄膜晶体管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100055832A1 (en) * 2008-09-01 2010-03-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN101740630A (zh) * 2008-11-07 2010-06-16 株式会社半导体能源研究所 半导体器件及其制造方法
CN101859799A (zh) * 2009-04-02 2010-10-13 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
EP2256795A1 (en) * 2009-05-29 2010-12-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100055832A1 (en) * 2008-09-01 2010-03-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN101740630A (zh) * 2008-11-07 2010-06-16 株式会社半导体能源研究所 半导体器件及其制造方法
CN101859799A (zh) * 2009-04-02 2010-10-13 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
EP2256795A1 (en) * 2009-05-29 2010-12-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device and manufacturing method thereof

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022044B (zh) * 2013-03-01 2017-05-10 北京京东方光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
US9818605B2 (en) 2013-03-01 2017-11-14 Boe Technology Group Co., Ltd. Oxide TFT, preparation method thereof, array substrate, and display device
CN104022044A (zh) * 2013-03-01 2014-09-03 北京京东方光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN104425518A (zh) * 2013-09-11 2015-03-18 三星显示有限公司 显示面板及其制造方法
CN104425518B (zh) * 2013-09-11 2019-09-10 三星显示有限公司 显示面板及其制造方法
WO2017143678A1 (zh) * 2016-02-25 2017-08-31 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制备方法
US11784258B2 (en) 2017-06-27 2023-10-10 Boe Technology Group Co., Ltd. Thin film transistor with insulating portion between source/drian electrode and gate insulating layer, and manufacturing method thereof
CN107146818A (zh) * 2017-06-27 2017-09-08 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN110634882A (zh) * 2018-06-25 2019-12-31 三星电子株式会社 半导体装置和用于制造该半导体装置的方法
CN110634882B (zh) * 2018-06-25 2024-06-07 三星电子株式会社 半导体装置和用于制造该半导体装置的方法
CN112420519A (zh) * 2020-11-19 2021-02-26 绵阳惠科光电科技有限公司 一种铟镓锌氧化物薄膜晶体管器件的制备方法
CN112420519B (zh) * 2020-11-19 2021-06-08 绵阳惠科光电科技有限公司 一种铟镓锌氧化物薄膜晶体管器件的制备方法
CN114171457A (zh) * 2021-12-07 2022-03-11 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN114509903A (zh) * 2022-02-10 2022-05-17 武汉华星光电技术有限公司 显示面板
CN114509903B (zh) * 2022-02-10 2024-02-13 武汉华星光电技术有限公司 显示面板
CN115274454A (zh) * 2022-08-29 2022-11-01 延边大学 氧化物半导体薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
CN102157562B (zh) 2013-07-10

Similar Documents

Publication Publication Date Title
CN102157562B (zh) 底栅金属氧化物薄膜晶体管的制备方法
CN102157563B (zh) 金属氧化物薄膜晶体管制备方法
CN102157564B (zh) 顶栅金属氧化物薄膜晶体管的制备方法
JP5417332B2 (ja) 電界効果型トランジスタの製造方法
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
CN103545318A (zh) 半导体装置及其制造方法
CN103208526A (zh) 一种半导体器件及其制造方法
TWI474407B (zh) A method for manufacturing a transistor, a transistor, and a sputtering target
CN103021939A (zh) 一种阵列基板及其制造方法、显示装置
US9159746B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
CN102683423A (zh) 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
CN105470312A (zh) 低温多晶硅薄膜晶体管及其制造方法
US10529750B2 (en) LTPS array substrate and method for producing the same
TWI498970B (zh) 場效型電晶體之製造方法
US8361897B2 (en) Method for depositing a thin film electrode and thin film stack
CN105321827A (zh) 湿法刻蚀型氧化物薄膜晶体管的制备方法及所制备的薄膜晶体管
WO2017128633A1 (zh) 制造薄膜晶体管的方法
WO2015188476A1 (zh) 薄膜晶体管及其制作方法、oled背板和显示装置
US9893097B2 (en) LTPS array substrate and method for producing the same
US10204940B2 (en) Array substrate, its manufacturing method thereof and a liquid crystal display panel
CN102969364A (zh) 一种改善器件均匀性的顶栅结构金属氧化物薄膜晶体管及其制作方法
CN1316770A (zh) 多晶硅薄膜的制造方法
JP2013064185A (ja) Igzo膜の形成方法及び薄膜トランジスタの製造方法
CN203085534U (zh) 一种阵列基板及显示装置
WO2015196627A1 (zh) 薄膜晶体管制作方法及阵列基板制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200426

Address after: 511458 room 103, No. 73, Lane 1, Nanlin Road, Nansha street, Nansha District, Guangzhou City, Guangdong Province (office only)

Patentee after: Guangdong core Juneng Semiconductor Co., Ltd

Address before: 200240 Dongchuan Road, Shanghai, No. 800, No.

Patentee before: SHANGHAI JIAO TONG University