CN102136840A - 自偏置锁相环 - Google Patents

Abstract

一种自偏置锁相环。所述自偏置锁相环包括鉴频鉴相器、电荷泵、环路滤波器、偏置生成器、压控振荡器、分频器及参考电压生成器，所述参考电压生成器生成对应压控振荡器的偏置电流的参考电压并提供给所述电荷泵，所述电荷泵根据所述参考电压调节输出电流，所述电荷泵的输出电流等于所述压控振荡器产生的偏置电流与分频器分频数的2倍的比值；所述环路滤波器至少包括：串联的环路滤波器电阻和环路滤波器电容，所述环路滤波器电阻为开关电容，所述开关电容的开关频率等于所述输入信号的频率。所述自偏置锁相环的环路带宽与输入频率的比值以及阻尼因子将始终保持固定值，且电路简单。

Description

自偏置锁相环

技术领域

本发明涉及锁相环电路设计技术，特别涉及自偏置锁相环技术。

背景技术

随着当代微电子技术的发展，微处理器和PC/工作站***主频和性能提高，对***的时钟生成电路设计提出了越来越高的要求。而锁相环(PLL，PhaseLocked Loop)作为一种常用的设计技术，被广泛应用于***级芯片(SOC，System on Chip)中，以构成时钟生成电路。

图1为一种锁相环的基本结构，鉴频鉴相器(PFD，Phase FrequencyDetector)10检测输入信号F_ref和反馈信号F_fb的频差和相差，产生脉冲控制信号UP、DN送入电荷泵(CP，charge pump)20；在电荷泵20中，脉冲控制信号UP、DN被转换成电流I_p对环路滤波器(LP，Loop Filter)30的电容C_p进行充放电，环路滤波器30产生控制电压V_ctrl送入压控振荡器(VCO，Voltage ControlOscillator)40；压控振荡器40在控制电压V_ctrl升高时加快振荡频率，在控制电压V_ctrl降低时减慢振荡频率。压控振荡器40的输出信号F_out经过分频器50产生反馈信号F_fb，整个锁相环结构形成一个反馈***，输出信号F_out的频率和相位被锁定到固定频率和相位。

图1所示的锁相环的环路的阻尼因子(damping factor)ξ由式(1)表示，环路带宽ω_n由式(2)表示：

$\mathrm{\ξ}=\frac{R_p}{2}\sqrt{\frac{I_p{K}_v{C}_p}{2\mathrm{\ΠN}}}---\left(1\right)$

${\mathrm{\ω}}_n=\sqrt{\frac{I_p{K}_v}{2\mathrm{\Π}{\mathrm{NC}}_p}}---\left(2\right)$

其中，C_p为环路滤波器30的电容，R_p为环路滤波器30的电阻，I_p为对电容C_p进行充电或放电的电流(即电荷泵20输出的充电或放电电流)，K_v为压控振荡器40的增益，N为分频器(Divider)50的分频数。

如前所述，目前对***的时钟生成电路设计提出了越来越高的要求，因而作为时钟生成电路的锁相环也需具有高性能。高性能锁相环需要具有以下特点：不易受工艺、电压和温度(PVT)变化的影响；频带宽；锁定后相位抖动(jitter)和频率变化小；单片集成滤波器；电路的功耗低。但是，同时达到这些要求的锁相环是很难设计的，一个典型的锁相环基于压控振荡器，其相位抖动是由电源和衬底噪声引起的，环路对于噪声来说是一个低通滤波器，环路带宽越窄，抖动就越小；另一方面，由于单片集成的要求，滤波器的电容不可能做得很大，带宽同时又受到环路稳定条件的限制，这些限制条件使得设计的锁相环工作频带窄，抖动性能也不好。

一种既能提高带宽又可以得到低抖动的方法，是变化锁相环的带宽，使之能够跟踪锁相环的工作频率。在每个工作状态，环路的带宽很窄，抖动也小，但是，由于锁相环的带宽是变化的，实际上得到了非常宽的频率范围，而且降低了由噪声引入的相位和频率抖动。自偏置就是这样一种方法，采用自偏置方法设计的锁相环，其环路的阻尼因子ξ是固定值(通常阻尼因子为1)。阻尼因子ξ、环路带宽ω_n与输入信号的角频率ω_ref(以下简称为输入频率，ω_ref＝2πF_ref，F_ref为输入信号的频率)的比值仅由制造工艺中电容的相对值决定。

技术文献“Low-Jitter Process-Independent DLL and PLL Based onSelf-Biased Techniques”(John G.Maneatis，IEEE JOURNAL OF SOLID-STATECIRCUITS，VOL.31，NO.11，NOVEMBER 1996)公开了一种自偏置锁相环的基本结构，如图2所示，电容C₁和偏置生成器60构成环路滤波器31，也就是说，由偏置生成器60建立环路滤波器31的电阻，在偏置生成器60的偏置电压V_BP的输出端加上一个额外的电荷泵21输出的电流，这样，电荷泵20对电容C₁进行充放电，电荷泵21对偏置生成器60建立的电阻进行充放电。

偏置生成器60用于从控制电压V_CTRL生成偏置电压V_BP和V_BN，以提供压控振荡器41的输入电压。如图3所示，偏置生成器60包括偏置初始化(Bias Init.)电路601、放大器偏置(Amplifier Bias)电路602、差分放大(Diff.Amplifier)电路603、半缓冲复制(Half-Buffer Replica)电路604及控制电压缓冲(V_CTRLBuffer)电路605。放大器偏置电路602为差分放大电路603提供偏置，差分放大电路603调节偏置电压V_BN，使得半缓冲复制电路604和控制电压缓冲电路605将控制电压V_CTRL复制到输出端的偏置电压V_BP，即V_BP＝V_CTRL。

图1所示基本锁相环的压控振荡器40通常是由多个差分结构的缓冲级构成，而图2所示自偏置锁相环的压控振荡器41由n个(n≥2)带对称负载的差分缓冲延时级构成，例如图4所示的3个带对称负载的差分缓冲延时级410构成的压控振荡器41。偏置电压V_BN为对称负载411、412提供偏置电流2I_D(I_D为流过对称负载411或412的电流)，对称负载411、412的偏置电压V_BP等于控制电压V_CTRL，对称负载411、412的等效电阻等于1/2g_m，g_m为对称负载中一个晶体管的跨导，随着控制电压V_CTRL的变化，对称负载411、412的电阻发生变化，缓冲级的延时也发生变化，压控振荡器41的输出信号(CK+或CK-)的频率发生变化。

设电荷泵20、21输出的电流I_p为压控振荡器41的偏置电流2I_D的x倍，即I_p＝x·2I_D，设偏置生成器60中对称负载606建立的环路滤波器31的电阻R_p为压控振荡器41的缓冲级410的等效电阻R_o的y倍，即R_p＝yR_o＝y/2g_m。因此，图2所示的自偏置锁相环的环路的阻尼因子ξ由式(3)表示，环路带宽ω_n与输入频率ω_ref的比值由式(4)表示：

$\mathrm{\ξ}=\frac{y}{4}\sqrt{\frac{x}{N}}\sqrt{\frac{C_1}{C_B}}---\left(3\right)$

$\frac{{\mathrm{\ω}}_n}{{\mathrm{\ω}}_{\mathrm{ref}}}=\frac{\mathrm{xN}}{2\mathrm{\π}}\sqrt{\frac{C_B}{C_1}}---\left(4\right)$

其中，C_B是压控振荡器41的寄生电容。

这样，从理想情况来看，如果ξ和环路带宽与输入频率的比值ω_n/ω_ref都是常数，环路带宽始终可以跟踪工作频率，锁相环对于工作频率就没有限制。然而，从式(3)和(4)中注意到，阻尼因子ξ以及环路带宽与输入频率的比值ω_n/ω_ref与锁相环中分频器50的分频数N、电荷泵输出电流与压控振荡器偏置电流的比值、环路滤波器电阻与压控振荡器的缓冲级的等效电阻的比值也存在关系。因此，锁相环的阻尼因子ξ以及环路带宽与输入频率的比值ω_n/ω_ref无法仅由制造工艺中电容C_B、C₁的相对值决定。

此外，如图2所示的现有技术自偏置锁相环需要设置2个电荷泵分别对环路滤波器的电阻和电容进行充放电，相应地，自偏置锁相环的电路实现也比较复杂。

发明内容

本发明解决的问题是，提供一种自偏置锁相环，以简化电路，并获得更稳定的阻尼因子和环路带宽与输入频率的比值，提高自偏置锁相环的性能。

为解决上述问题，本发明提供一种自偏置锁相环，包括：

鉴频鉴相器，检测输入信号和反馈信号的频差和相差，产生脉冲控制信号；

电荷泵，根据所述鉴频鉴相器输出的脉冲控制信号产生充电或放电电流；

环路滤波器，与电荷泵连接，输出控制电压，在电荷泵输出充电电流时，所述环路滤波器升高控制电压；在电荷泵输出放电电流时，所述环路滤波器降低控制电压；

偏置生成器，从环路滤波器产生的控制电压生成第一偏置电压和第二偏置电压；

压控振荡器，包括带对称负载的振荡单元，所述对称负载由第一偏置电压控制，在第一偏置电压升高时加快输出信号的振荡频率，在第一偏置电压降低时减慢输出信号的振荡频率，所述压控振荡器还根据第二偏置电压产生偏置电流；

分频器，将压控振荡器的输出信号进行分频，产生输入所述鉴频鉴相器的反馈信号，

其中，所述自偏置锁相环还包括参考电压生成器，与压控振荡器和电荷泵连接，所述参考电压生成器生成对应所述压控振荡器的偏置电流的参考电压；所述电荷泵根据所述参考电压调节输出电流，所述电荷泵的输出电流等于所述压控振荡器的偏置电流与分频器分频数的2倍的比值；所述环路滤波器至少包括：串联的环路滤波器电阻和环路滤波器电容，所述环路滤波器电阻为开关电容，所述开关电容的开关频率等于所述输入信号的频率。

与现有技术相比，上述自偏置锁相环具有以下优点：通过设置开关电容及电荷泵输出电流与压控振荡器的偏置电流、分频器分频数的关系，消去了分频数、电荷泵输出电流与压控振荡器偏置电流的比值、环路滤波器电阻与压控振荡器的缓冲级的等效电阻等因素的影响，使得环路带宽与输入频率的比值以及阻尼因子，均只与压控振荡器的寄生电容和环路滤波器的电容相关，即一旦制造工艺确定了压控振荡器的寄生电容和环路滤波器的电容，环路带宽与输入频率的比值以及阻尼因子将始终保持固定值。因此，自偏置锁相环的稳定性更好。

并且，由于以开关电容等效替代了电阻，则作为环路滤波器前级电路的电荷泵，仅需向环路滤波器提供一路总的充放电电流即可。相应地，环路滤波器的前级电路只需一个电荷泵即可，从而简化了锁相环的电路。

附图说明

图1是现有技术一种锁相环的基本结构示意图；

图2是现有技术一种自偏置锁相环的基本结构示意图；

图3是图2所示的自偏置锁相环的偏置生成器的电路图；

图4是图2所示的自偏置锁相环的压控振荡器的电路图；

图5是本发明自偏置锁相环的一种实施方式电路示意图；

图6是本发明自偏置锁相环中环路滤波器的一种实施例电路图；

图7是本发明自偏置锁相环中环路滤波器的另一种实施例电路图。

具体实施方式

本发明旨在通过对环路滤波器中电阻的等效替换实现，以及建立电荷泵输出电流、压控振荡器的偏置电流与分频数的相对关系，以消去分频数、电荷泵输出电流与压控振荡器偏置电流的比值、环路滤波器电阻与压控振荡器的缓冲级的等效电阻的比值。

具体地说，本发明将锁相环中电荷泵的输出电流按下式建立与压控振荡器的偏置电流、分频器分频数的关系：

$I_p=\frac{I_D}{2N}---\left(5\right)$

而对于本领域技术人员公知的，压控振荡器的增益满足：

$K_v=\frac{k}{C_B}---\left(6\right)$

其中，k为压控振荡器中器件的工艺因子。

则，将式(5)、(6)代入式(2)可得

${\mathrm{\ω}}_n=\sqrt{\frac{I_d}{4\mathrm{\Π}{N}^2}*\frac{1}{C_p}*\frac{k}{C_B}}---\left(7\right)$

对式(7)进行变换得

${\mathrm{\ω}}_n=\sqrt{\frac{{2I}_D}{8\mathrm{\Π}{N}^2}*\frac{1}{C_p}*\frac{k}{C_B}}---\left(8\right)$

而对于本领域技术人员公知的，压控振荡器的输出频率满足：

$F_{\mathrm{VCO}}=\frac{\sqrt{2k{I}_D}}{C_B}---\left(9\right)$

其中，F_VCO为压控振荡器的输出频率。

对式(9)变换得

$k=\frac{F_{\mathrm{VCO}}*F_{\mathrm{VCO}}*{C_B}^2}{2I_D}---\left(10\right)$

将式(10)代入式(8)得

${\mathrm{\ω}}_n=\sqrt{\frac{F_{\mathrm{VCO}}*F_{\mathrm{VCO}}}{8\mathrm{\Π}{N}^2}*\frac{C_B}{C_p}}---\left(11\right)$

而对于本领域技术人员公知的，压控振荡器的输出频率与分频器的分频数、锁相环的输入信号频率间满足：

F_VCO＝NF_ref        (12)

而所述输入信号的频率又满足：

ω_ref＝2∏F_ref    (13)

将式(12)、式(13)代入式(11)，得

${\mathrm{\ω}}_n=\frac{{\mathrm{\ω}}_{\mathrm{ref}}}{2\mathrm{\Π}}\sqrt{\frac{C_B}{8\mathrm{\Π}{C}_p}}---\left(14\right)$

则根据式(14)，环路带宽与输入频率的比值即为

$\frac{{\mathrm{\ω}}_n}{{\mathrm{\ω}}_{\mathrm{ref}}}=\sqrt{\frac{C_B}{32{\mathrm{\Π}}^3{C}_p}}---\left(15\right)$

具体地，本发明还在环路滤波器中以开关电容等效替代环路滤波器中的电阻，则环路滤波器的电阻满足：

$R_p=\frac{1}{F_{\mathrm{ref}}*C_s}---\left(16\right)$

其中，C_s为开关电容的电容值。

将式(16)代入式(1)，得

$\mathrm{\ξ}=\frac{1}{2F_{\mathrm{ref}}*C_s}\sqrt{\frac{I_p{K}_v{C}_p}{2\mathrm{\ΠN}}}---\left(17\right)$

将式(5)、式(10)、式(12)代入式(17)，得阻尼因子

$\mathrm{\ξ}=\frac{1}{4C_s}\sqrt{\frac{C_B*C_p}{2\mathrm{\Π}}}---\left(18\right)$

从而，由式(15)、式(18)可以看出，环路带宽与输入频率的比值以及阻尼因子，均只与压控振荡器的寄生电容C_B和环路滤波器的电容C_p相关，即一旦制造工艺确定了压控振荡器的寄生电容C_B和环路滤波器的电容C_p，环路带宽与输入频率的比值以及阻尼因子将始终保持固定值。因此，自偏置锁相环的稳定性更好。

并且，由于以开关电容等效替代了电阻，则作为环路滤波器前级电路的电荷泵，仅需向环路滤波器提供一路总的充放电电流即可。相应地，环路滤波器的前级电路只需一个电荷泵即可，从而简化了锁相环的电路。

以下通过附图并结合上述分析对本发明具体实施方式进行详细说明。图5为本发明自偏置锁相环的一种实施方式电路示意图。参照图5所示，所述自偏置锁相环包括：鉴频鉴相器1、电荷泵2、环路滤波器3、偏置生成器4、压控振荡器5、分频器6和参考电压生成器7。

鉴频鉴相器1，检测输入信号F_ref和反馈信号F_fb的频差和相差，产生脉冲控制信号UP、DN。例如，在反馈信号F_fb的相位滞后于输入信号F_ref时，脉冲控制信号UP的脉冲宽度大于脉冲控制信号DN的脉冲宽度；在反馈信号F_fb的相位超前于输入信号F_ref时，脉冲控制信号UP的脉冲宽度小于脉冲控制信号DN的脉冲宽度。鉴频鉴相器10的电路为本领域技术人员所熟知，在此不展开说明。

电荷泵2，根据鉴频鉴相器1输出的脉冲控制信号UP、DN产生充电或放电电流I_p。其中，在反馈信号F_fb的相位滞后于输入信号F_ref时，脉冲控制信号UP的脉冲宽度大于脉冲控制信号DN的脉冲宽度，电荷泵2输出充电电流I_p；在反馈信号F_fb的相位超前于输入信号F_ref时，脉冲控制信号UP的脉冲宽度小于脉冲控制信号DN的脉冲宽度，电荷泵2输出放电电流I_p。所述电荷泵2根据参考电压生成器7提供的参考电压V_ref调节输出的充电电流或放电电流的大小，所述充电电流或放电电流的大小满足式(5)。

环路滤波器3，与电荷泵2连接，输出控制电压V_ctr，环路滤波器3包括串联的差分开关电容和环路滤波器电容C_p。其中，所述差分开关电容包括：受控于第一开关K10的第一电容C10，以及受控于第二开关K12的第二电容C12，两电容一端连接于电荷泵2的输出端，另一端连接于环路滤波器电容C_p的第一端。环路滤波器电容C_p的第二端接地。所述第一电容C10和第二电容C12并联后的总电容值为C_s。所述第一开关K10和第二开关K12均受控于开关时钟ck。在电荷泵2输出充电电流I_p时，所述环路滤波器3升高控制电压V_ctr；在电荷泵2输出放电电流I_p时，所述环路滤波器3降低控制电压V_ctr。

偏置生成器4，从环路滤波器3产生的控制电压V_ctr生成第一偏置电压V_BP和第二偏置电压V_BN，以提供压控振荡器5的输入电压。所述偏置生成器4的具体电路实现与现有技术相同，可参照图3的电路实现。

压控振荡器5，包括带对称负载的振荡单元，第二偏置电压V_BN为对称负载提供偏置电流2I_D(I_D为流过对称负载的电流)，对称负载的第一偏置电压V_BP等于控制电压V_ctr，对称负载的等效电阻等于1/2g_m，g_m为对称负载中一个晶体管的跨导，随着控制电压V_ctr的变化，第一偏置电压V_BP也发生变化，对称负载的电阻发生变化，压控振荡器5的输出信号F_vco的频率发生变化。具体地，在第一偏置电压升高时加快输出信号F_vco的振荡频率，在第一偏置电压降低时减慢输出信号F_vco的振荡频率。

参考电压生成器7，生成对应压控振荡器5产生的偏置电流的参考电压V_ref并提供给电荷泵2，所述参考电压的大小与式(5)中的I_p对应。

压控振荡器4的输出信号F_vco经过分频器6产生反馈信号F_fb，即F_fb＝F_out/N，N为分频器6的分频数，整个***形成一个反馈***，输出信号F_vco的频率和相位被锁定到固定频率和相位。

图6是本发明自偏置锁相环中环路滤波器的一种实施例电路图。参照图6所示，所述环路滤波器包括：第一传输门TG1、第二传输门TG2、第三传输门TG3及第四传输门TG4、第一电容C10、第二电容C12及第一NMOS管MN1、第二NMOS管MN2。

所述第一传输门TG1、所述第二传输门TG2分别作为控制所述第一电容C10、所述第二电容C12的开关。所述第一传输门TG1的两个控制端分别接收第一开关信号F₁和第一开关互补信号F_1B，两个输出端分别连接于所述第一电容C10的第一端和第二端。所述第二传输门TG2的两个控制端分别接收第二开关信号F₀和第二开关互补信号F_0B，两个输出端分别连接于所述第二电容C12的第一端和第二端。

第三传输门TG3的两个控制端分别接收第二开关信号F₀和第二开关互补信号F_0B，第四传输门TG4的两个控制端分别接收第一开关信号F₁和第一开关互补信号F_1B，第三传输门TG3及第四传输门TG4的第一输出端相连，且连接于电荷泵的输出端，第三传输门TG3及第四传输门TG4的第二输出端分别连接于第一电容C10的第一端和第二电容C12的第一端。所述第一开关信号F₁和第二开关信号F₀互为互补信号，且频率与输入信号F_ref的频率相同。此处第三传输门TG3和第四传输门TG4构成差分结构，以提高所述环路滤波器的噪声性能。

在上述传输门的具体实施例中，传输门包括源漏对应连接的PMOS管和NMOS管，所述PMOS管的宽长比是NMOS管的宽长比的2倍。

第一NMOS管MN1和第二NMOS管MN2的栅极均连接于第一电容C10、第二电容C12的第二端，源极、漏极和基底均接地，以连接成电容形式。

分析图6所示电路，通过上述各开关信号控制，使得第一电容C10和第二电容C12以一固定频率并联且连接于所述第一NMOS管MN1和第二NMOS管MN2的栅极，根据式(16)，则此时第一电容C10和第二电容C12并联后形成的容抗可等效替代电阻的功能。

在本发明自偏置锁相环的另一种实施方式中，所述环路滤波器相对于图5所示结构还增加了第三电容，所述第三电容的一端连接于电荷泵的输出端另一端连接于环路滤波器电容的第二端。增加第三电容实现了进一步滤波，可以进一步增加所述环路滤波器抑制高频噪声的能力。

图7是对应所述另一种实施方式的环路滤波器的一种实施例电路图。参照图6和图7所示，相对于图6的环路滤波器结构，图7仅增加了第三NMOS管MN3。所述第三NMOS管MN3的栅极连接于电荷泵的输出端，源极、漏极和基底均接地，以连接成电容形式。

综上所述，本发明通过以开关电容等效替代电阻，且建立电荷泵的输出电流、与压控振荡器的偏置电流、分频器分频数的关系，从而使得自偏置锁相环的环路带宽与输入频率的比值以及阻尼因子，均只与压控振荡器的寄生电容和环路滤波器的电容相关，且简化了电路。

以上公开了本发明的多个方面和实施方式，本领域的技术人员会明白本发明的其它方面和实施方式。本发明中公开的多个方面和实施方式只是用于举例说明，并非是对本发明的限定，本发明的真正保护范围和精神应当以权利要求书为准。

Claims (9)

1.一种自偏置锁相环，包括：

鉴频鉴相器，检测输入信号和反馈信号的频差和相差，产生脉冲控制信号；

电荷泵，根据所述鉴频鉴相器输出的脉冲控制信号产生充电或放电电流；

环路滤波器，与电荷泵连接，输出控制电压，在电荷泵输出充电电流时，所述环路滤波器升高控制电压；在电荷泵输出放电电流时，所述环路滤波器降低控制电压；

偏置生成器，从环路滤波器产生的控制电压生成第一偏置电压和第二偏置电压；

压控振荡器，包括带对称负载的振荡单元，所述对称负载由第一偏置电压控制，在第一偏置电压升高时加快输出信号的振荡频率，在第一偏置电压降低时减慢输出信号的振荡频率，所述压控振荡器还根据第二偏置电压产生偏置电流；

分频器，将压控振荡器的输出信号进行分频，产生输入所述鉴频鉴相器的反馈信号，

其特征在于，所述自偏置锁相环还包括参考电压生成器，与压控振荡器和电荷泵连接，所述参考电压生成器生成对应所述压控振荡器的偏置电流的参考电压；所述电荷泵根据所述参考电压调节输出电流，所述电荷泵的输出电流等于所述压控振荡器的偏置电流与分频器分频数的2倍的比值；所述环路滤波器至少包括：串联的环路滤波器电阻和环路滤波器电容，所述环路滤波器电阻为开关电容，所述开关电容的开关频率等于所述输入信号的频率。

2.如权利要求1所述的自偏置锁相环，其特征在于，所述开关电容包括：第一传输门、第二传输门、第三传输门及第四传输门、第一电容、第二电容，其中，

所述第一传输门、所述第二传输门分别作为控制所述第一电容、所述第二电容的开关，所述第一传输门的两个控制端分别接收第一开关信号和第一开关互补信号，两个输出端分别连接于所述第一电容的第一端和第二端，所述第二传输门的两个控制端分别接收第二开关信号和第二开关互补信号，两个输出端分别连接于所述第二电容的第一端和第二端；所述第一电容的第二端、第二电容的第二端均连接于所述环路滤波器电容的第一端；

第三传输门的两个控制端分别接收第二开关信号和第二开关互补信号，第四传输门的两个控制端分别接收第一开关信号和第一开关互补信号，第三传输门及第四传输门的第一输出端相连，且连接于电荷泵的输出端，第三传输门及第四传输门的第二输出端分别连接于第一电容的第一端和第二电容的第一端；

所述第一开关信号和第二开关信号互为互补信号，且频率与输入信号的频率相同。

3.如权利要求2所述的自偏置锁相环，其特征在于，所述环路滤波器电容包括第一NMOS管和第二NMOS管，第一NMOS管和第二NMOS管的栅极均连接于第一电容、第二电容的第二端，源极、漏极和基底均接地。

4.如权利要求2或3所述的自偏置锁相环，其特征在于，所述环路滤波器还包括第三电容，所述第三电容的一端连接于电荷泵的输出端另一端连接于环路滤波器电容的第二端。

5.如权利要求4所述的自偏置锁相环，其特征在于，所述第三电容包括第三NMOS管，所述第三NMOS管的栅极连接于电荷泵的输出端，源极、漏极和基底均接地。

6.如权利要求1所述的自偏置锁相环，其特征在于，所述偏置生成器包括依次连接的偏置初始化电路、放大器偏置电路、差分放大电路、半缓冲复制电路及控制电压缓冲电路。

7.如权利要求1所述的自偏置锁相环，其特征在于，所述第一偏置电压等于所述控制电压。

8.如权利要求1所述的自偏置锁相环，其特征在于，带对称负载的振荡单元为带对称负载的差分缓冲延时电路。

9.如权利要求8所述的自偏置锁相环，其特征在于，所述压控振荡器包括3个带对称负载的差分缓冲延时电路。

Images