CN102122191B - 电流基准源电路及电流基准源生成方法 - Google Patents

Abstract

本发明涉及集成电路，公开了一种电流基准源电路及电流基准源生成方法。本发明中，通过三个电路分别产生线性正温度系数电流，非线性负温度系数电流，非线性正温度系数电流，并将这三个电流进行叠加，将叠加后的输出电流作为电流基准源。由于利用了线性正温度系数电流对非线性负温度系数电流中的线性分量进行有效抵消，同时利用了非线性正温度系数电流对残余非线性负温度系数进行补偿。因此，得到的电流对温度变化的敏感性进一步降低，可以实现近似零温度系数的电流基准源。

Description

电流基准源电路及电流基准源生成方法

技术领域

本发明涉及集成电路，特别涉及集成电路中的电流基准源。 

背景技术

电流基准源电路在集成电路设计中有着广泛的应用，是模拟集成电路以及数模混合集成电路设计中基本的模块电路之一。电流基准源电路在模拟电路中最主要的应用是为其他电路或***模块提供稳定的参考电流。因此，电流基准源电路产生的电流的精度和特性会直接影响到电路中其他模块电路的性能。 

为了得到高精度的电流基准源，现有的高性能电流基准源产生电路主要是基于电压基准电路产生一个零温度系数的基准电压，然后利用该基准电压产生一PVT(Process(过程)，supply-Voltage(供给电压)，Temperature(温度))无关的基准电流。 

现有的一种电流基准源电路如图1所示，该电路利用电压基准电路产生的与温度变化弱相关的基准电压实现与温度变化较小的基准电流。 

然而，在实际电路中，一阶基准电压仍然具有残余非线性温度系数，在一个较大的温度范围内，一阶基准电压的温度系数会直接影响其实现的基准电流的温度系数，因此，电流基准受制于基准电压温度系数的影响，在没有高阶温度补偿的情况下，其基准电流温度系数不能达到高精度应用的需求。 

另外，目前还有一种低温度系数的基准电流，电路中通过正负温度系数补偿的原理获得较低温度系数的基准电流。 

然而，若利用双极性三极管进行高阶补偿，该电路的使用将受到工艺的限制。因为传统的互补型金属氧化物半导体(Complementary Metal-Oxide Semiconductor，简称“CMOS”)工艺提供的PNP三极管，其集电极只能接到最低电位，因此，利用BiCMOS工艺实现该电流基准源电路会增加成本；同时，将三极管温度补偿结构替换为金属-氧化物-半导体(Metal-Oxide-Semiconductor，简称“MOS”)管补偿结构，虽然与CMOS工艺兼容，但是，补偿电路中MOS管工作在亚阈区，这就要求MOS管具有大的面积，但是MOS管VGS的亚阈区温度特性受电流影响二表现特性会发生改变，因此，这种补偿结构不仅增大了面积，其温度补偿效果也不太理想。 

发明内容

本发明的目的在于提供一种电流基准源电路及电流基准源生成方法，以较为简单的结构，实现近似零温度系数的电流基准源。 

为解决上述技术问题，本发明的实施方式提供了一种电流基准源电路，包含： 

PTAT电流发生电路，用于生成线性的正温度系数电流； 

IPTAT电流发生电路，用于生成非线性的负温度系数电流； 

非线性PTAT电流发生电路，用于生成非线性的正温度系数电流； 

叠加电路，用于将PTAT电流发生电路、IPTAT电流发生电路和非线性PTAT电流发生电路分别生成的电流进行叠加，将叠加后的输出电流作为电流基准源。其中，PTAT即为正温度系数(Proportion To Absolute Temperature)，IPTAT即为负温度系数(Inverse Proportion To Absolute Temperature)。 

本发明的实施方式还提供了一种电流基准源生成方法，包含以下步骤： 

生成线性的正温度系数电流、非线性的负温度系数电流和非线性的正温度系数电流； 

将生成的线性的正温度系数电流、非线性的负温度系数电流、非线性的正温度系数电流进行叠加，并将叠加后的电流作为电流基准源。 

本发明实施方式与现有技术相比，主要区别及其效果在于： 

通过三个电路分别产生线性正温度系数电流，非线性负温度系数电流，非线性正温度系数电流，并将这三个电流进行叠加，将叠加后的输出电流作为电流基准源。由于利用了线性正温度系数电流对非线性负温度系数电流中的线性分量进行有效抵消，利用了非线性正温度系数电流对残余负温度系数进行补偿。因此，得到的电流对温度变化的敏感性进一步降低，可以实现近似零温度系数的电流基准源。而且，控制结构简单，补偿支路稳定性较好，且对基准电流初始精度影响较小。仿真结果表明，通过非线性温度补偿后，电流基准源的温度系数降低至10ppm/℃，并且呈现较好的工艺稳定性。 

进一步地，用于生成线性正温度系数电流的PTAT电流发生电路，由4个三极管、一个电阻、4个NMOS管、7个PMOS管构成；用于生成非线性负温度系数电流的IPTAT电流发生电路，由4个PMOS管、1个NMOS管、一个电阻构成；用于生成非线性正温度系数电流的非线性PTAT电流发生电路，由一个三极管、一个电阻、3个PMOS管构成。由于实现电流基准源的电路结构中避免了运算放大器的使用，不单降低了电路设计的复杂性，同时有利于基准电流的精度的提升。而且，用于非线性补偿的非线性PTAT电流发生电路的结构简单，易于控制和集成。 

进一步地，在PTAT电流发生电路中，2个三级管、一个电阻、两个NMOS管、4个PMOS管构成PTAT电流核心发生电路，生成正温度系数电流，剩余的2个三级管、2个NMOS管、3个PMOS管构成反馈偏置环路，反馈偏置环路用于为PTAT电流核心发生电路提供偏置电压和电流，与PTAT电流 核心发生电路构成反馈环路。由于该反馈偏置环路可提供稳定的直流工作点，因此可以保证电路的稳定工作。 

附图说明

图1是根据现有技术中的电流基准源电路的结构示意图； 

图2是根据本发明第一实施方式的电流基准源电路的结构示意图； 

图3是根据本发明第二实施方式的电流基准源电路的结构示意图； 

图4是根据本发明第二实施方式中的电流基准源的温度特性示意图； 

图5是根据本发明第三实施方式的电流基准源生成方法流程图。 

具体实施方式

在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。 

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。 

本发明的核心在于，在电流基准源电路中包含： 

PTAT电流发生电路，用于生成线性的正温度系数电流； 

IPTAT电流发生电路，用于生成非线性的负温度系数电流； 

非线性PTAT电流发生电路，用于生成非线性的正温度系数电流； 

叠加电路，用于将该PTAT电流发生电路、该IPTAT电流发生电路和该非线性PTAT电流发生电路分别生成的电流进行叠加，将叠加后的输出电流 作为电流基准源。 

本发明第一实施方式涉及一种电流基准源电路。在本实施方式中，用线性的正温度系数(Proportion To Absolute Temperature，简称“PTAT”)电流与非线性的负温度系数(Inverse Proportion To Absolute Temperature，简称“IPTAT”)的电流相叠加产生一阶电流基准源，利用一PMOS管(P型MOS管)产生非线性正温度系数电流对一阶电流基准源的非线性负温度系数进行抵消，由此，实现近似零温度系数的基准电流。 

本实施方式的电流基准源电路如图2所示，包含PTAT电流发生电路101、IPTAT电流发生电路102、非线性PTAT电流发生电路103和叠加电路104。 

其中，PTAT电流发生电路101用于生成线性的正温度系数电流。具体地，该PTAT电流发生电路可通过利用两个三极管的基极-发射极电压(V_BE)之差ΔV_BE，生成线性的PTAT电流。 

IPTAT电流发生电路102用于生成非线性的负温度系数电流。具体地，该IPTAT电流发生电路可通过将三极管的基极-发射极电压V_BE通过电阻，生成非线性的IPTAT电流。 

非线性PTAT电流发生电路103用于生成非线性的正温度系数电流。具体地，该非线性PTAT电流发生电路可通过一PMOS管生成非线性PTAT电流。 

叠加电路用于将PTAT电流发生电路101、IPTAT电流发生电路102和非线性PTAT电流发生电路103分别生成的电流进行叠加，将叠加后的输出电流作为电流基准源。 

由于V_BE具有非线性负温度系数特性，因此通过非线性PTAT电流发生电路103，生成非线性的PTAT电流，对基于V_BE产生IPTAT电流中的非线性分量进行抵消，将这三种电流进行有效的叠加就能够实现产生零温度系数 的电流基准源。其中线性PTAT电压将对非线性IPTAT中的线性分量进行有效抵消，实现一阶温度补偿的基准电流。由于V_BE的温度非线性，其产生的IPTAT电流仍然具有非线性温度特性，因此线性PTAT电流无法完全抵消IPTAT基准电流中的负温度系数，故非线性PTAT电流对一阶基准电流中的残余负温度系数进行补偿，使得电流对温度变化的敏感性进一步降低，从而获得近似零温度系数的基准电流。而且，控制结构简单，补偿支路稳定性较好，且对基准电流初始精度影响较小。 

本发明第二实施方式涉及一种电流基准源电路。本实施方式在第一实施方式的基础上，给出了PTAT电流发生电路101、IPTAT电流发生电路102、非线性PTAT电流发生电路103和叠加电路104的具体实现结构。 

如图3所示，PTAT电流发生电路101由4个三极管、一个电阻、4个NMOS管(N型MOS管)、7个PMOS管构成。其中，2个三极管、一个电阻、两个NMOS管、4个PMOS管构成PTAT电流核心发生电路，生成正温度系数电流，剩余的2个三极管、2个NMOS管、3个PMOS管构成反馈偏置环路，反馈偏置环路用于为PTAT电流核心发生电路提供偏置电压和电流，与PTAT电流核心发生电路构成反馈环路。 

具体地说，PTAT电流核心发生电路包含的2个三极管为Q1、Q2，包含的一个电阻为R1，包含的两个NMOS管为MN3、MN4，包含的4个PMOS管为MP4～MP7，4个PMOS管构成共源共栅Cascode电流镜。其中，Q1与Q2的发射结的面积之比为1∶N；MN3和MN4构成电流镜结构，使两NMOS管的源极电位相等，实现类似运放的作用，因此在电阻R1上产生ΔV_BE压降，由于ΔV_BE与绝对温度成正比，且线性变化，所以PTAT电流核心发生电路中产生线性PTAT电流，该电流通过PMOS Cascode电流镜按一定的比例进行传输。如图3所示，Q1的基极和集电极相连并接至电路最低电位GND，Q2的基极和集电极相连并接至电路最低电位GND，Q1的发射极与 MN3的源极相连，MN3的栅极连接至MN4的栅极，MN3的漏极连接至MP5的漏极，Q2的发射极与R1的一端相连，R1的另一端与MN4的源极相连，MN4的漏极与MN4的栅极相连，MP5的源极连接至MP4的漏极，MP4与MP6的源极均连接至电源电压，MP6的漏极连接至MP7的源极。 

反馈偏置环路包含的2个三极管为Q4、Q5，包含的NMOS管为MN1、MN2，包含的PMOS管为MP1～MP3。反馈偏置环路通过自偏置的方式为电路中的PMOS Cascode电流镜提供偏置电压和电流。同时反馈偏置环路与PTAT电流核心发生电路构成反馈环路。其中，Q4的基极与集电极相连并接至电路最低电位GND，Q5的基极与集电极相连并接至电路最低电位GND，MN1的栅极接至MN4的栅极，MN1的源极与Q5的发射极相连，MN1的漏极接至MP1的栅极和漏极，MN2的栅极与MN3的漏极相连，MN2的源极与Q4发射极相连，MN2的漏极与MP3的漏端相连，MP1的栅极和漏极相连，并且MP1的栅极连接至MP5和MP7的栅极，MP1的源极与电源电压相连，MP2漏极和栅极分别与MP3的源极和漏极相连，并且MP2的栅极连接至MP4与所述MP6的栅极，MP2的源极接至电源电压，MP3的栅极与MP1的栅极相连，MN3→MN1→MP1→MP7→MN4→MN3为正反馈环路；MN3→MN1→MP1→MP2→MP6→MN4→MN3，MN3→MN2→MP2→MP6→MN4→MN3这两个环路均为负反馈环路。只要使负反馈环路增益大于正反馈环路增益，基准电路就可以稳定工作。 

如图3所示，IPTAT电流发生电路102由4个PMOS管、1个NMOS管、一个电阻构成。其中，2个PMOS管、1个NMOS管和一个电阻构成IPTAT电流发生支路，生成负温度系数电流，剩余的2个PMOS管组成负反馈镜像支路，负反馈镜像支路与IPTAT电流发生支路构成负反馈环路。 

具体地说，IPTAT电流发生支路包含的2个PMOS管为MP8、MP9，包含的1个NMOS管为MN5，包含的一个电阻为R2。PMOS管MP8、MP9 构成Cascode电流镜，将PTAT电流发生电路101中的PTAT电流镜像传输到NMOS管MN5中，若NMOS管MN5的尺寸与PTAT电流发生电路101中的NM3、NM4相同，则电阻R2上的压降为V_EB结的压降，因此在电阻R2中产生负温度系数的电流V_EB/R₂，该电流不仅具有IPTAT的特性，而且其负温度系数特性与V_EB结特性相同，具有非线性。负反馈镜像支路包含的2个PMOS管为MP10，MP11，其连接同样为Cascode电流镜结构。如图3所示，R2的一端接至电路最低电位GND，另一端接至MN5的源极和MP11的漏极，MN5的栅极与MN4的栅极相连，MN5的漏极与MP9的漏极和MP10的栅极相连，MP9的栅极与MP7的栅极相连，MP9的源极与MP8的漏极相连，MP8的栅极与MP6的栅极相连，MP8的源极和MP10的源极均接至电源电压，MP10的漏极连接至MP11的源极，MP11的栅极连接至M P9的栅极。 

该负反馈镜像支路与IPTAT电流发生支路构成负反馈环路，使得该负反馈环路具备两个作用：一是稳定NMOS管MN5漏源电压，从而使R2两端电压保持不变，同时由于MN5中的电流具有PTAT特性，因此，负反馈支路中注入R2的电流一定具有负温度系数特性，且其温度特性与V_BE具有相似性；二是由于PMOS管MP10、MP11构成cascode电流镜，流过其中的非线性IPTAT电流可以通过电流镜按比例传输。 

如图3所示，非线性PTAT电流发生电路103由一个三极管、一个电阻、3个PMOS管构成。其中，一个三极管、一个电阻、2个PMOS管构成基准电压发生支路，通过剩余的一个PMOS管生成非线性的正温度系数电流。 

具体地说，基准电压发生支路包含的一个三极管为Q3，包含的一个电阻为R3，包含的2个PMOS管为MP12，MP13，MP12，MP13构成PMOSCascode电流镜。三极管Q3连接为二极管B-C结短接呈二极管连接方式，产生一个具有负温度系数的电压V_EB，PMOS Cascode电流镜中传输从PTAT 电流核心发生电路产生的PTAT电流在电阻R3上转化为具有正温度系数的PTAT电压，因此该电压与IPTAT特性的V_EB相叠加产生较低温度系数的基准电压，Vref；非线性PTAT电流是通过PMOS管MPC产生，当MPC的栅源电压小于其阈值电压时，MPC导通，并产生一非线性PTAT电流，由于该非线性电流的能够进一步将一阶基准电流的残余非线性负温度系数进一步抵消，该非线性电流直接注入到电流叠加电路104中的叠加点×，通过电流镜镜像传输而得到超低温度系数的基准电流。如图3所示，Q3的基极与集电极相连并接至电路最低电位GND，Q3的发射极与MPC的栅极和R3的一端相连，R3的另一端与MP13的漏极和MPC的漏极相连，MP13的栅极与MP11的栅极相连，MP13的源极与MP12的漏极相连，MP12的栅极与MP8的栅极相连，MP12的源极接至电源电压。 

如图3所示，叠加电路104由4个PMOS管和1个NMOS管构成。具体地说，叠加电路104由PMOS管MP14～MP17以及NMOS管MN6构成。其中MP14与MP15为Cascode电流镜结构，该Cascode电流镜传输的是PTAT电流发生电路101中的线性PTAT电流；MP16与MP17构成的Cascode结构传输的是IPTAT电流发生电路中所产生的非线性IPTAT电流。这两种温度系数相反的电流与注入节点X的由非线性PTAT电流发生电路103产生的非线性PTAT电流共同在节点X处叠加，产生一近似零温度系数的基准电流，该电流通过NMOS电流镜镜像或按比例传输。其中，MP14与MP16的源极均接至电源电压，MP14的栅极接至MP12的栅极，MP14的漏极接至MP15的源极，MP15的栅极接至MP13的栅极，MP15的漏极接至MN6的漏极，MN6的源极接至电路最低电位GND，MN6的栅极与漏极相连并接至MP17的漏极，叠加后的电流通过MN6的栅极输出，MP17的栅极与MP15的栅极相连，MP17的源极接至MP16的漏极，MP16的栅极接至所述MN5的漏极。 

假设Q1和Q2的发射结面积之比为1∶N，PTAT电流发生电路101生 成的线性PTAT电流为： 

$I_{\mathrm{PTAT}}=\frac{m{V}_T\ln N}{R_1}---\left(1\right)$

其中V_T＝KT/q为热电压，K为波尔兹曼常数，T为绝对温度，q为电子电荷量；m为电阻比R₃/R₁。同时IPTAT电流为： 

$I_{\mathrm{IPTAT}}=\frac{V_{\mathrm{EB}}}{R_2}=\frac{V_{G0}-(V_{G0}-V_{\mathrm{EB}3})\frac{T}{T_0}-(\mathrm{\γ}-\mathrm{\α})V_T\ln \frac{T}{T_0}}{R_2}---\left(2\right)$

式中V_G0为0K下硅材料的带隙电压，典型值为1.205V，常温T₀＝300K，γ、α分别为与三极管基区空穴迁移率和集电极电流指数温度系数相关的系数。 

可见IPTAT电流具有非线性负温度系数(γ-α)V_TlnN。需要对其进行非线性温度系数补偿。 

由于PMOS管MPC的栅源电压等于一阶基准电压的PTAT电压，因此 

$I_{\mathrm{NL}\_\mathrm{PTAT}}=\frac{1}{2}{\mathrm{\β}}_{\mathrm{MPC}}{(m{V}_T\ln N+V_{\mathrm{THP}})}^2---\left(3\right)$

式中β_MPC和V_THP分别为PMOS管MPC的增益因子和阈值电压，其中β＝μC_oxW/L，V_THP＜0。将(2)式对温度求导(忽略增益因子的温度系数)可知： 

${\mathrm{TC}}_{I_{\mathrm{NL}\_\mathrm{PTAT}}}=\frac{{\∂I}_{\mathrm{NL}\_\mathrm{PTAT}}}{\∂T}\·\frac{1}{I_{\mathrm{NL}\_\mathrm{PTAT}}}$

(4) 

$=\frac{2}{m{V}_T\ln N+V_{\mathrm{THP}}}\·(\frac{m{V}_T\ln N}{T}+T{C}_{V_{\mathrm{THP}}}{V}_{\mathrm{THP}})$

上式中由于mV_TInN+V_THP＞0，且mV_TInN/T＞0，由于PMOS管阈值电压为负温度系数故TC_VTHP＜0，所以TC_VTHP·V_THP＞0。因此I_{NL_PTAT}电流温度系数TC_{INL_PTAT}＞0，，即具有正温度系数特性。 

由以上分析可知，IPTAT电流中的非线性温度系数可以通过上述非线性正温度系数电流进行补偿，只要在中高温区控制PMOS管开始导通，注入非线性PTAT电流，使I PTAT电流的高阶负温度系数得到较大的衰减，从而获的温度系数较小的电流基准源。根据本实施方式得到的电流基准源的温度特性如图4所示。 

仿真结果表明，通过非线性温度补偿后，电流基准源的温度系数降低至10ppm/℃，并且呈现较好的工艺稳定性。 

而且，由于实现电流基准源的电路结构中避免了运算放大器的使用，不单降低了电路设计的复杂性，易于控制和集成，同时有利于基准电流的精度的提升。 

值得一提的是，电路结构图中除了PMOS管MPC的衬底可以与电源电压相连接亦可以与其自身源极相连，所有NMOS管的衬底都连接至电路中最低电位GND；同时，在注入节点X处接入一电阻，还可以实现超低温度系数的基准电压。 

需要说明的是，本实施方式只是一种具体的实现方案，在实际应用中，PTAT电流发生电路101、IPTAT电流发生电路102、非线性PTAT电流发生电路103和叠加电路104还可以是其他的实现结构。比如说，各电路中所包含的三极管Q1至Q5都可以用工作组亚阈区的MOS管代替，以全MOS管实现。 

本发明第三实施方式涉及一种电流基准源生成方法。图5是该电流基准源生成方法的流程图。 

在步骤510中，生成线性的正温度系数电流。具体地说，可利用两个三极管的基极-发射极电压差或共工作在亚阈区MOS管的栅源电压差，生成线性的正温度系数电流。 

在步骤520中，生成非线性的负温度系数电流。具体地说，可利用三极 管的基极-发射极电压或工作在亚阈区MOS管栅源电压，生成非线性的负温度系数电流。 

在步骤530中，生成非线性的正温度系数电流。具体地说，可利用一个PMOS管生成非线性的正温度系数电流。 

步骤510、520和530相互独立执行，彼此之间并无明确的先后关系。 

在生成线性的正温度系数电流、非线性的负温度系数电流和非线性的正温度系数电流后，进入步骤540。 

在步骤540中，将生成的线性的正温度系数电流、非线性的负温度系数电流、非线性的正温度系数电流进行叠加，并将叠加后的电流作为电流基准源。 

不难发现，本实施方式是与第一实施方式相对应的方法实施方式，本实施方式可与第一实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。 

本实施方式均可以以软件、硬件、固件等方式实现。不管本发明是以软件、硬件、还是固件方式实现，指令代码都可以存储在任何类型的计算机可访问的存储器中(例如永久的或者可修改的，易失性的或者非易失性的，固态的或者非固态的，固定的或者可更换的介质等等)。同样，存储器可以例如是可编程阵列逻辑(Programmable Array Logic，简称“PAL”)、随机存取存储器(Random Access Memory，简称“RAM”)、可编程只读存储器(Programmable Read Only Memory，简称“PROM”)、只读存储器(Read-Only Memory，简称“ROM”)、电可擦除可编程只读存储器(Electrically Erasable Programmable ROM，简称“EEPROM”)、磁盘、光盘、数字通用光盘(Digital Versatile Disc，简称“DVD”)等等。 

在本发明的实施方式中，由于利用了线性正温度系数电流对非线性负温 度系数电流中的线性分量进行有效抵消，利用了非线性正温度系数电流对残余负温度系数进行补偿。因此，得到的电流对温度变化的敏感性进一步降低，可以实现近似零温度系数的电流基准源。而且，控制结构简单，补偿支路稳定性较好，且对基准电流初始精度影响较小。仿真结果表明，通过非线性温度补偿后，电流基准源的温度系数降低至10ppm/℃，并且呈现较好的工艺稳定性。 

另外，实现电流基准源的电路结构中避免了运算放大器的使用，不单降低了电路设计的复杂性，同时有利于基准电流的精度的提升。而且，用于非线性补偿的非线性PTAT电流发生电路的结构简单，易于控制和集成。 

另外，PTAT电流发生电路中的反馈偏置环路可提供稳定的直流工作点，因此可以保证电路的稳定工作。 

虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。 

Claims (7)

1.一种电流基准源电路，其特征在于，包含：

PTAT电流发生电路，用于生成线性的正温度系数电流；所述PTAT电流发生电路包含PTAT电流核心发生电路和反馈偏置环路；

IPTAT电流发生电路，用于生成非线性的负温度系数电流；

非线性PTAT电流发生电路，用于生成非线性的正温度系数电流；

叠加电路，用于将所述PTAT电流发生电路、所述IPTAT电流发生电路和所述非线性PTAT电流发生电路分别生成的电流进行叠加，将叠加后的输出电流作为电流基准源；

所述PTAT电流核心发生电路由2个三极管Q1、Q2、1个电阻R1、2个NMOS管MN3、MN4、4个PMOS管MP4、MP5、MP6、MP7构成，Q1与Q2的发射结的面积之比为1∶N；两个NMOS管构成电流镜结构；4个PMOS管构成共源共栅电流镜；

其中，Q1的基极和集电极相连并接至电路最低电位GND，Q2的基极和集电极相连并接至电路最低电位GND，Q1的发射极与MN3的源极相连，MN3的栅极连接至MN4的栅极，MN3的漏极连接至MP5的漏极，Q2的发射极与R1的一端相连，R1的另一端与MN4的源极相连，MN4的漏极与MN4的栅极相连，MP5的源极连接至MP4的漏极，MP4与MP6的源极均连接至电源电压，MP6的漏极连接至MP7的源极；

所述反馈偏置环路由2个三极管Q4、Q5、2个NMOS管MN1、MN2、3个PMOS管MP1、MP2、MP3构成；

其中，Q4的基极与集电极相连并接至电路最低电位GND，Q5的基极与集电极相连并接至电路最低电位GND，MN1的栅极接至所述MN4的栅极，MN1的源极与Q5的发射极相连，MN1的漏极接至MP1的栅极和漏极，MN2的栅极与所述MN3的漏极相连，MN2的源极与Q4发射极相连，MN2的漏极与MP3的漏端相连，MP1的栅极和漏极相连，并且MP1的栅极连接至所述MP5和所述MP7的栅极，MP1的源极与电源电压相连，MP2漏极和栅极分别与MP3的源极和漏极相连，并且MP2的栅极连接至所述MP4与所述MP6的栅极，MP2的源极接至电源电压，MP3的栅极与MP1的栅极相连。

2.根据权利要求1所述的电流基准源电路，其特征在于，所述IPTAT电流发生电路包含IPTAT电流发生支路和负反馈镜像支路；

其中，所述IPTAT电流发生支路用于利用三极管的基极-发射极电压通过电阻，生成所述非线性的负温度系数电流；所述负反馈镜像支路与所述IPTAT电流发生支路构成负反馈环路。

3.根据权利要求2所述的电流基准源电路，其特征在于，所述IPTAT电流发生支路由2个PMOS管MP8、MP9、1个NMOS管MN5和1个电阻R2构成；所述负反馈镜像支路由2个PMOS管MP10，MP11组成；

在所述IPTAT电流发生支路中，2个PMOS管构成共源共栅电流镜结构，用于将所述PTAT电流发生电路生成的线性的正温度系数电流，传输到所述IPTAT电流发生支路中的NMOS管；

其中，R2的一端接至电路最低电位GND，另一端接至MN5的源极和MP11的漏极，MN5的栅极与所述MN4的栅极相连，MN5的漏极与MP9的漏极和MP10的栅极相连，MP9的栅极与所述MP7的栅极相连，MP9的源极与MP8的漏极相连，MP8的栅极与所述MP6的栅极相连，MP8的源极和MP10的源极均接至电源电压，MP10的漏极连接至MP11的源极，MP11的栅极连接至MP9的栅极。

4.根据权利要求3所述的电流基准源电路，其特征在于，所述非线性PTAT电流发生电路包含基准电压发生支路和用于生成所述非线性的正温度系数电流的PMOS管。

5.根据权利要求4所述的电流基准源电路，其特征在于，所述基准电压发生支路中包含1个连接为二极管B-C结短接呈二极管连接方式的三极管、构成共源共栅电流镜结构的2个PMOS管；所述基准电压发生支路中的2个PMOS管用于传输所述PTAT电流发生电路生成的线性的正温度系数电流。

6.根据权利要求5所述的电流基准源电路，其特征在于，所述基准电压发生支路由1个三极管Q3、1个电阻R3、2个PMOS管MP12，MP13构成；所述非线性的正温度系数电流通过PMOS管MPC生成；

其中，Q3的基极与集电极相连并接至电路最低电位GND，Q3的发射极与MPC的栅极和R3的一端相连，R3的另一端与MP13的漏极和MPC的漏极相连，MP13的栅极与所述MP11的栅极相连，MP13的源极与MP12的漏极相连，MP12的栅极与所述MP8的栅极相连，MP12的源极接至电源电压。

7.根据权利要求1至6中任一项所述的电流基准源电路，其特征在于，所述叠加电路由4个PMOS管MP14、MP15、MP16、MP17和1个NMOS管MN6构成；MP14与MP15构成共源共栅电流镜结构，用于传输所述PTAT电流发生电路生成的线性的正温度系数电流；MP16与MP17用于传输所述IPTAT电流发生电路生成的非线性的负温度系数电流；

所述传输的正温度系数电流、所述传输的负温度系数电流与注入节点处的非线性PTAT电流发生电路生成的非线性的正温度系数电流，在所述注入节点处叠加，叠加后的电流通过NMOS管MN6输出；

其中，MP14与MP16的源极均接至电源电压，MP14的栅极接至所述MP12的栅极，MP14的漏极接至MP15的源极，MP15的栅极接至MP13的栅极，MP15的漏极接至MN6的漏极，MN6的源极接至电路最低电位GND，MN6的栅极与漏极相连并接至MP17的漏极，所述叠加后的电流通过MN6的栅极输出，MP17的栅极与MP15的栅极相连，MP17的源极接至MP16的漏极，MP16的栅极接至所述MN5的漏极。

Images