CN102119487B - 基准频率生成电路、半导体集成电路和电子设备 - Google Patents

Abstract

本发明提供一种基准频率生成电路、半导体集成电路和电子设备。振荡电路(11)对基准时钟(CKa、CKb)的信号电平的迁移进行响应，互补地增减振荡信号(OSCa、OSCb)的信号电平。振荡控制电路(12)对振荡信号(OSCa、OSCb)的信号电平与比较电压(VR)进行比较，基于比较结果使基准时钟(CKa、CKb)的信号电平迁移。参考控制电路(14)增减比较电压(VR)，使得分别与振荡信号(OSCa、OSCb)的电力成比例的中间信号(Sp)的信号电平和基准电压(Vref)之间的差减小。

Description

基准频率生成电路、半导体集成电路和电子设备

技术领域

本发明涉及生成基准时钟的基准频率生成电路，具体而言涉及基准频率生成电路中的振荡控制。

背景技术

以往，PLL或DLL这种时钟生成电路基于基准频率生成具有希望的频率的时钟。作为生成该基准频率的电路的例子，已知包括电阻和电容的RC振荡器、包括电流源和电容的IC振荡器。这种振荡器(基准频率生成电路)可以大致分为专利文献1和专利文献2等公开的单端型、专利文献3和专利文献4等公开的差动型。

图24A表示专利文献1公开的现有单端型基准频率生成电路的结构。在该电路中，振荡电路81通过对电容C进行充电/放电输出振荡信号OSC。振荡控制电路82为了控制振荡电路81的充放电动作，输出基准时钟CK。

如图24B所示，当振荡信号OSC的信号电平达到规定电压VH时，基准时钟CK从低电平迁移至高电平。由此，电容C被放电从而振荡信号OSC的信号电平减少。经过规定时间之后，基准时钟CK从高电平迁移至低电平。由此，电容C被充电从而振荡信号OSC的信号电平增加。这样一来，生成与振荡电路81的时间常数对应的频率的基准时钟CK。

图25A表示专利文献3公开的现有差动型基准频率生成电路的结构。在该电路中，振荡电路91分别对电容C1、C2进行充电/放电，由此输出振荡信号OSC1、OSC2。振荡控制电路92为了控制振荡电路91的充放电动作，输出基准时钟CK1、CK2。

如图25B所示，当振荡信号OSC1的信号电平达到变换器901的阈值电压VT1时，基准时钟CK1从低电平迁移至高电平，基准时钟CK2从高电平迁移至低电平。由此，电容C1被放电从而振荡信号OSC1的信号电平减少，同时电容C2被充电从而振荡信号OSC2的信号电平增加。接下来，当振荡信号OSC2的信号电平达到变换器902的阈值电压VT2时，基准时钟CK1从高电平迁移至低电平，基准时钟CK2从低电平迁移至高电平。由此，电容C1被充电从而振荡信号OSC1的信号电平增加，同时电容C2被放电从而振荡信号OSC2的信号电平减少。这样一来，生成与振荡电路91的时间常数对应的频率的基准时钟CK1、CK2。

专利文献1：JP特开平9-107273号公报

专利文献2：JP特开平9-312552号公报

专利文献3：JP特开平6-77781号公报

专利文献4：JP特开平10-70440号公报

但是，在现有的差动型基准频率生成电路中，由于构成振荡控制电路92的各要素具有延迟时间，因此振荡信号OSC1(或者OSC2)的信号电平达到规定电压之后，经过振荡控制电路92的响应时间Δt后基准时钟CK1、CK2的信号电平才迁移。因此，基准时钟CK1、CK2的频率不仅因过渡时间Tic(振荡信号的信号电平达到规定电压为止的时间)，还因为延迟时间(响应时间Δt)而变动。

此外，在现有的单端型基准频率生成电路中，为了在电容C充电完成之后，使基准时钟CK的信号电平复原重新开始电容C的充电，需要设定复位时间ΔT。因此，基准时钟CK的频率不仅因为过渡时间Tic，还因为延迟时间(响应时间Δt和复位时间ΔT)而变动。

这种延迟时间不是恒定时间，会因周边环境的变动(例如，温度变化或电源电压变动等)而变化。因此，难以使基准时钟的频率稳定。此外，越是提高基准时钟的频率，延迟时间相对于过渡时间的比例越高，基准时钟的频率波动越显著。为了减轻这种延迟时间带来的影响，必需增加振荡控制电路的电力供给量从而缩短振荡控制电路的响应时间，因此，伴随着基准时钟频率的高速化，基准频率生成电路的消耗电力增大。

发明内容

因此，本发明的目的在于在基准频率生成电路中抑制因延迟时间的变动引起的基准时钟的频率变动。

根据本发明的一个方面，基准频率生成电路生成基准时钟，其包括：振荡电路，对所述基准时钟的信号电平的迁移进行响应，交替进行增加第1振荡信号的信号电平并且减少第2振荡信号的信号电平的动作、增加所述第2振荡信号的信号电平并且减少所述第1振荡信号的信号电平的动作；振动控制电路，当检测到所述第1振荡信号的信号电平达到比较电压时，使所述基准时钟的信号电平迁移至第1逻辑电平，当检测到所述第2振荡信号的信号电平达到所述比较电压时，使所述基准时钟的信号电平迁移至第2逻辑电平；和参考控制电路，增减所述比较电压，使得与所述第1以及第2振荡信号各自的电力成比例的中间信号的信号电平和基准电压之间的差变小。

在上述基准频率生成电路中，通过实施反馈控制，使得第1和第2振荡信号各自的电力恒定，能够抑制因延迟时间的变动引起的基准时钟的频率变动。由此，能够抑制消耗电力的增大，同时能够实现基准时钟的频率高速化。再有，通过实施反馈控制，比环形频带低的频带的噪声分量被衰减，因此，能够抑制基准频率生成电路内的低频噪声。由此，能够提高基准频率生成电路的谐振特性(Q值)，能够减少基准时钟的频率偏差。

根据本发明的另一个方向，基准频率生成电路生成基准时钟，其包括：振荡电路，对所述基准时钟的信号电平的迁移进行响应，交替进行增加振荡信号的信号电平的动作、和减少所述振荡信号的信号电平的动作；振动控制电路，当检测到所述振荡信号的信号电平达到比较电压时，使所述基准时钟的信号电平迁移至第1逻辑电平，经过规定时间之后使所述基准时钟的信号电平迁移至第2逻辑电平；和参考控制电路，增减所述比较电压，使得与所述振荡信号的电力成比例的中间信号的信号电平和基准电压之间的差变小。

在上述基准频率生成电路中，通过实施反馈控制，使得振荡信号的信号电平恒定，由此能够控制因延迟时间的变动引起的基准时钟的频率变动。由此，与现有的单端型基准频率生成电路相比，能够抑制消耗电力的增大，同时能够实现基准时钟的频率高速化。此外，能够减少基准时钟的频率偏差。

如以上所述，本发明能够抑制因延迟时间的变动引起的基准时钟的频率变动。

附图说明

图1是表示基于实施方式1的基准频率生成电路的结构例的图。

图2是用于对图1所示的基准频率生成电路的振荡动作进行说明的时序图。

图3是用于对图1所示的基准频率生成电路的反馈控制进行说明的时序图。

图4A、图4B是用于对图1所示的参考控制电路的变形例进行说明的图。

图5是表示基于实施方式2的基准频率生成电路的结构例的图。

图6是用于对图5所示的基准频率生成电路的振荡动作进行说明的时序图。

图7A、图7B、图7C是表示图5所示的基准频率生成电路中的振荡信号的波形和振荡信号的累积平均电力的波形曲线。

图8是图5所示的振荡电路和参考控制电路的简易模型图。

图9是表示基于图8所示的简易模型的灵敏度解析结果的曲线。

图10是表示基于实施方式3的基准频率生成电路的结构例的图。

图11是用于对图10所示的基准频率生成电路的动作进行说明的时序图。

图12A、图12B是用于对图10所示的参考控制电路的变形例进行说明的图。

图13是表示基于实施方式4的基准频率生成电路的结构例的图。

图14是用于对图13所示的基准频率生成电路的动作进行说明的时序图。

图15A、图15B是用于对初始化电路进行说明的图。

图16是用于对RC滤波器的变形例进行说明的图。

图17A是没有应用斩波技术时的比较电压的波形图。图17B是应用了斩波技术时的比较电压的波形图。

图18是用于对斩波技术带来的效果进行说明的曲线。

图19A、图19B、图19C是用于对基准电压生成电路的变形例进行说明的图。

图20是表示具备图1所示的基准频率生成电路的半导体集成电路的结构例的图。

图21是表示具备图20所示的半导体集成电路的电子设备的结构例的图。

图22是用于对振荡电路的变形例进行说明的图。

图23是用于对图1所示的基准频率生成电路的变形例进行说明的图。

图24A是现有的单端型基准频率生成电路的结构图。图24B是表示图24A所示的基准频率生成电路的动作的时序图。

图25A是现有的差动型基准频率生成电路的结构图。图25B是表示图25A所示的基准频率生成电路的动作的时序图。

图中：

1、2、3、4     基准频率生成电路

11、21、41      振荡电路

12、42     振荡控制电路

13、23      基准电压生成电路

14、34、44     参考控制电路

104a、104b      开关

105、105a、105b、105c、105d     RC滤波器

301a、301b      电阻

500     初始化电路

601     差动放大电路

602      分频电路

603、604      开关

具体实施方式

以下，参照附图对本发明的实施方式进行详细说明。此外，对图中相同或相当的部分附于相同的符号，并不重复进行说明。

(实施方式1)

图1是表示基于本发明的实施方式1的基准频率生成电路1的结构例。该电路1生成基准时钟CKa、CKb，其具备：振荡电路11、振荡控制电路12、基准电压生成电路13、参考(reference)控制电路14。基准时钟CKa、CKb各自具有与振荡电路11的时间常数相对应的频率，各自的信号电平以彼此互补的方式变动。

[振荡电路以及振荡控制电路]

振荡电路11对基准时钟CKa、CKb的信号电平的迁移进行响应，互补地增减振荡信号OSCa、OSCb的信号电平。振荡电路11包括：电容Ca、Cb用于分别生成振荡信号OSCa、OSCb；恒电流源CS101a、CS101b，用于提供恒电流；和开关SW1a、SW2a、SW1b、SW2b(连接切换部)，用于切换电容Ca、Cb的切换状态。当振荡控制电路12检测到振荡信号OSCa的信号电平(或者，振荡信号OSCb的信号电平)变得比比较电压VR高时，使基准时钟CKa、CKb的信号电平迁移。振荡控制电路12包括：比较器CMPa，对比较电压VR和振荡信号OSCa的信号电平进行比较；比较器CMPb，对比较电压VR和振荡信号OSCb的信号电平进行比较；和RS锁存电路102，接受比较器CMPa、CMPb的输出信号OUTa、OUTb从而输出基准时钟CKa、CKb。

[振荡动作]

在此，参照图2对图1所示的振荡电路11和振荡控制电路12进行的振荡动作进行说明。

当振荡信号OSCa的信号电平变得比比较电压VR高时，比较器CMPa使输出信号OUTa从高电平迁移至低电平。RS锁存电路102对输出信号OUTa的迁移进行响应，使基准时钟CKa迁移至高电平并且使基准时钟CKb迁移至低电平。在振荡电路11中，对基准时钟CKa、CKb的迁移进行响应，开关SW1a、SW2b变为截止状态并且开关SW1b、SW2a变为导通状态，电容Ca被放电，电容Cb被充电。这样，振荡电路11使振荡信号OSCa的信号电平减少，并且以IC时间常数(由恒电流源CS101b的电流值和电容Cb的电容值决定的时间常数)使振荡信号OSCb的信号电平增加。

另一方面，当振荡信号OSCb的信号电平变得比比较电压VR高时，比较器CMPb使输出信号OUTb从高电平迁移至低电平。RS锁存电路102使基准时钟CKa迁移至低电平并且使基准时钟CKb迁移至高电平。在振荡电路11中，对基准时钟CKa、CKb的迁移进行响应，从而开关SW1a、SW2b变为导通状态并且开关SW1b、SW2a变为截止状态，电容Ca被充电，电容Cb被放电。这样，振荡电路11以IC时间常数(由恒电流源CS101a的电流值和电容Ca的电容值决定的时间常数)使振荡信号OSCa的信号电平增加，并且使振荡信号OSCb的信号电平减少。

[基准电压生成电路]

返回图1，基准电压生成电路13生成相对于接地电压GND具有规定电位差的恒电压来作为基准电压Vref。基准电压生成电路13包括：带隙参考电路(BGR)103、恒电压电路(pMOS晶体管T103、电阻R102、R103、差动放大电路A103)。

[参考控制电路]

参考控制电路14对比较电压RV进行增减，使得与振荡信号OSCa、OSCb各自的电力成比例的中间信号Sp的信号电平(在此，振荡信号OSCa、OSCb的各时间常数波形的累积平均电力)与基准电压Vref之间的差变小。参考控制电路14包括：开关104a、104b(开关电路)和RC滤波器105。

基准时钟CKb的信号电平为高电平时，开关104a处于导通状态，使振荡信号OSCa通过。另一方面，由于基准时钟CKa的信号电平为低电平，因此开关104b处于截止状态，截断振荡信号OSCb。此外，基准时钟CKb的信号电平为低电平时，开关104a处于截止状态，截断振荡信号OSCa。另一方面，由于基准时钟CKa的信号电平为高电平，因此开关104b处于导通状态，使振荡信号OSCb通过。这样，对基准时钟CKa、CKb的信号电平的迁移进行响应交替使振荡信号OSCa、OSCb通过，由此基准时钟CKa、CKb各自的时间常数波形分量(以振荡电路11的时间常数增加的波形分量)提供给RC滤波器105。

RC滤波器105具有：从通过开关104a、104b的振荡信号OSCa、OSCb提取与其振荡信号的电力成比例的中间信号Sp的功能(信号提取功能)、输出与中间信号Sp的信号电平和基准电压Vref之间的差相对应的比较电压VR的功能(差分输出功能)。例如，RC滤波器105包括：电阻R105、电容C105、差动放大电路A105。也就是说，RC滤波器105由具有信号提取功能和差分输出功能的积分电路构成。

[反馈控制]

接下来，参照图3对由图1所示的参考控制电路14进行的反馈控制进行说明。

当振荡控制电路12的响应时间Δt(从振荡信号OSCa、OSCb的信号电平达到比较电压VR起，直到基准时钟CKa、CKb的信号电平迁移为止的延迟时间)变短时，基准时钟CKa、CKb的周期变短。此外，由于振荡信号OSCa、OSCb的信号电平的增加期间(也就是，电容Ca、Cb的充电期间)也变短，因此振荡信号的OSCa、OSCb的最大振幅减少。其结果，中间信号Sp的信号电平变得比基准电压VR低，参考控制电路14使比较电压VR增加。由此，过渡时间Tic(从基准时钟CKa、CKb的信号电平迁移起，直至振荡信号OSCa、OSCb的信号电平达到比较电压VR为止的时间)变长，从而基准时钟CKa、CKb的周期变长。此外，振荡信号OSCa、OSCb的信号电平的增加期间也变长，从而振荡信号OSCa、OSCb的最大振幅增加，中间信号Sp的信号电平与基准电压VR之间的差变小。

相反，当振荡控制电路12的响应时间Δt变长时，基准时钟CKa、CKb的周期变长。此外，振荡信号OSCa、OSCb的信号电平的增加期间也变长，其结果中间信号Sp的信号电平变得比基准电压VR高，因此参考控制电路14减少比较电压VR。由此，过渡时间Tic变短，从而基准时钟CKa、CKb的周期变短。

如以上所述，通过实施反馈控制，使得振荡信号OSCa、OSCb各自的合计电力为恒定，能够抑制因延迟时间的变动引起的基准时钟CKa、CKb的周期变动。由此，能抑制消耗电力(特别是比较器CMPa、CMPb的消耗电力)的增大，同时能够实现基准时钟CKa、CKb的频率的高速化。

再有，由于比反馈控制的环形频带低的频带的噪声分量被衰减，因此能够降低基准频率生成电路内的低频噪声(例如，比较电压VR的低频噪声、比较器CMPa、CMPb的输出噪声等)。由此，能够提高基准频率生成电路的振荡特性(Q值)，能够减少基准时钟CKa、CKb的频率偏差。

此外，基准电压生成电路13将接地电压GND作为基准生成基准电压Vref，因此即便电源电压VDD有变动基准电压Vref也没有变动。所以，比较电压VR的不希望的波动得到抑制，其结果可使过渡时间Tic的长度稳定。由此，能够抑制因电源电压VDD的变动引起的基准时钟CKa、CKb的频率变动。

(参考控制电路的变形例)

如图4A、图4B所示，参考控制电路14可以代替RC滤波器105而包括RC滤波器105a、105b。如图4A所示的RC滤波器105a包括：低通滤波器LPF，具有信号提取功能；差动放大电路A105，具有差分输出功能；和电容C111，对来自差动放大电路A105的比较电压VR进行平滑。图4B所示的RC滤波器105b中，代替图4A所示的低通滤波器LPF，包括分别与开关104a、104b对应的低通滤波器LPFa、LPFb。在该RC滤波器105b中，分别从振荡信号OSCa、OSCb提取出中间信号之后，对这些中间信号进行合成然后作为中间信号Sp提供给差动放大电路A105。这样，参考控制电路14既可以包括图1这种功能一体型的RC滤波器105，也可以包括图4A、图4B这种功能分离型的RC滤波器105a、105b。此外，参考控制电路14还可以包括其他电路(例如，使通过开关之后的振荡信号的电力衰减的衰减器)。

(实施方式2)

图5是表示基于本发明的实施方式2的基准频率生成电路2的结构例。该电路2中，代替图1所示的振荡电路11、基准电压生成电路13，具备振荡电路21、基准电压生成电路23。其他结构与图1相同。

[振荡电路]

振荡电路21中，代替图1所示的恒电流源CS101a、CS101b，包括电阻R201a、R201b。如图6所示，在过渡期间Trc中，振荡信号OSCa以RC时间常数(由电阻R201a的电阻值和电容Ca的电容值决定的时间常数)增加，振荡信号OSCb以RC时间常数(由电阻R201b的电阻值和电容Cb的电容值决定的时间常数)增加。这样，通过将恒电流源CS101a、CS101b置换为电阻R201a、电阻R201b，能够除去恒电流源中发生的1/f噪声(与频率成反比例的噪声分量)，因此，与图1所示的基准频率生成电路1相比能够提高基准时钟CKa、CKb的频率稳定性。再有，与恒电流源CS101a、CS101b相比，由于电阻R201a、R201b的经年劣化较少，因此能够长时间高精度生成基准时钟CKa、CKb。

[基准电压生成电路]

基准电压生成电路23包括电阻R202、R203。电阻R202、R203在电源电压VDD和接地电压GND的电压间进行电阻分割，从而生成基准电压Vref。

在此，对电源电压VDD、振荡信号OSCa、以及振荡信号OSCa的累积平均电力(也就是，中间信号Sp)的关系进行说明。图7A、图7B、图7C分别表示电源电压VDD为0.9V、1.0V、1.1V时的振荡信号OSCa的时间常数波形(图中的细线)和振荡信号OSCa的累积平均电力的波形(图中的粗线)。如图7A、图7B、图7C所示，随着电源电压VDD的增加振荡信号OSCa的信号电平的增加速度上升。因此，随着电源电压VDD的增加，基准电压Vref没有变动的情况下，因为比较电压VR也没有变动，因此过渡时间Trc变动从而基准时钟CKa、CKb的频率会发生变动。另一方面，即便电源电压VDD变动，累积平均电力相对于电源电压VDD的比例达到规定比例之前的时间恒定。例如，直至累积平均电力达到电源电压VDD1/2之前的时间，总为2.5μs。也就是说，如果控制比较电压VR使得中间信号Sp相对于电源电压VDD的比例恒定，那么就能够使过渡时间Trc的长度恒定。

基准电压生成电路23生成基准电压Vref，使得基准电压Vref相对于电源电压VDD的比例恒定。由此，参考控制电路14能够控制比较电压VR使得中间信号Sp相对于电源电压VDD的比例为恒定，其结果可抑制因电源电压VDD的变动引起的基准时钟的频率变动。

[基于简易模型的解析]

接下来，对基准电压Vref相对于电源电压VDD的比例与过渡时间Trc之间关系进行说明。图8是表示电容Ca的充电期间的振荡电路21和参考控制电路14的简易模型。在该简易模型中，“C”对应电容Ca，“R₁”对应电阻R201a，“R₂”对应电阻R105，“V_dd”对应电源VDD，“V_ref”对应基准电源Vref，“V_x”对应振荡信号OSCa的信号电平。

在此，当将过渡时间Trc设为“τ”时，在过渡时间Trc中对电容Ca进行充电的电荷量可由(式1)表示，振荡信号OSCa的累积平均电力(也就是中间信号Sp)可由(式2)表示。

$C{V}_X\left(\mathrm{\τ}\right)={\∫}_0^{\mathrm{\τ}}\frac{V_{\mathrm{dd}}-V_X\left(t\right)}{R_1}\mathrm{dt}+{\∫}_0^{\mathrm{\τ}}\frac{V_{\mathrm{ref}}-V_X\left(t\right)}{R_2}\mathrm{dt}$ …(式1)

${\∫}_0^{\mathrm{\τ}}{V}_X\left(t\right)\mathrm{dt}=V_{\mathrm{ref}}\mathrm{\τ}$ …(式2)

当设1/(CR₁)＝ω₁、1/(CR₂)＝ω₂时，从(式1)得到(式3)。

${\∫}_0^{\mathrm{\τ}}{V}_X\left(t\right)\mathrm{dt}=\frac{1}{{\mathrm{\ω}}_1+{\mathrm{\ω}}_2}({\mathrm{\ω}}_1{V}_{\mathrm{dd}}+{\mathrm{\ω}}_2{V}_{\mathrm{ref}})\mathrm{\τ}-\frac{1}{{\mathrm{\ω}}_1+{\mathrm{\ω}}_2}{V}_X\left(\mathrm{\τ}\right)$ …(式3)

将(式2)代入(式3)，得到(式4)。

V_X(τ)＝ω₁(V_dd-V_ref)τ…(式4)

此外，V_x(τ)由(式5)表示。

$V_X\left(\mathrm{\τ}\right)=(V_{\mathrm{ref}}+(V_{\mathrm{dd}}-V_{\mathrm{ref}})\frac{R_2}{R_1+R_2})(1-\exp (-({\mathrm{\ω}}_1+{\mathrm{\ω}}_2)\mathrm{\τ}))$ …(式5)

设V_ref/V_dd＝A，并将(式4)代入(式5)，得到(式6)。

${\mathrm{\ω}}_1(1-A)\mathrm{\τ}=\frac{R_{1}A+R_2}{R_2+R_2}(1-\exp (-({\mathrm{\ω}}_1+{\mathrm{\ω}}_2)\mathrm{\τ}))$ …(式6)

当设定R₁比R₂足够小时，由(式6)得到(式7)。

ω₁(1-A)τ＝1-eXp(-ω₁τ)…(式7)

由(式7)可知，过渡时间Trc由时间常数ω₁(振荡电路21的时间常数)、和比例A(基准电压V_ref相对于电源电压VDD的比例)决定。也就是说，使基准电压Vref相对于电源电压VDD的比例保持为恒定，则能够将过渡时间Trc设定为与时间常数ω₁相对应的长度。

[基于简易模型的灵敏度解析]

接下来，参照图9对基准频率生成电路2的灵敏度解析进行说明。在此，设C＝0.2pF、R₁＝75kΩ、R₂＝100kΩ、Vdd＝1.0，基于(式6)进行灵敏度解析。图中，振荡频率f相当于“1/2τ”，比例A相当于基准电压Vref相对于电源电压VDD的比例，频率变动量Δf/ΔVref相当于在各比例A中使基准电压Vref在±1mV的范围变动时的振荡频率f的变动量。由该解析结果可知，比例A越小，则振荡频率f越大。此外，可知在A＝0.5附近频率变动量Δf/ΔVref较小。这样，优选将基准电压Vref相对于电源电压VDD的比例设定在“0.5”的附近。

如以上所述，由基准电压生成电路23使基准电压Vref相对于电源电压VDD的比例恒定，由此能够将过渡时间Trc的长度保持恒定，因此能够抑制因电源电压VDD的变动引起的基准时钟CKa、CKb的频率变动。

此外，图5所示的基准频率生成电路2中，可以代替RC型振荡电路21具备图1所示的IC型振荡电路11。此外，基准频率生成电路2中可以代替基准电压生成电路23具备图1所示的基准电压生成电路13。也就是说，既可以组合使用基准电压生成电路23和IC型振荡电路11，也可以组合使用基准电压生成电路13和RC型振荡电路21。

(实施方式3)

图10是表示基于本发明的实施方式3的基准频率生成电路3的结构例。该电路3中，代替图5所示的参考控制电路14，具备参考控制电路34。其他结构与图5相同。参考控制电路34中，代替图5所示的开关104a、104b包括电阻301a、301b。电阻301a、301b各自的一端与RC滤波器105连接，对电阻301a的另一端提供振荡信号OSCa，对电阻301b的另一端提供振荡信号OSCb。

如图11所示，对分别通过电阻301a、301b的振荡信号OSCa、OSCb进行合成从而生成合成信号Sc。也就是说，合成信号Sc是由电阻301a、301b对振荡信号OSCa、OSCb进行电阻分割而生成的。RC滤波器105从合成信号Sc提取与合成信号Sc的电力成比例的中间信号Sp，并且输出与中间信号Sp的信号电平(在此为合成信号Sc的累积平均电力)和基准电压Vref之间的差相对应的比较电压VR。

在图5所示的参考控制电路14中，随着电源电压VDD变低，开关104a、104b的控制信号(基准时钟CKa、CKb)的振幅变小，因此，开关104a、104b的导通电阻畸变显著。由此，在图5所示的基准频率生成电路2中的结构中，难以实现低电压化(降低电源电压)。另一方面，在图10所示的基准频率生成电路3中，由于开关104a、104b置换为电阻301a、301b，因此不发生导通电阻畸变。因此，与图5所示的基准频率生成电路2相比，能够实现低电压化。

此外，基准频率生成电路3中，既可以代替RC型振荡电路21而具备图1所示的IC型振荡电路11，也可以代替基准电压生成电路23而具备图1所示的基准电压生成电路13。也就是说，既可以组合使用参考控制电路34和IC型振荡电路11，也可以组合使用参考控制电路34和基准电压生成电路13。

(参考控制电路的变形例)

在图10所示的参考控制电路34中，RC滤波器105中可以不包括电阻R105。此外，如图12A、图12B所示，参考控制电路34可以代替RC判别器105，包括RC滤波器105c、105d。图12A所示的RC滤波器105c包括具有信号提取功能的电容C301、差动放大电路A105、电容C111。图12B所示的RC滤波器105d中，代替图12A所示的电容C301，包括分别与电阻301a、301b对应的电容C301a、C301b。此外，参考控制电路34还包括其他电路(例如使通过电阻301a、301b的振荡信号OSCa、OSCb的电力衰减的衰减器)。

(实施方式4)

图13是表示基于本发明的实施方式4的基准频率生成电路4的结构例。该电路4具备：振荡电路41、振荡控制电路42、参考控制电路44和图1所示的基准电压生成电路13。基准时钟CK具有与振荡电路41的时间常数相对应的频率。

[振荡电路以及振荡控制电路]

振荡电路41对基准时钟CK的信号电平的迁移进行响应，增减振荡信号OSCa的信号电平。振荡电路41包括：电容Ca、恒电流源CS101a、开关SW1a、SW2a。当振荡控制电路42检测到振荡信号OSCa的信号电平比比较电压VR高时，使基准时钟CK从低电平迁移至高电平，经过规定时间之后使基准时钟CK从高电平迁移至低电平。振荡控制电路42包括比较器CMPa和延迟电路401。

[振荡动作]

在此，参照图14对图13所示的振荡电路41和振荡控制电路42进行的振荡动作进行说明。当振荡信号OSCa的信号电平变得比比较电压VR高时，比较器CKPa使输出信号OUTa从低电平迁移至高电平。延迟电路401使输出信号OUTa延迟从而作为基准时钟信号CK输出。在振荡电路41中，对基准时钟CK的迁移进行响应电容Ca被放电。这样一来，振荡电路41使振荡信号OSCa的信号电平减少。经过复位时间ΔT(延迟电路401的延迟时间)之后，基准时钟CK的信号电平从高电平迁移至低电平。在振荡电路41中，对基准时钟CK的迁移进行响应从而电容Ca被充电。这样一来，振荡电路41以IC时间常数(由恒电流源CS101a的电流量和电容Ca的电容量决定的时间常数)增加振荡信号OSCa的信号电平。

[参考控制电路]

返回图13，参考控制电路44增减比较电压VR，使得与振荡信号OSCa的电力成比例的中间信号Sp的信号电平(在此为振荡信号OSCa的累积平均电力)和基准电压Vref之间的差变小。参考控制电路44具有与图1所示的RC滤波器105相同的结构。

当振荡控制电路42的响应时间Δt变短时，基准时钟CK的周期变短。此外，由于振荡信号OSCa的信号电平的增加期间也变短，因此振荡信号OSCa的最大振幅减少。其结果，中间信号Sp的信号电平变得比基准电压VR低，参考控制电路44使比较电压VR增加。由此，过渡时间Tic变长，从而基准时钟CK的周期变长。此外，由于振荡信号OSCa的信号电平的增加期间也变长，从而振荡信号OSCa的最大振幅增加，因此中间信号Sp的信号电平与基准电压VR之间的差变小。

相反，当振荡控制电路42的响应时间Δt变长时，基准时钟CK的周期变长。此外，振荡信号OSCa的信号电平的增加期间也变长，其结果中间信号Sp的信号电平变得比基准电压VR高，因此，参考控制电路44使比较电压VR减少。由此，过渡时间Tic变短，从而基准时钟CK的周期变短。

如以上所述，通过实施反馈控制，使得振荡信号OSCa的电力恒定，能够抑制因延迟时间的变动引起的基准时钟CK的频率变动。由此，与现有的单端型基准频率生成电路相比，能够抑制基准频率生成电路的消耗电力的增大，并且能够实现基准时钟CK的频率高速化。

再有，由于比反馈控制的环形频带低的频带的噪声分量被衰减，因此能够降低基准频率生成电路内的低频噪声。由此，能够提高基准频率生成电路4的谐振特性(Q值)，能够减少基准时钟CK的频率偏差。

(初始化电路)

基准频率生成电路1、2、3、4中，还可以具备图15A所示的初始化电路500。初始化电路500响应外部控制，切换RC滤波器105中包含的差动放大电路A105的反相输入端子与输出端子之间的连接状态。例如，在基准频率生成电路起动时，初始化电路500使差动放大电路A105的反相输入端子和输出端子短路。由此，能够将比较电压VR初始化为预先规定的电压水平(在此，为基准电压Vref)。此外，比较电压VR被初始化之后，初始化电路500使差动放大电路A105的反相输入端子与差动放大电路A105的输出端子分离。由此，开始基于参考控制电路的反馈控制。

这样，通过具备初始化电路500，能够避免由比较电压VR的初始值异常引起的基准频率生成电路的异常动作。此外，能够缩短基准时钟频率稳定为止所需的时间。此外，如图15B所示，初始化电路500不仅能适用于功能一体型的RC滤波器105，还能适用于功能分离型的RC滤波器105a、105b、105c、105d。

(RC滤波器的变形例)

如图16所示，RC滤波器105中，可以代替差动放大电路A105，而包括：差动放大电路601，输出与中间信号Sp的信号电平和基准电压Vref之间的差相对应的一对输出电压VP、VN；分频电路602，对基准时钟CKa进行分频从而作为控制时钟CKc进行输出；和开关603、604(斩波电路)，响应控制时钟进行动作。例如，控制时钟CKc为高电平的情况下，开关603将中间信号Sp提供给差动放大电路601的反相输入端子，并且将基准电压Vref提供给差动放大电路601的同相输入端子；开关604选择从差动放大电路601的同相输出端子输出的输出电压VP作为比较电压VR进行输出。此外，在控制时钟CKc为低电平的情况下，开关603将中间信号Sp提供给差动放大电路601的同相输入端子，并且将基准电压Vref提供给差动放大电路601的反相输入端子；开关604选择从差动放大电路601的反相输出端子输出的输出电压VN作为比较电压VR进行输出。这样，周期地切换中间信号Sp以及基准电压Vref与差动放大电路601的反相输入端子以及同相输入端子之间的对应关系，并且交替选择输出电压VP、VN作为比较电压VR。由此，差动放大电路601中的闪烁噪声(flicker noise)(与元件尺寸成反比例的噪声分量)分散在具有间断频率(chopperfrequency；控制时钟CKc的频率)整数倍频率的高次谐波附近。此外，这些分散在高次谐波的闪烁噪声，被RC滤波器105衰减。

如以上所述，通过将周知的斩波技术应用于RC滤波器105，能够降低叠加于比较电压VR的闪烁噪声。例如，在没有应用斩波技术的情况下，比较电路VR如图17A所示那样以较大的振幅缓慢变动。另一方面，在应用了斩波技术的情况下，比较电路VR如图17B所示那样以较小的振幅剧烈变动。这样，由于能够抑制比较电压VR的变动幅度，因此如图18所示那样，能够进一步提高基准频率生成电路的谐振特性(Q值)。此外，在图18中，虚线波形与没有应用斩波技术时的谐振特性相对应，实线波形与应用了斩波时的谐振特性相对应。此外，通过应用斩波技术，可以在不增大电路面积的情况下降低闪烁噪声，因此与没有应用斩波技术的情况相比，能够削减基准频率生成电路的电路面积。

此外，通过使控制时钟CKc的频率比基准时钟CKa的频率低，于是与基准时钟CKa来控制开关603、604的情况相比，能够增长由差动放大电路601对负载电容(例如，信号路径的寄生电容)的充放电时间。由此，因为能够降低差动放大电路601的驱动能力，所以能够减少差动放大电路601的消耗电力。此外，可以代替基准时钟CKa，将基准频率生成电路的内部信号(例如，基准时钟CKb、或振荡信号OSCa、OSCb等)或来自外部的时钟提供给分频电路602。此外，也可以并不经由分频电路602，而将基准频率生成电路的内部信号或来自外部的时钟作为控制时钟CKc提供给开关603、604。

此外，上述斩波技术不仅可以应用于RC滤波器105，也可以应用于RC滤波器105a、105b、105c、105d。也就是说，RC滤波器105a、105b、105c、105d中可以代替差动放大电路A105，包括图16所示的差动放大电路601、分频电路602、开关603、604。

(频率调整)

在以上的各实施方式中，可以将决定振荡电路11、21、41的时间常数的恒电流源(或者电阻)、电容分别转换为可变电流源(或者可变电阻)、可变电容。通过这样构成，能够改变振荡电路11、21、41的时间常数，可以调整基准时钟的频率。

此外，如图19A所示，在基准电压生成电路13中，可以将电阻R103置换为可变电阻R103a，也可以如图19B所示那样，在基准电压生成电路23中将电阻R203转换为可变电阻R203a。通过这样构成，能够使基准电压Vref成为可变电压，可以调整基准时钟CKa、CKb的频率。此外，由于在振荡电路中并不追加多余的结构(用于使时间常数可变的结构)，就能够调整基准时钟CKa、CKb的频率，因此振荡电路的时间常数中不包含不需要的分量(例如，构成可变电阻的开关具有的电阻分量等)。因此，能够正确设定基准时钟CKa、CKb的频率。

(温度梯度特性)

在以上的各实施方式中，振荡电路11、21、41的时间常数具有温度梯度特性的情况下(即，伴随着温度变化振荡电路的时间常数变动的情况下)，随着其时间常数变动基准时钟CKa、CKb的频率也变动。为了抑制这种频率变动，可以使基准电压Vref具有任意的温度梯度特性(例如，相对时间常数的温度梯度特性为相反的温度梯度特性)。例如，如图19C所示，可以使用电阻R200a、具有与电阻R200a相同温度系数(电阻值的变化量相对于温度变化量的比例)的电阻R200b、具有与电阻R200a不同的温度系数的电阻R200c，来构成基准电压生成电路23。此外，电阻R200a、R200b、R200c也可以分别具有不同的温度系数。通过这样构成，由于电阻分割比随着温度变化而变动，因此结果基准电压Vref具有温度梯度特性。此外，在半导体集成电路的制造过程中，任意选择多种多样的电阻(多晶硅电阻、扩散电阻、阱(well)电阻等)，形成为电阻R200a、R200b、R200c，由此能够任意设定电阻R200a、R200b、R200c各自的温度系数。

如以上所述，基准电压Vref具有温度梯度特性，由此能够抵消(或者减小)振荡电路的时间常数的温度梯度特性，能够抑制因温度变化引起的基准时钟CKa、CKb的频率变动。例如，振荡电路的时间常数具有正的温度梯度特性(随着温度增加时间常数的值增加的特性)时，通过使基准电压Vref具有负的温度梯度特性(随着温度增加电压值减少的特性)。由此能够抑制因温度变化引起的频率变动。此外，在基准电压生成电路13中，也可以使带隙参考电路103的输出具有温度梯度特性。通过这样构成，能够使基准电压Vref具有温度梯度特性。

(半导体集成电路和电子设备)

如图20所示，基准频率生成电路1、2、3、4可搭载于半导体集成电路。图20所示的半导体集成电路7除了基准频率生成电路1以外，还具备CPU700。CPU700将来自基准频率生成电路1的基准时钟CKa作为动作时钟进行动作。此外，如果在基准频率生成电路1中可以调整基准时钟的频率，则CPU700可以基于来自外部的信息(例如温度信息等)，调整基准频率生成电路1的基准时钟的频率(例如，可以调整基准电压生成电路13的电阻R103a的电阻值)。再有，振荡电路11、21、41的时间常数具有温度梯度特性时，可以将基准频率生成电路作为温度传感器使用。例如，在基准频率生成电路2中，可以预先掌握电阻R201a、R201b的温度梯度特性、和电阻R201a、R201b的电阻、以及基准时钟CKa、CKb的频率之间的对应关系，根据基准时钟CKa、CKb的频率变动求得温度变化量。

此外，如图21所示，半导体集成电路7可以搭载于便携设备等电子设备。如以上所述，通过将基准频率生成电路1、2、3、4搭载于半导体集成电路或电子设备，能够使半导体集成电路和电子设备正确地动作。

(振荡电路和振荡控制电路的变形例)

此外，差动型振荡电路11、21的结构是多种多样的，并不限定于图1或图5所示的结构。例如，振荡电路11可以不包括开关SW1a、SW1b，而是如图22所示那样，代替2个恒电流源CS101a、CS101b包括交替连接电容Ca、Cb的恒电流源CS。同样，振荡电路21也可以不包括开关SW1a、SW1b，而是将图22的恒电流源CS置换为电阻的结构。此外，差动型振荡控制电路12的结构也不限定于图1所示的结构。例如，振荡控制电路12可以代替NAND型RS锁存器电路102，包括NOR型RS锁存器电路或其他逻辑元件的组合，还可以是图25A所示的结构。同样，单端型振荡电路41和振荡控制电路42的结构也是多种多样的，并不限定于图13所示的结构。

(基准频率生成电路的极性)

在以上的各实施方式中，可使基准频率生成电路1、2、3、4的极性翻转。也就是说，基准频率生成电路1、2、3、4可以是以规定时间常数减少振荡信号的信号电平的电路。例如，可以如图23所示那样构成图1所示的基准频率生成电路1。在图23所示的基准频率生成电路中，振荡电路11对基准时钟CKa、CKb的信号电平的迁移进行响应，从而交替实行如下动作：增加振荡信号OSCa的信号电平同时以IC时间常数减少振荡信号OSCb的信号电平；以IC时间常数减少振荡信号OSCa的信号电平同时增加振荡信号OSCb的信号电平。振荡控制电路12检测到振荡信号OSCa的信号电平(或者，振荡信号OSCb的信号电平)比比较电压VR低时，使基准时钟CKa、CKb的信号电平迁移。基准电压生成电路13将相对于电源电压VDD具有规定电位差的低电压作为基准电压Vref来生成。这样构成的情况下，也能够抑制因延迟时间的变动引起的基准时钟的频率变动。

(产业上的利用可能性)

如以上说明那样，基于本发明的基准频率生成电路能够抑制消耗电力，并且能高精度地生成高频率的基准时钟，因此，对于半导体集成电路的定时器用途、动作时钟用途、采样时钟用途等是非常有用的。

Claims (14)

1.一种基准频率生成电路，生成基准时钟，其特征在于包括：

振荡电路，对所述基准时钟的信号电平的迁移进行响应，交替进行：增加第1振荡信号的信号电平并且减少第2振荡信号的信号电平的动作、以及增加所述第2振荡信号的信号电平并且减少所述第1振荡信号的信号电平的动作；

振动控制电路，当检测到所述第1振荡信号的信号电平达到比较电压时，使所述基准时钟的信号电平迁移至第1逻辑电平，当检测到所述第2振荡信号的信号电平达到所述比较电压时，使所述基准时钟的信号电平迁移至第2逻辑电平；和

参考控制电路，增减所述比较电压，使得与所述第1以及第2振荡信号各自的电力成比例的中间信号的信号电平和基准电压之间的差变小。

2.根据权利要求1所述的基准频率生成电路，其特征在于，

所述参考控制电路包括：

第1和第2电阻，分别使所述第1以及第2振荡信号通过；和

RC滤波器，从合成分别通过所述第1和第2电阻的第1以及第2振荡信号之后得到的合成信号，提取与该合成信号的电力成比例的信号作为所述中间信号，并且输出与该提取出的中间信号的信号电平和所述基准电压之间的差相对应的电压，来作为所述比较电压。

3.根据权利要求1所述的基准频率生成电路，其特征在于包括：

所述参考控制电路包括：

开关电路，对所述基准时钟的信号电平的迁移进行响应，使所述第1以及第2振荡信号交替通过；和

RC滤波器，从通过了所述开关电路的振荡信号提取与该振荡信号的电力成比例的信号，来作为所述中间信号，并且输出与该提取出的中间信号的信号电平和所述基准电压之间的差相对应的电压，来作为所述比较电压。

4.根据权利要求1、2、3的任意一项所述的基准频率生成电路，其特征在于，

还具备：基准电压生成电路，通过在第1电压和第2电压的电压间进行电阻分割，从而生成所述基准电压，

所述振荡电路包括：

第1和第2电容，用于分别生成所述第1以及第2振荡信号；

电阻部，具有1个以上的电阻；和

连接切换部，对所述基准时钟的信号电平的迁移进行响应，交替切换第1和第2的连接状态，

在所述第1连接状态中，所述第1电容经由所述电阻部与提供所述1电压的第1节点连接，所述第2电容与提供所述第2电压的第2节点连接，

在所述第2连接状态中，所述第2电容经由所述电阻部与所述第1节点连接，所述第1电容与所述第2节点连接。

5.根据权利要求1、2、3的任意一项所述的基准频率生成电路，其特征在于，

还具备：基准电压生成电路，生成相对于第1和第2电压的任意一个具有规定电位差的恒电压，来作为所述基准电压，

所述振荡电路包括：

第1和第2电容，用于分别生成所述第1以及第2振荡信号；

电流供给部，用于提供恒电流；和

连接切换部，对所述基准时钟的信号电平的迁移进行响应，交替切换第1和第2的连接状态，

在所述第1连接状态中，所述第1电容经由所述电流供给部与提供所述第1电压的第1节点连接，所述第2电容与提供所述第2电压的第2节点连接，

在所述第2连接状态中，所述第2电容经由所述电流供给部与所述第1节点连接，所述第1电容与所述第2节点连接。

6.根据权利要求1所述的基准频率生成电路，其特征在于，

还具备：初始化电路，将所述比较电压的信号电平初始化为预先规定的信号电平。

7.根据权利要求1所述的基准频率生成电路，其特征在于，

所述基准电压是可变电压。

8.根据权利要求1所述的基准频率生成电路，其特征在于，

所述基准电压具有温度梯度特性。

9.一种基准频率生成电路，生成基准时钟，其特征在于包括：

振荡电路，对所述基准时钟的信号电平的迁移进行响应，交替进行增加振荡信号的信号电平的动作、和减少所述振荡信号的信号电平的动作；

振动控制电路，当检测到所述振荡信号的信号电平达到比较电压时，使所述基准时钟的信号电平迁移至第1逻辑电平，经过规定时间之后使所述基准时钟的信号电平迁移至第2逻辑电平；和

参考控制电路，增减所述比较电压，使得与所述振荡信号的电力成比例的中间信号的信号电平和基准电压之间的差变小。

10.根据权利要求9所述的基准频率生成电路，其特征在于，

所述参考控制电路包括：RC滤波器，从所述振荡信号提取所述中间信号，并且输出与该提取出的中间信号的信号电平和所述基准电压之间的差相对应的电压，来作为所述比较电压。

11.根据权利要求2、3、10的任意一项所述的基准频率生成电路，其特征在于，

所述RC滤波器包括：

差动放大电路，具有分别与所述中间信号和所述基准电压相对应的一对输入端子，输出与所述中间信号的信号电平和所述基准电压之间的差相对应的一对输出电压；和

斩波电路，周期地切换所述中间信号以及所述基准电压与所述一对输入端子之间的对应关系，交替选择所述一对输出电压作为所述比较电压。

12.根据权利要求11所述的基准频率生成电路，其特征在于，

所述RC滤波器还包括：分频电路，对所述基准时钟进行分频，

所述斩波电路对所述分频电路的输出进行响应，从而实行所述对应关系的切换和所述输出电压的选择。

13.一种半导体集成电路，其特征在于，包括：

权利要求1或9所述的基准频率生成电路；和

CPU，与来自所述基准频率生成电路的基准时钟同步地进行动作。

14.一种电子设备，其特征在于，

具备权利要求13所述的半导体集成电路。

Images